CN109581761A - 一种阵列基板及显示装置 - Google Patents

Abstract

本发明公开了一种阵列基板及显示装置，涉及显示技术领域。在本发明实施例中，通过在阵列基板上设置遮光部，且不同的遮光部与第一电极的不同狭缝在阵列基板上的正投影交叠，至少一个遮光部在阵列基板上的正投影与第二区域交叠且与第一区域不交叠，使得遮光部可以对发光效率较低的第二区域进行遮挡，从而可以提高显示装置的发光亮度的均一性，还可以提高对比度，提高显示面板开口率，避免牺牲穿透率。

Description

一种阵列基板及显示装置

技术领域

本发明涉及显示技术领域，尤指一种阵列基板及显示装置。

背景技术

随着显示技术的不断发展，液晶显示面板被广泛应用于手机、平板电脑以及公共场所大厅的信息查询机等电子设备中，为人们的生活带来了便利。

在液晶显示面板中通常包括相对而置的阵列基板和对向基板、以及位于阵列基板与对向基板之间的液晶，阵列基板上设置有像素单元，像素单元内设置有具有狭缝的透明电极。由于结构的关系，狭缝的末端区域与狭缝的中间区域相比发光效率较低，使得狭缝的末端区域的发光亮度比狭缝的中间区域要低，从而导致整个液晶显示面板的显示亮度不均一，对比度下降。

那么，如何提高液晶显示面板的对比度，提高显示亮度的均一性，是本领域技术人员亟待解决的技术问题。

发明内容

本发明实施例提供了一种阵列基板及显示装置，用以提高液晶显示面板的对比度，提高显示亮度的均一性。

第一方面，本发明实施例提供了一种阵列基板，包括：多条栅线、多条数据线、以及由所述栅线和所述数据线限定出的多个像素单元，所述像素单元内设置有第一电极，所述第一电极内设置有多条狭缝；

所述狭缝包括：一个第一区域，以及位于所述第一区域两侧的两个第二区域；

所述阵列基板还包括多个相互独立的遮光部；不同的所述遮光部与所述第一电极的不同狭缝在所述阵列基板上的正投影交叠，且至少一个所述遮光部在所述阵列基板上的正投影与所述第二区域交叠且与所述第一区域不交叠。

第二方面，本发明实施例提供了一种显示装置，包括显示面板；

所述显示面板包括：如本发明实施例提供的上述阵列基板，以及与所述阵列基板相对而置的对向基板；

所述对向基板包括设置于面向所述阵列基板一侧的黑矩阵。

本发明有益效果如下：

本发明实施例提供的一种阵列基板及显示装置，通过在阵列基板上设置遮光部，且不同的遮光部与第一电极的不同狭缝在阵列基板上的正投影交叠，至少一个遮光部在阵列基板上的正投影与第二区域交叠且与第一区域不交叠，使得遮光部可以对发光效率较低的第二区域进行遮挡，从而可以大大提高显示装置的发光亮度的均一性，还可以提高对比度，提高显示面板开口率，避免牺牲穿透率。

附图说明

图1为本发明实施例中提供的阵列基板的结构示意图；

图2为本发明实施例中提供的狭缝与遮光部之间的第一种相对位置关系的示意图；

图3为本发明实施例中提供的狭缝与遮光部之间的第二种相对位置关系的示意图；

图4为本发明实施例中提供的狭缝与遮光部之间的第三种相对位置关系的示意图；

图5为本发明实施例中提供的狭缝与遮光部之间的第四种相对位置关系的示意图；

图6为本发明实施例中提供的第一种双畴结构的示意图；

图7为本发明实施例中提供的第二种双畴结构的示意图；

图8为沿着图6中的e-e’方向所示的第一种剖视图；

图9为沿着图6中的e-e’方向所示的第二种结构的剖视图；

图10为沿着图6中的e-e’方向所示的第三种结构的剖视图；

图11为本发明实施例中提供的显示面板的结构示意图；

图12为本发明实施例中提供的显示装置的结构示意图。

其中，10-栅线，20-数据线，30-第一电极，31-第一子电极，32-第二子电极，40-狭缝，41-第一狭缝，42-第二狭缝，50-遮光部，60-狭缝连接区域，70-第二电极，80-衬底基板，91-阵列基板、92-对向基板，93-液晶，94-黑矩阵，P-像素单元，g-拐角，TFT-晶体管，t-显示面板，θ1、θ2-夹角，Q1-第一区域，Q2、Q2a1、Q2a2、Q2b1和Q2b2-第二区域，c1-第一侧边，c2-第二侧边，50a-甲遮光部，50b-乙遮光部，Q2c1-第二甲区域，Q2c2-第二乙区域，P1-第一边缘区域，P2-第二边缘区域。

具体实施方式

下面将结合附图，对本发明实施例提供的一种阵列基板及显示装置的具体实施方式进行详细地说明。需要说明的是，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

发明人在研究中发现，在像素单元内设置有具有狭缝的透明电极，在狭缝包括一个第一区域，以及位于第一区域两侧的第二区域，或者说两个第二区域分别位于狭缝的两个末端；并且，由于在第二区域内不仅存在横向电场，还存在纵向电场，使对应于此区域的液晶分子旋转方向混乱，即对应于第二区域的液晶分子的偏转出现异常，从而使得第二区域通常会出现发光效率较低的问题，如此不仅会降低显示面板的显示均一性，还降低了对比度。

为了解决这一问题，目前，在对向基板中通过增加黑矩阵(BM)的宽度来实现对狭缝末端的遮挡，例如，在透明电极中的狭缝均是成横向延伸时，狭缝的第二区域一般位于像素单元的左右两侧的边缘区域，所以像素单元的左右两侧的边缘区域为发光效率较低的区域，在这些区域设置BM时，通常是在像素单元的左右两侧的边缘区域设置两条BM，使得BM将像素单元的左右两侧的边缘区域完全遮挡，以提高对比度。

然而，上述设置方式虽然提高了对比度，但是会较大地降低像素单元的透光率，也就是说，BM在遮挡发光效率较低的区域的同时，也会遮挡部分发光效率较高的区域，所以会降低像素单元的透光率。

此外，由于BM设置在对向基板，像素单元中具有狭缝的透明电极设置在阵列基板，在阵列基板和对向基板进行贴合对位时，可能会因为对位偏差而导致对向基板中的BM未完全遮挡住发光效率较低的区域，而遮挡了更大面积的发光效率较高的区域，使得对比度和透过率产生较大的波动，最终影响显示面板的显示效果。

基于此，本发明实施例提供了一种阵列基板，如图1所示，可以包括：多条栅线10、多条数据线20、以及由栅线10和数据线20限定出的多个像素单元P，像素单元P内设置有第一电极30，第一电极30内设置有多条狭缝40；其中，在图1中，虽然所示的第一电极30为像素电极，但并不限于此，还可以是公共电极，此处只是举例说明而已。

狭缝40包括：一个第一区域Q1，以及位于第一区域Q1两侧的两个第二区域Q2；其中，第一区域Q1可以认为是发光效率较高的区域，而第二区域Q2可以认为是发光效率较低的区域。

阵列基板还包括多个相互独立的遮光部50；不同的遮光部50与第一电极30的不同狭缝40在阵列基板上的正投影交叠，且至少一个遮光部50在阵列基板上的正投影与第二区域Q2交叠且与第一区域Q1不交叠。

因此，通过对遮光部50的设置，即至少一个遮光部50在阵列基板上的正投影与第二区域Q2交叠且与第一区域Q1不交叠，使得遮光部50可以对发光效率较低的第二区域Q2进行遮挡。又因不同的遮光部50与第一电极30的不同狭缝40在阵列基板上的正投影交叠，使得各遮光部50之间不会像现有技术中那样连接起来(即现有技术中各遮光部之间相互连接成一个一体结构，且该一体结构对多个狭缝的第二区域进行遮挡)，而是各自独立地与第二区域Q2交叠，从而在提高显示装置的发光亮度的均一性的同时，不损失显示面板的开口率，提高显示面板的透光率面积，最终提高显示面板的整体显示效果。

并且，在实际情况中，显示面板的对比度一般可以理解为全白亮度与全黑亮度之间的比值，若要增加显示面板的对比度，可以增加全白亮度，或者降低全黑亮度，又或者增加全白亮度的同时降低全黑亮度。

以常黑模式的显示面板为例，在不加电压时显示面板为常黑态，在加电压时显示面板发光可以认为是白态，由于狭缝40的第二区域Q2存在黑态漏光区域，所以在不加电压时，使得显示面板不够黑，即全黑亮度增加。并且，在加电压后，由于狭缝40的第二区域Q2为发光效率较低的区域，所以会拉低显示面板的整体发光亮度，使得全白亮度降低，如此使得显示面板的对比度大大降低。

在本发明实施例中，通过遮光部50的设置，即至少一个遮光部50在阵列基板上的正投影与第二区域Q2交叠且与第一区域Q1不交叠，也就是说，通过遮光部50对狭缝40的第二区域Q2进行遮挡，避免该区域黑态漏光的问题出现，使得在不加电压时显示面板更黑，即全黑亮度降低。并且，在加电压后，通过遮光部50的设置，即对发光效率较低的第二区域Q2进行遮挡，使得显示面板的整体亮度更亮，即全白亮度更高，最终使得显示面板的对比度增加，提高显示面板的显示效果。

此外，由于遮光部50设置在阵列基板上，所以遮光部的图形制程精度更高，仅遮挡影响发光效率较低的电极开缝区域，减小对像素单元P的透光率的影响，同时，也不会受到阵列基板和对向基板的贴合对位产生偏移的影响，从而可以有效地提高显示效果。

在具体实施时，在本发明实施例中，可以根据第一电极30内的狭缝40的延伸方向来定义畴向，例如，第一电极30内的狭缝40均沿着同一方向延伸时，如均横向延伸时，则可以将此种结构称之为横畴结构，或者称之为单畴结构；又例如，第一电极30内具有多个延伸方向的狭缝40，且不同延伸方向的狭缝40之间的夹角大于0°且小于180°时，则可以将此中结构称之为多畴结构。在实际情况中，阵列基板可以为单畴结构，也可以为多畴结构，可以根据具体需要进行设置，在此并不限定。

下面以单畴结构为例进行说明。

参见图1所示结构中像素单元P的放大示意图，第一电极30内包括的各狭缝40的延伸方向相同，如沿着m方向延伸，且m方向与行方向之间的夹角θ1为大于0°且小于90°。此时，狭缝40的第二区域Q2不仅位于像素单元P的左右两侧的边缘区域，还位于上下两侧的部分边缘区域内，即第二区域Q2与像素单元P的边缘区域交叠。

具体地，在本发明实施例中，遮光部50在阵列基板上的正投影与第二区域Q2交叠时，可以有以下几种情况：

情况1、如图2所示的一个狭缝的放大结构示意图，遮光部50在阵列基板上的正投影与第二区域Q2完全重合，即遮光部50刚好位于狭缝的末端，将狭缝末端处发光效率较低的区域遮挡住，例如，在实际情况中，若狭缝的第二区域Q2的宽度r1为4.5微米时，那么遮光部50在阵列基板上的正投影在垂直于狭缝的延伸方向上的长度r2(即宽度)也设置为4.5微米，从而可以提高对比度。同时，由于遮光部50仅位于狭缝的末端，不会对狭缝之外的区域进行遮挡，所以遮光部50不会对发光效率较高的区域进行遮挡，即不会损失显示面板的开口率，从而可以保证像素单元P的透光率，从而大大提高了显示面板的显示效果。

情况2、如图3所示的一个狭缝的放大结构示意图，遮光部50在阵列基板上的正投影落入第二区域(如Q2c1，Q2c2)内，或者说第二区域(如Q2c1，Q2c2)包围遮光部50在阵列基板上的正投影，也就是说，遮光部50在阵列基板上的正投影面积小于第二区域(如Q2c1，Q2c2)的面积。

如此，同样可以对发光效率较低的区域进行遮挡，同时由于遮光部50的制作尺寸的降低，可以避免遮光部50对同层设置的其他电极产生干扰和影响，从而提高显示面板的显示效果。

情况3、如图4所示的一个狭缝的放大结构示意图，遮光部50在阵列基板上的正投影包围第二区域Q2，或者说第二区域Q2落入遮光部50在阵列基板上的正投影内，也就是说，遮光部50在阵列基板上的正投影面积大于第二区域Q2的面积。

如此，可以对发光效率较低的第二区域Q2进行有效遮挡，避免因遮挡的不完全而使得对比度的提高程度有限，从而有效提高显示面板的显示效果。并且，因遮光部50的尺寸较大，所以可以大大降低遮光部50的制作难度，从而降低阵列基板的制作难度。

当然，不管是上述哪一种设置情况，在本发明实施中，各遮光部50在阵列基板上的正投影形状均可以设置为相同，如图1中所示的方形，当然，并不限于此，还可以是圆形或多边形等形状。如此，可以降低掩模版的制作难度，从而有利于降低阵列基板的制作难度。

如此，可以有效地对发光效率较低的区域进行遮挡，避免因遮光部50制作尺寸较小而无法完全遮挡发光效率较低的区域，从而可以大大提高对比度，同时因遮光部50的尺寸增加，所以还可以降低遮光部50的制作难度。

情况4、两个或两个以上的遮光部50在阵列基板上的正投影与一个第二区域Q2相交叠，如图5所示的一个狭缝的放大结构示意图，2个遮光部50位于一个第二区域Q2，且对于一个第二区域Q2而言，位于其中的两个遮光部50在阵列基板上的正投影的面积可以设置为相同，也可以设置为不相同，当然，两个遮光部50在阵列基板上的正投影的形状可以设置为相同，也可以设置为不同。并且，位于一个第二区域Q2的多个遮光部50可以位于不同膜层，如此，在某一膜层的空间较少不足以设置较大尺寸的遮光部50时，可以分别在不同膜层设置遮光部50，从而大大提高了遮光部50的设计灵活性，同时还可以大大提高显示面板的显示效果。

此外，对于一个第二区域Q2而言，为了提高对发光效率较低的第二区域Q2的遮光效果，可选地，2个遮光部50在阵列基板上的正投影是彼此连接的，尽量不要有间隙，从而可以对发光效率较低的区域进行有效地遮挡，以免因间隙的存在而对发光效率较低的区域的遮挡有限导致对比度提高的程度有限。

当然，图5只是举例说明，对于一个第二区域Q2而言，与其交叠的阵列基板上的正投影对应的遮光部并不限于两个，还可以更多个，且各遮光部50之间的相对位置设置也不限于图5所示，可以根据实际需要进行设置。

在具体实施时，在制作遮光部50时，可以参见上述情况1、情况2、情况3和情况4，可以根据具体实际需要设置遮光部50，只要能够提高显示面板的显示效果即可，在此并不限定。

在实际情况中，在狭缝的末端发光效率较低的区域的面积其实是较小的，如果将遮光部50的尺寸设置的较大，会遮挡住较多的发光效率较高的区域，从而导致显示面板的发光亮度降低。

基于此，在本发明实施例中，如图3所示的一个狭缝的放大结构示意图，狭缝在沿着第一区域Q1和第二区域(如Q2c1，Q2c2)的排列方向上具有第一侧边c1和第二侧边c2，靠近第一侧边c1的第二区域为第二甲区域Q2c1，靠近第二侧边c2的第二区域为第二乙区域Q2c2；并且，与第二甲区域Q2c1交叠的阵列基板上的正投影对应的遮光部50为甲遮光部50a，与第二乙区域Q2c2交叠的阵列基板上的正投影对应的遮光部50为乙遮光部50b；可选地，甲遮光部50a中背离第一侧边c1的一侧与第一侧边c1之间的距离，以及乙遮光部50b中背离第二侧边c2的一侧与第二侧边c2之间的距离均不大于4微米且不小于2微米。

进一步地，在本发明实施例中，甲遮光部50a中背离第一侧边c1的一侧与第一侧边c1之间的距离L1，以及乙遮光部50b中背离第二侧边c2的一侧与第二侧边c2之间的距离L2均不大于4微米且不小于3微米。

如此，可以在不对发光效率较高的区域产生影响的情况下，可以对发光效率较低的区域进行遮挡，从而在保证正常透光率的同时，提高了对比度，提高了显示均一性。

可选地，在本发明实施例中，甲遮光部50a中背离第一侧边c1的一侧与第一侧边c1之间的距离L1，等于乙遮光部50b中背离第二侧边c2的一侧与第二侧边c2之间的距离L2。如此，有利于降低掩模版的制作难度，从而有利于降低阵列基板的制作难度。

下面以多畴结构为例进行说明。

参见图6和图7所示的双畴结构，图中仅示出了其中一个像素单元P的放大结构示意图，第一电极包括第一子电极31和第二子电极32，第一子电极31内设置有多条第一狭缝41，第二子电极32内设置有多条第二狭缝42，各第一狭缝41沿第一方向延伸，各第二狭缝42沿第二方向延伸，第一方向与第二方向之间的夹角大于0°且小于180°。例如，参见图6所示，第一狭缝41沿着a方向延伸，第二狭缝42沿着b方向延伸，a方向与b方向之间的夹角θ2为大于90°且小于180°。

具体地，像素单元P包括狭缝连接区域60，第一狭缝41与第二狭缝42在狭缝连接区域60内连接，且狭缝连接区域60分别与第一狭缝41的其中一个第二区域，以及第二狭缝42的其中一个第二区域交叠。例如，如图6所示，第一狭缝41的两个第二区域分别用Q2a1和Q2a2表示，第二狭缝42的两个第二区域分别用Q2b1和Q2b2表示，狭缝连接区域60与Q2a2和Q2b2交叠，且在狭缝连接区域60，第一狭缝41和第二狭缝42连接。并且，在狭缝连接区域60内第一狭缝41和第二狭缝42的连接方式，可以有两种：

第一种连接方式：如图6所示，第一狭缝41沿着一直线的延伸方向(如b方向)延伸，不会出现拐角，第二狭缝42同样也沿着一直线的延伸方向(如a方向)延伸，也不会出现拐角，如此，在狭缝连接区域60内，第一狭缝41和第二狭缝42连接之后的结构如图6所示，即第一狭缝41和第二狭缝42直接连接即可，如此可以降低狭缝的制作难度，从而有利于降低阵列基板的制作难度。

第二种连接方式：如图7所示，第一狭缝41在狭缝连接区域60内设置有拐角(如虚线椭圆g所示)，第二狭缝42在狭缝连接区域60也存在拐角，第一狭缝41的拐角和第二狭缝42的拐角相互连接。如此，可以使得狭缝连接区域60所占用的面积较小，或者说第一狭缝41和第二狭缝42的连接部分占用较小的区域，从而在设置遮光部50时，可以将遮光部50的尺寸设置的较小，以避免对像素单元P的透光率产生较大的影响。

并且，如图6所示，像素单元P的边缘区域包括第一边缘区域P1和第二边缘区域P2，第一狭缝41的另一个第二区域(如Q2a1)与第一边缘区域P1交叠，第二狭缝42的另一个第二区域(如Q2b1)与第二边缘区域P2交叠。也就是说，遮光部50不仅设置在像素单元P的边缘区域，还设置在像素单元P内的其他区域，如狭缝连接区域60，如此可以通过遮光部50对发光效率较低的区域进行有效遮挡，从而有效地提高对比度。

具体地，位于狭缝连接区域60的遮光部50，可以设置有多个，且每个遮光部50在阵列基板上的正投影与一个第二区域交叠，不同的遮光部50在阵列基板上的正投影与不同的第二区域交叠，如图6所示，且遮光部50在阵列基板上的正投影落入第二区域内，或者是如图2所示的那样遮光部50在阵列基板上的正投影与第二区域完全重叠，又或者是如图4所示的那样遮光部50在阵列基板上的正投影包围第二区域，在此并不限定，只要能够通过遮光部50对发光效率较低的区域进行遮挡即可。

当然，位于狭缝连接区域60的遮光部50还可以如图7所示，设置一个遮光部50，且该遮光部50在阵列基板上的正投影，不仅与第一狭缝41的第二区域交叠，还与第二狭缝42的第二区域交叠，从而对发光效率较低的区域进行遮挡。

说明一点，在图7中，第一子电极31中示出了四条第一狭缝41，第二子电极32中示出了四条第二狭缝42，但子电极内的狭缝设置数量并不限于此，此处只是举例说明，且第一狭缝41和第二狭缝42的连接部分仅占据了狭缝连接区域60中的部分区域(如狭缝连接区域60中靠右边的区域)，而对于剩余区域(如狭缝连接区域60中靠左边的区域，如虚线椭圆k所示的区域)设置有第一子电极31和第二子电极32，且剩余的区域可以认为并不是发光效率较低的区域，所以在设置该遮光部50时，只要使得遮光部50在阵列基板上的正投影与狭缝连接区域60交叠的第二区域(包括第一狭缝41的其中一个第二区域，以及第二狭缝42的其中一个第二区域)交叠即可，如图7中所示，遮光部50仅设置在狭缝连接区域60内靠右边的区域，而靠左边的区域(如图7中虚线椭圆k所示的区域)则可以无需设置遮光部50，以避免对像素单元P的透光率产生的较大的影响，同时，一个遮光部50的设置方式还可以降低遮光部50的制作难度，从而降低阵列基板的制作难度。

此外，设置在第一边缘区域P1和第二边缘区域P2内的遮光部50，同样可以如图2至图4，以及图6和图7所示的那样设置遮光部50的结构和尺寸，具体可参见上述内容，在此不再赘述。并且，如图6所示，位于第一边缘区域P1和第二边缘区域P2内的遮光部50，与位于狭缝连接区域60内的遮光部50的尺寸大小可以设置为相同，如此可以降低掩模版的制作难度，从而降低阵列基板的制作难度；或者，位于第一边缘区域P1和第二边缘区域P2内的遮光部50，与位于狭缝连接区域60内的遮光部50的尺寸大小还可以设置为不同，即位于狭缝连接区域60内的遮光部50的尺寸，要小于位于第一边缘区域P1和第二边缘区域P2内的遮光部50的尺寸，如此，可以减少遮光部50在狭缝连接区域60的占用面积，因狭缝连接区域60占据了像素单元P的中间区域，所以可以降低遮光部50对像素单元P的透光率的影响。

同样地，如图7所示的结构，若位于狭缝连接区域60的遮光部50为一长条结构，且因第一狭缝41和第二狭缝42具有拐角，且通过拐角连接，所以位于狭缝连接区域60的遮光部50的宽度d可以设置的较小，例如，位于狭缝连接区域60的遮光部50d一般可以设置为6微米至8微米。如此，同样可以减少遮光部50在狭缝连接区域60的占用面积，从而降低遮光部50对像素单元P的透光率的影响。

当然，对于多畴结构而言，并不限于图6和图7所示的双畴结构，还可以是三畴结构，或是四畴结构，可以根据具体需要进行设置，在此并不限定。

在具体实施时，第一电极30可以为透明的像素电极，或者为透明的公共电极，不管第一电极30为像素电极还是为公共电极，为了实现液晶显示面板的显示功能，如图8和图9所示，图9为沿着图6中的e-e’方向所示的剖视图，图8为沿着图6中的e-e’方向所示的另一种结构的剖视图，阵列基板还可以包括：衬底基板80、依次位于衬底基板80之上的晶体管TFT和第二电极70；且第一电极30位于第二电极70背离衬底基板80的一侧。

因此，在第一电极30为透明的像素电极(图8中的虚线椭圆表示狭缝)时，如图8所示，第二电极70为透明的公共电极，且公共电极为板状电极或狭缝电极。当然，第一电极30还可以为透明的公共电极，此时第二电极70为透明的像素电极，如图9所示，且像素电极可以为板状电极或狭缝电极。通过像素电极和公共电极提供的电压，形成穿过液晶的横向电场，驱动液晶显示面板中位于相对而置的阵列基板和对向基板之间的液晶分子发生偏转，使得背光源可以穿过液晶分子从而实现显示功能。

具体地，为了简化阵列基板的制作工艺，在本发明实施例中，如图9所示，遮光部50可以与晶体管TFT中的栅极同材质且同层设置，或者，如图8所示，遮光部50可以与晶体管TFT中的源/漏极同材质且同层设置。如此，可以在制作栅极或制作源/漏极时同时制作出遮光部50，从而可以简化阵列基板的制作工艺，降低阵列基板的制作成本。

当然，遮光层还可以位于第一膜层，其中，该第一膜层可以为不同于晶体管TFT中的栅极所在膜层、不同于晶体管TFT中的源/漏极所在膜层、不同于第一电极30所在膜层、以及不同于第二电极70所在膜层，且遮光层设置为金属遮光层，遮光层的材质可以为本领域技术人员所熟知的可以具有遮光效果的金属，在此并不限定。例如，参见图10所示，图10为沿着图6中的e-e’方向所示又一种结构的剖视图，第一膜层为位于衬底基板80与栅极所在膜层之间的膜层。如此，可以避免遮光层对其他电极的干扰和影响，在提高显示效果的同时，还可以降低阵列基板的制作难度。

基于同一发明构思，本发明实施例还提供了一种显示装置，如图12所示，可以包括显示面板t；其中，如图11所示，该显示面板可以包括：如本发明实施例提供的上述阵列基板91、与阵列基板91相对而置的对向基板92、以及位于阵列基板91和对向基板92之间的液晶93；并且，对向基板92包括：设置于面向阵列基板91一侧的黑矩阵94，其中，黑矩阵94的设置为本领域技术人员所熟知的需要设置黑矩阵的位置，在此不再赘述。

在具体实施时，该显示装置可以为：手机、平板电脑、电视机、显示器(如图12所示)、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述阵列基板的实施例，重复之处不再赘述。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种阵列基板，其特征在于，包括：多条栅线、多条数据线、以及由所述栅线和所述数据线限定出的多个像素单元，所述像素单元内设置有第一电极，所述第一电极内设置有多条狭缝；

所述狭缝包括：一个第一区域，以及位于所述第一区域两侧的两个第二区域；

所述阵列基板还包括多个相互独立的遮光部；不同的所述遮光部与所述第一电极的不同狭缝在所述阵列基板上的正投影交叠，且至少一个所述遮光部在所述阵列基板上的正投影与所述第二区域交叠且与所述第一区域不交叠。

2.如权利要求1所述的阵列基板，其特征在于，所述第一电极内的各所述狭缝的延伸方向相同；

所述第二区域与所述像素单元的边缘区域交叠。

3.如权利要求1所述的阵列基板，其特征在于，所述第一电极包括第一子电极和第二子电极，所述第一子电极内设置有多条第一狭缝，所述第二子电极内设置有多条第二狭缝，各所述第一狭缝沿第一方向延伸，各所述第二狭缝沿第二方向延伸，所述第一方向与所述第二方向之间的夹角大于0°且小于180°；

所述像素单元包括狭缝连接区域，所述第一狭缝与所述第二狭缝在所述狭缝连接区域内连接，且所述狭缝连接区域分别与所述第一狭缝的其中一个第二区域，以及所述第二狭缝的其中一个第二区域交叠；

所述像素单元的边缘区域包括第一边缘区域和第二边缘区域，所述第一狭缝的另一个所述第二区域与所述第一边缘区域交叠，所述第二狭缝的另一个所述第二区域与所述第二边缘区域交叠。

4.如权利要求1所述的阵列基板，其特征在于，所述遮光部在所述阵列基板上的正投影，落入所述狭缝在所述阵列基板上的正投影内。

5.如权利要求4所述的阵列基板，其特征在于，所述遮光部在所述阵列基板上的正投影与所述第二区域完全重合。

6.如权利要求1所述的阵列基板，其特征在于，所述遮光部在所述阵列基板上的正投影包围所述第二区域。

7.如权利要求4-6任一项所述的阵列基板，其特征在于，各所述遮光部在所述阵列基板上的正投影形状相同。

8.如权利要求7所述的阵列基板，其特征在于，所述狭缝在沿着所述第一区域和所述第二区域的排列方向上具有第一侧边和第二侧边，靠近所述第一侧边的所述第二区域为第二甲区域，靠近所述第二侧边的所述第二区域为第二乙区域；

与所述第二甲区域交叠的所述阵列基板上的正投影对应的遮光部为甲遮光部，与所述第二乙区域交叠的所述阵列基板上的正投影对应的遮光部为乙遮光部；

所述甲遮光部中背离所述第一侧边的一侧与所述第一侧边之间的距离，以及所述乙遮光部中背离所述第二侧边的一侧与所述第二侧边之间的距离均不大于4微米且不小于2微米。

9.如权利要求8所述的阵列基板，其特征在于，所述甲遮光部中背离所述第一侧边的一侧与所述第一侧边之间的距离，等于所述乙遮光部中背离所述第二侧边的一侧与所述第二侧边之间的距离。

10.如权利要求1-6任一项所述的阵列基板，其特征在于，所述阵列基板还包括：衬底基板、依次位于所述衬底基板之上的晶体管和第二电极；

所述第一电极位于所述第二电极背离所述衬底基板的一侧；

所述第一电极为透明的公共电极；所述第二电极为透明的像素电极，且所述像素电极为板状电极；

或，所述第一电极为透明的像素电极；所述第二电极为透明的公共电极，所述公共电极为板状电极。

11.如权利要求10所述的阵列基板，其特征在于，所述遮光部与所述晶体管中的栅极同材质且同层设置；

或，所述遮光部与所述晶体管中的源/漏极同材质且同层设置；

或，所述遮光部为金属遮光部，且位于第一膜层，所述第一膜层为不同于所述晶体管中的栅极所在膜层、所述晶体管中的源/漏极所在膜层、所述第一电极所在膜层、以及所述第二电极所在膜层。

12.一种显示装置，其特征在于，包括显示面板；

所述显示面板包括：如权利要求1-11任一项所述的阵列基板，以及与所述阵列基板相对而置的对向基板；

所述对向基板包括设置于面向所述阵列基板一侧的黑矩阵。