CN109565286B - 数字过采样传感器系统、装置和方法中的时间延迟 - Google Patents

数字过采样传感器系统、装置和方法中的时间延迟 Download PDF

Info

Publication number
CN109565286B
CN109565286B CN201780047952.0A CN201780047952A CN109565286B CN 109565286 B CN109565286 B CN 109565286B CN 201780047952 A CN201780047952 A CN 201780047952A CN 109565286 B CN109565286 B CN 109565286B
Authority
CN
China
Prior art keywords
signal
stage
output signal
digital
delayed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780047952.0A
Other languages
English (en)
Other versions
CN109565286A (zh
Inventor
D·范
约瑟夫·勇·权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Solos Technology Ltd
Original Assignee
Kopin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kopin Corp filed Critical Kopin Corp
Publication of CN109565286A publication Critical patent/CN109565286A/zh
Application granted granted Critical
Publication of CN109565286B publication Critical patent/CN109565286B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/462—Details relating to the decimation process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/06—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station
    • H04B7/0613—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station using simultaneous transmission
    • H04B7/0615—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station using simultaneous transmission of weighted versions of same signal
    • H04B7/0617—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station using simultaneous transmission of weighted versions of same signal for beam forming

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

描述了用于对从模数转换器(ADC)输出的信号进行时间延迟的系统和方法。所述ADC包括响应于模拟场量的数字传感器。所述数字传感器被配置为以采样时钟频率输出过采样数字输出信号。时间延迟元件被配置为接收所述过采样数字输出信号作为输入并输出时间延迟的过采样数字输出信号。滤波器被配置为接收所述经延迟的过采样数字输出信号作为输入。所述滤波器将所述经延迟的过采样数字输出信号低通滤波并抽取至较低采样率。输出包括经低通滤波、抽取、延迟的数字输出信号，其中，所述较低采样率小于所述采样时钟频率。

Description

数字过采样传感器系统、装置和方法中的时间延迟
发明背景
1.技术领域
本发明总体上涉及采样系统，更具体地涉及数字过采样传感器系统、装置和方法中的时间延迟。
2.背景技术
存在于自然界中的场量通常是模拟信号，其具有作为时间函数的连续变化的幅度。这些场量的示例为声压、振动、光等。利用模拟传感器或数字传感器来完成场量的测量。数字电子设备与数字信号一起工作。将模拟信号与数字电子设备进行接口连接呈现出了技术问题，针对该技术问题，需要一种使用技术手段的技术解决方案。
附图说明
通过参考用于说明本发明实施例的以下描述和附图，可以最好地理解本发明。在实施例中通过示例的方式并且在附图中以非限制性的方式展示本发明，在这些附图中，相同参考标记指示类似元件。
图1展示了数字传感器系统。
图2A展示了根据本发明实施例的在模数转换器(ADC)系统内对过采样信号进行时间延迟。
图2B展示了根据本发明实施例的来自图2A的两个信号。
图2C展示了根据本发明实施例的利用Σ-δ调制和脉冲密度调制(PDM)的过采样系统。
图3展示了根据本发明实施例的来自图2C的系统的应用。
图4展示了根据本发明实施例的脉冲密度调制(PDM)接收器架构。
图5展示了根据本发明实施例的在脉冲密度调制(PDM)接收器的各级之间放置时间延迟。
图6展示了根据本发明实施例的在脉冲密度调制(PDM)接收器的不同级之间放置时间延迟。
图7展示了根据本发明实施例的在脉冲密度调制(PDM)接收器内的又另一个位置中放置时间延迟。
图8展示了根据本发明实施例的模数转换器(ADC)系统中的可编程时间延迟。
图9A展示了根据本发明实施例的用于多个传感器的时间延迟。
图9B展示了根据本发明实施例的施加到来自单个传感器的输出的多个时间延迟。
图10展示了根据本发明实施例的波束成形。
图11A和图11B展示了根据本发明实施例的由分数延迟提供的增加的分辨率。
图12展示了根据本发明实施例的向过采样系统赋予时间延迟的过程。
图13展示了根据本发明实施例的在波束成形过程中使用赋予过采样系统的时间延迟的过程。
图14展示了可以在其中使用本发明实施例的数据处理系统。
具体实施方式
在本发明实施例的以下详细说明中，对附图进行参考，在这些附图中，相同参考标记指示类似元件，并且其中通过说明的方式示出其中可以实践本发明的具体实施例。这些实施例以足够的细节加以描述以使得本领域技术人员能够实践本发明。在其他情况下，未详细示出公知的电路、结构和技术，以避免模糊对本说明书的理解。因此以下详细说明不应以限制的含义来理解，并且本发明的范围仅由所附权利要求来限定。
描述了用于将时间延迟施加至过采样数字信号的系统和方法。在各个实施例中，在模数转换器(ADC)中的信号处理期间，将时间延迟施加到数字信号的过采样域内的各个位置。
图1总体上以100展示了数字传感器系统。参考图1，由数字传感器系统104感测模拟场量102。如图1中的104处所表示的，数字传感器系统包括数字传感器，该数字传感器通常被配置为对模拟信号102进行过采样。在数字传感器系统104内，将过采样信号输入到接收器，该接收器对该过采样信号进行抽取和低通滤波，以便在106处以基带采样率输出作为模拟场量102的数字表示的信号。在108处，可以将时间延迟赋予数字基带信号。时间延迟108可以具有各种长度，并且有时表示为两部分，即整数部分和分数部分。第一部分114可以被称为整数延迟，其中，“整数”指的是整数个基带采样率周期。第二部分110可以被称为分数延迟，其中，“分数”指的是基带采样率周期的分数。在116处输出数字信号106的经时间延迟的数字版本。经时间延迟的数字信号116可以用于各种后续过程，比如波束成形等。
图2A总体上以200展示了根据本发明实施例的在模数转换器(ADC)系统内对过采样信号进行时间延迟。参考图2A，在ADC的过采样域中插入时间延迟。在各个实施例中，在数字过采样的传感器输出信号与用于处理过采样的数字输出信号的接收器之间插入时间延迟。在操作中，模拟场量202入射在数字传感器212上。在214处，数字传感器212将入射模拟场转换为过采样数字输出信号，该输出信号在信号214的位流内保留信号的相位信息。在各个实施例中，过采样信号214被提供为脉冲密度调制(PDM)信号。在其他实施例中，可以采用其他数字化方法来对过采样信号进行数字化。在过采样传感器212中发生的过采样以采样时钟频率发生。通常由数据处理系统或专用数字信号处理系统(DSP)时钟在外部提供采样时钟信号，该采样时钟信号被分成用于对数字传感器212进行采样的期望采样时钟频率。在其他实施例中，甚至可以在与数字传感器同一集成电路上本地提供采样时钟。
将过采样数字信号214输入到延迟元件216中，并在对过采样数字信号赋予时间延迟“Δt”之后在218处输出。在延迟元件216处对过采样数字信号214赋予的时间延迟Δt由整数个采样时钟周期来表示。当期望在延迟元件216处赋予“分数延迟”时，则在216处赋予的最大采样时钟周期数等于采样时钟频率除以基带采样率的比率，在本文中由变量“R”表示。以下结合下面的图更全面地讨论R。注意，在其他实施例中，系统被配置为没有等式(3)的约束R。在这种情况下，由延迟元件216强加的延迟超过等式(3)的上限R。
在各个实施例中，延迟元件216被实施为缓冲器，其可以是可编程的。在其他实施例中，利用延迟线来实施延迟元件；延迟线可以是可编程延迟线。在其他实施例中，利用电路来实施延迟元件，该电路被构造成提供延迟，并且延迟可以是可编程的。可编程延迟元件216将允许根据需要来调节延迟Δt的大小。在波束成形的背景下，(多个)可编程延迟将允许利用两个或更多个传感器形成的波束被操纵到不同方向。以下将结合下面的图更全面地讨论波束成形。
来自延迟元件216的输出信号是经延迟的过采样数字信号218，其被输入到接收器模块220中。接收器模块220执行低通滤波和抽取的功能。低通滤波移除了过采样过程产生的高频噪声，并且抽取将采样频率降低到基带采样率。在222处，从接收器模块220输出基带数字信号。基带信号222是数字信号，该数字信号具有由感兴趣的应用规定的带宽，并且取决于数字化方法，具有相对于从数字传感器212输出的过采样数字信号214而言增加的动态范围。
作为模拟场量204的正弦表示的说明，其被展示为时间206和幅度208的函数。标记210指示场量204中的峰值t1。在时间延迟“Δt”被赋予到过采样数字信号并且在接收器220中执行上述后处理之后，处于在此说明的目的，当信号在222处被转换回模拟信号时，其将如224处所展示的那样，其中，经时间延迟的幅度224被时间延迟了Δt，从而导致信号224的峰值幅度延迟到t1+Δt，如219处所展示的。因此，在上述图2A中的系统中将时间延迟赋予到过采样数字信号。通过插入延迟元件216来完成赋予时间延迟，在各个实施例中，这可以在一个实施例中通过插入如在过采样数字传感器输出214与到接收模块220的输入之间所示的缓冲器来完成。在下面的图中描述的替代实施例中，时间延迟元件将被插入在接收器模块的各级之间。因此，本发明的实施例不限于在到接收器模块220的输入上引入时间延迟元件。
在各个实施例中，在数字传感器212中执行的过采样是在模数转换(ADC)过程中利用Σ-δ调制器完成的，该ADC过程在214处输出表示模拟信号256的数字化的一位深脉冲密度调制(PDM)过采样数字信号(图2B)。注意，仅出于说明的目的，而不限制本发明的实施例，过采样数字信号214的说明在252处呈现为时域中的脉冲密度调制(PDM)信号并且再次在图2B中以放大视图呈现。在252处，过采样数字信号与指示模拟信号256的峰值的标记254一起被展示。
在施加由延迟元件216赋予的时间延迟Δt之后，在262处展示了经时间延迟的过采样数字信号218，其中，以表示模拟信号256的峰值的标记254示出过采样数字信号，该峰值在时间上延迟了Δt，现在在264处表示。
利用252、262、图2A和图2B呈现的说明性示例展示了过采样，其中，模拟信号的一个波长已被采样一百(100)次。没有由此暗示任何限制，并且仅出于说明的目的来提供本示例。图2B总体上以250展示了根据本发明实施例的来自图2A的两个信号。
返回参考图2A，如上所述，采样时钟频率由变量fSF表示；基带采样频率由变量fbb给出。等式(1)是过采样条件的要求，其中，fSF>fbb。采样时钟频率与基带采样频率的比率由等式(2)给出，如R＝fSF/fbb。在一位深的模数转换方法中，R将表示基带采样周期可以出于将“分数”时间延迟施加到过采样数字信号214的目的而被分成的子间隔数。脉冲密度调制(PDM)是这样一种一位深的数字转换方法，其中，位值带有符号，其中，“1”对应于正极性(+A)的脉冲并且“0”对应于负极性脉冲(-A)。等式(3)指示可以基于采样时钟周期数N(范围为1≤N≤R)来选择分数延迟，并且由延迟元件216施加的时间延迟由等式(4)给出为：Δt＝N*τSF。其中τSF是采样时钟的周期。其中，在如上所述，“分数延迟”是指基带采样率周期的分数。
注意，当在数字传感器212中使用其他模数数字化方法时，得到的数字位流可以不是一位深。在这种情况下，212处的过采样数字信号仍然可以利用延迟元件216来延迟，其中，该延迟将是“样本”的倍数，而不管在数字传感器212处使用多少位来编码“样本”。最小时间延迟增量将取决于数字传感器212中使用的模数数字化方法的位深。因此，等式(4)被修改为等式(5)，如下：Δt＝N*(M*τSF)。其中，τSF是采样时钟的周期，M是数字化方法的位深，并且乘积N*M，由等式(6)给出，其为：1≤N*M≤R，其中，N是对于分数延迟而言受到等式(6)的约束的整数。注意，在其他实施例中，系统被配置为没有等式(6)的约束R。在这种情况下，由延迟元件216强加的延迟超过等式(6)中的上限R。因此，由系统对过采样数字信号强加的时间延迟可以是基带采样周期的分数或者大于基带采样周期。
例如，在一个非限制性实施例中，仅出于说明的目的，2位调幅数字化方法利用2个位来为模拟信号的数字表示建立4个幅度状态。在此示例中，M＝2，这意味着可以施加到过采样数字信号的时间延迟的大小将是两个连续采样时钟周期的整数(倍数)，例如，2、4、6、8等，因此，在M＝2的此示例中，过采样数字信号一次被延迟2个位。当模数编码方法为2位深时，在216处引入一个采样时钟周期或三个采样时钟周期的延迟会将噪声引入系统中，因为需要2个连续位来表示模拟信号(即，样本)的期望值。
可以在212处使用各种不同的数字传感器。例如，用于检测场量的传感器的一些非限制性示例是用于检测压力波动(比如空气或水中的声压波动)的传感器。频率范围可以从音频频谱的低端到超声范围。传感器还可以用于检测诸如振动或电磁能量等场量。然而，在数字麦克风的背景下设置以下描述和相关联的图；该描述适用于除数字麦克风之外的传感器，并且通常适用于在模数转换(ADC)期间使用的过采样传感器，其中，在过采样数字域中引入时间延迟。
图2C总体上以270展示了根据本发明实施例的利用Σ-δ调制和脉冲密度调制(PDM)的过采样系统。参考图2C，数字麦克风在272处表示。数字麦克风272对声场273作出响应。数字麦克风272可以采用驻极体胶囊麦克风的形式，或者可以使用微机电系统(MEMS)技术作为集成电路上的部件来制造。在一些实施例中，MEMS数字麦克风作为集成电路上的结构来制造，该结构使用与基板一起形成电容器的膜。声波引起膜的振动，这引起在集成电路中被感测、放大和处理的电容变化。
MEMS数字麦克风可以配置有Σ-δ调制器，其产生由麦克风感测的模拟信号的过采样数字输出。配置有Σ-δ调制器的数字MEMS麦克风被供应电源和采样时钟信号。在各个实施例中，数字麦克风输出脉冲密度调制(PDM)过采样信号。时钟信号可以作为来自数字数据处理系统的外部时钟信号提供，或者采样时钟信号可以作为容纳数字麦克风的集成电路封装体的一部分在本地提供。使用MEMS技术的数字麦克风和用于模数转换的Σ-δ调制器可以被设计成以各种采样时钟频率操作。常见采样时钟频率在1MHz至5MHz的范围内。这里列出的采样时钟频率仅出于说明的目的给出并且不限制本发明的实施例。
一些基带音频信号应用已经建立了频率范围，并且这些范围与用于音频信号的期望动态范围一起对用于数字麦克风272的采样时钟频率提出要求。例如，电话、光盘(CD)格式等都对基带音频信号有要求，这些要求可以通过本文所描述的本发明的实施例来适应。一些非限制性示例是例如脉冲编码调制(PCM)音频，其可以在各种动态范围和采样率下提供，在一个或多个实施例中其可以以48kHz、每样本16个位来提供。另一个非限制性示例是以44.1kHz的16位的CD质量立体声PCM。电话可以按不同规格来适应。非限制性示例是以8kHz、每样本12个位的PCM音频。上述基带音频格式的示例仅作为示例提供，并且不限制本发明的实施例。
如前所述，将过采样数字输出274输入到延迟元件276。延迟元件276对过采样数字信号施加时间延迟，并在278处输出经时间延迟的过采样数字信号。
将过采样数字信号278输入到PDM接收器模块280中。在各个实施例中，PDM接收器模块280将输入信号转换为脉冲编码调制(PCM)格式，并且可替代地称为PDM到PCM转换模块280，而不限制本发明的实施例。PDM接收器模块280抽取和低通滤波经时间延迟的过采样数字信号278，并在282处输出经时间延迟的PCM基带数字信号。本领域普通技术人员将认识到PCM格式是与数字信号(比如数字音频信号)一起使用的数字数据格式。PDM接收器模块(比如280)以及在实施例的本说明书中的其他图中描述的其他接收器模块可以以转换为除PCM格式之外的格式来实施，并且本文以转换为PCM格式给出的描述不对本发明实施例强加任何限制。
如上所述，时间延迟元件276可以将分数时间延迟施加到过采样数字信号274。在一些实施例中，系统设计使得施加至基带信号286的总时间延迟由276处的分数延迟贡献和284处的整数延迟贡献构成。在其他实施例中，整个延迟由延迟元件276施加。
在数字麦克风系统中的基带级处完成分数延迟是计算密集型的，并且已经通过在过采样信号域中引入分数延迟而被本文所描述的本发明实施例所消除。来自图2A的等式(1)、(2)和(3)应用于图2C的数字麦克风系统。这里，数字麦克风272由采样时钟频率fSF驱动，基带采样频率由fbb给出，因此从等式(1)得出fSF>fbb。采样时钟频率与基带采样频率的比率由等式(2)给出，如R＝fSF/fbb。等式(3)指示可以基于采样时钟周期数N(范围为1≤N≤R)来选择分数延迟，并且由延迟元件276施加的时间延迟由等式(4)给出为：Δt＝N*τSF。其中，τSF是采样时钟的周期。在各个实施例中，PDM接收器模块280由一系列级构造，如以下结合下面的图所解释的。
图3总体上以300展示了根据本发明实施例的来自图2C的系统的应用。参考图3，数字麦克风系统的非限制性示例设置有四级PDM接收器模块。模拟场量(例如，声场302)由数字麦克风304感测。数字麦克风304采用一位Σ-δ调制来执行模数转换(ADC)。在一个非限制性实施例中，数字麦克风304以2.048MHz采样时钟频率驱动，以在306处输出过采样数字输出信号。在图3的示例中，基带采样频率被选择为16kHz。从等式2(图2A)得出，R＝2,048,000/16,000＝128。因此，通过选择与采样时钟周期数N(范围为1≤N≤128)相关的时间延迟Δt，基带采样频率的周期可以除以128。在本示例中，由延迟元件308施加的时间延迟由来自图2B的等式(4)给出，如下：Δt＝N*τSF，其中，τSF为2.048MHz的采样时钟频率的周期，其等于4.8828×10-7秒。然后，来自图2B的等式(4)提供了分数延迟：Δt＝N*4.8828×10-7。
在一个或多个实施例中，时间延迟元件308以一位深和128位宽的缓冲器来实施。以每字节8个位，本示例中时间延迟元件308所需要的缓冲器的大小为16字节。16字节是非常小的缓冲器，其使得向过采样数字信号赋予分数时间延迟所需的系统和过程比现有系统资源密集程度低得多，这些现有系统通过在基带域中应用滤波和或后处理而向基带信号赋予分数时间延迟。时间延迟元件308可以被配置为可控的，使得可以使用控制线310来设置赋予过采样数字信号的时间延迟。控制器可以被配置有根据本发明的实施例的一个或多个数字麦克风，以提供用于波束成形应用的可操纵的麦克风阵列。以下结合下面的图更全面地描述利用具有多个麦克风的控制器。
图3中展示的是PDM接收器模块314，其在一个实施例中具有基于四个主要级的架构，该架构同样在图3中在332处以放大视图示出。时间延迟元件308对过采样数字信号施加延迟，从而在312处输出经时间延迟的过采样数字信号。过采样数字信号312在PDM接收器模块314中输入并进入第一级316。出于本示例的目的，PDM接收器模块314的第一级是级联积分器梳状(CIC)滤波器结构。积分器在添加每个新样本时保持值的运行总和，梳状滤波器减去最旧的样本。CIC滤波器是积分器梳状级的级联。最后一个部件是抽取器，其将采样率降低2倍。在图3的示例中，CIC滤波器提供8:1抽取，这在CIC 316级之后在318处将采样时钟频率从2.048MHz降低至256kHz。CIC级316对输入数字信号312进行低通滤波，从而在318处提供输出数字信号的动态范围的增加。
在图3的示例中，PDM接收器模块314的第二级是半带滤波器320。半带滤波器320以2:1的因数进行抽取，从而在输出322处将输入信号318的采样率从256kHz降低到128kHz。半带滤波器320在322处提供进一步的低通滤波和信号的动态范围的进一步增加。
类似地，在图3的示例中，PDM接收器模块314的第三级是半带滤波器324。半带滤波器324以2:1的因数进行抽取，从而在输出326处将输入信号322的采样率从128kHz降低到64kHz。半带滤波器324在326处提供进一步的低通滤波和信号的动态范围的另外增加
在图3的示例中，PDM接收器模块314的第四级是低通滤波器328，其以4:1的因数进行抽取，从而将在326处的输入数字信号从64kHz的采样率减小到在330处的16kHz的基带采样率。可以在上述PDM接收器模块314的各个级中(比如在低通滤波器328等中)使用有限脉冲响应(FIR)滤波器结构或无限脉冲响应(IIR)滤波器结构。因此，PDM接收器模块在312处以2.048MHz的采样率接收经时间延迟的过采样数字信号作为输入，并且在330处以16kHz的基带采样率输出基带信号，在一些实施例中，该基带信号是声学信号。注意，为了消除混叠，基带信号的有用频率范围将从基带采样率降低1/2的因数，以便满足需要最大有用频率F奈奎斯特≤fbb/2的奈奎斯特采样标准，其中，fbb是基带采样率。
图4总体上以400展示了根据本发明实施例的脉冲密度调制(PDM)接收器架构。关于图4，展示了来自图3的时间延迟元件308的替代位置。时间延迟元件416的初始位置对应于图3中的时间延迟元件308的位置。在此初始位置，如上所述，时间延迟元件416延迟过采样数字信号并在312处输出经时间延迟的数字信号。
可以贯穿PDM模块314的整个过采样域来定位时间延迟元件。在图4中，延迟元件的第一替代位置在418处表示，在第一级402与第二级406之间的位置418处。在此替代位置，在一个实施例中，时间延迟元件416被移除，并且312表示数字过采样信号，在314内部被施加时间延迟。当延迟元件位于418处时，分数延迟元件的数量是通过将存在于404处(其是402的输出和到418处的时间延迟元件的输入)的采样率除以330处的基带采样率而获得的。对于图3的非限制性示例，R＝256kHz/16kHz＝16。因此，当位于位置418处时可以由时间延迟元件赋予的分数延迟由来自图2B的等式(4)计算为：Δt＝N*τSF，其中，256kHz采样率周期的周期等于3.90625×10-6秒。然后，来自图2B的等式(4)提供：Δt＝N*3.90625×10-6秒。
在图4中，延迟元件的第二替代位置在420处表示，在第二级406与第三级410之间的位置420处。在此替代位置，在一个实施例中，时间延迟元件416被移除，并且312表示数字过采样信号，在314内部被施加时间延迟。当时间延迟元件位于420处时，分数延迟元件的数量是通过将存在于408处(其是406的输出和到420处的时间延迟元件的输入)的采样率除以330处的基带采样率而获得的。对于图3的非限制性示例，R＝128kHz/16kHz＝8。因此，当位于位置420处时可以由时间延迟元件赋予的分数延迟由来自图2B的等式(4)计算为：Δt＝N*τSF，其中τSF为128kHz采样率周期的周期，其等于7.8125×10-6秒。然后，来自图2B的等式(4)提供：Δt＝N*7.8125×10-6秒。
在图4中，延迟元件的第三替代位置在422处表示，在第三级410与第四级414之间的位置422处。在此替代位置，在一个实施例中，时间延迟元件416被移除，并且312表示数字过采样信号，在314内部被施加时间延迟。当延迟元件位于422处时，分数延迟元件的数量是通过将存在于412处(其是410的输出和到422处的时间延迟元件的输入)的采样率除以330处的基带采样率而获得的。对于图3的示例，R＝64kHz/16kHz＝4。因此，当位于位置422处时可以由时间延迟元件赋予的分数延迟由来自图2B的等式(4)计算为：Δt＝N*τSF，其中τSF为64kHz采样率周期的周期，其等于1.5625×10-5秒。然后，来自图2B的等式(4)提供：Δt＝N*1.5625×10-5秒。在其他实施例中，可以在多个位置(即，416、418、420和422中的一个或多个)中定位时间延迟元件。
图5总体上以500展示了根据本发明实施例的在脉冲密度调制(PDM)接收器的各级之间放置时间延迟。关于图5，PDM接收器模块580与578处的过采样数字输入信号一起被展示。在各个实施例中，过采样数字输入信号578源自例如数字麦克风，比如图2C中的272。PDM接收器模块280配置有第一级502、第二级510、第三级514、以及直到第i级518。每个级可以提供抽取和低通滤波之一或两者。时间延迟元件506位于第一级502与第二级510之间。在操作中，过采样数字信号578源自例如如上所述的数字麦克风或其他类型的数字传感器。
将过采样数字信号578输入到PDM接收器模块580的第一级502中，其中，对信号进行抽取和低通滤波。然后在504处将第一级502的输出输入到时间延迟元件506中。在508处将时间延迟元件506的输出输入到第二级510中。第二级510利用向第三级514提供输入的输出512执行进一步的抽取和低通滤波。第三级514利用向第i级518提供输入的输出516执行进一步的抽取和低通滤波。第i级518从PDM接收器模块580提供输出582，这可以被配置为以基带采样率进行。在各个其他实施例中，时间延迟元件506可以放置在PDM接收器模块580的其他级之间。
图6总体上以600展示了根据本发明实施例的在脉冲密度调制(PDM)接收器的不同级之间放置时间延迟。关于图6，来自图5的PDM接收器模块580与级502、510、514、直到518一起被展示。这里，在图6中，在第二级510与第三级514之间插入时间延迟元件。将来自第二级510的输出604输入到时间延迟元件602。来自时间延迟元件602的输出606是以中间采样率被时间延迟的数字信号。
图7总体上以700展示了根据本发明实施例的在脉冲密度调制(PDM)接收器内的又另一位置中放置时间延迟。关于图7，来自图5的PDM接收器模块580与级502、510、514、直到518一起被展示。在图7中，在i-1级514与第i级518之间插入时间延迟元件。来自i-1级514的输出704在时间延迟元件702处被时间延迟。来自时间延迟元件702的输出706是以中间采样率被时间延迟的数字信号，该输出在582处从PDM接收器模块580输出之前被输入到第i级518以供进一步处理。输出582是以作为降低的采样率的采样频率进行的，在一些实施例中，其可以是来自系统的期望输出信号的基带采样率。
图8总体上以800展示了根据本发明实施例的模数转换器(ADC)系统中的可编程时间延迟。关于图8，模拟场量由入射在数字传感器804上的802表示，在各个实施例中，该数字传感器是数字麦克风、振动传感器、电磁能量传感器等。对于本文的论述，数字传感器804被称为数字麦克风，而没有由此暗示任何限制。响应于入射场802，数字麦克风804在806处输出过采样数字信号。将过采样数字信号输出806输入到时间延迟元件808，该时间延迟元件在810处输出经时间延迟的过采样数字输出。将经时间延迟的过采样数字输出810输入到PDM接收器模块812中。PDM接收器模块812可以配置有如上所述的单级或多级架构。在814处，来自PDM接收器模块812的输出可以可选地在822处输出之前在816处被时间延迟。在一些实施例中，控制器818向时间延迟元件808提供控制信号820。在一些实施例中，当时间延迟元件816配置有系统时，控制器818或单独的控制器在822处向时间延迟元件816提供控制信号。
在各个实施例中，时间延迟元件(比如808)可以被配置为缓冲器或包括具有多个值的缓冲器，其中，每个值与数字传感器804内使用的采样时钟的不同数量的时钟周期相对应。在各个实施例中，时间延迟元件808可以被配置为向输入数字信号806提供固定的时间延迟，或者时间延迟元件808可以是可编程的。在操作中，控制器818提供用于指定采样时钟周期数的控制信号820，该采样时钟周期数将由时间延迟元件808用于向输入信号806提供时间延迟。
类似地，当存在于系统中时，时间延迟元件(比如816)可以被配置为缓冲器或包括具有多个值的缓冲器，其中，每个值对应于以与PDM接收器模块812的输出相对应的较低采样率进行的不同周期数。在各个实施例中，时间延迟元件816可以被配置为向输入数字信号814提供固定的时间延迟，或者时间延迟元件816可以是可编程的。在操作中，控制器818提供用于指定以较低采样率进行的周期数的控制信号822，该周期数将由时间延迟元件816用来向输入信号814提供时间延迟。因此，由系统在输出822处相对于输入806赋予的总时间延迟是由时间延迟元件808和时间延迟元件816赋予的时间延迟的总和。
图9A总体上以900展示了根据本发明实施例的用于多个传感器的时间延迟。关于图9A，模拟场量由902表示，其入射在数字传感器920、940、直到由960指示的一般数量的n个传感器上，该数字传感器在各个实施例中是数字麦克风、振动传感器、电磁能量传感器等。对于本文的论述，数字传感器920、940和960被称为数字麦克风，而没有由此暗示任何限制。每个数字麦克风具有由906、908和910表示的信号传输路径。控制器904用于调整(多个)时间延迟，该(多个)时间延迟用于延迟麦克风信号路径中的每一个。
在操作中，对于数字麦克风920，时间延迟Δt1与912处输出的数字信号相关联。类似地，对于数字麦克风940，时间延迟Δt2与914处输出的数字信号相关联。并且对于数字麦克风960，时间延迟Δtn与916处输出的数字信号相关联。控制器904用于向每个信号路径906、908、直到910供应一个或多个控制信号。如上所述，在前面的图中，供应给时间延迟元件924的控制信号922用于指定由时间延迟元件924施加到从麦克风920接收的过采样数字信号的时间延迟。可选地，控制器904可以将控制信号928供应给时间延迟元件930(如果存在于给定系统配置中)。类似地，供应给时间延迟元件944的控制信号942用于指定由时间延迟元件944施加到从麦克风940接收的过采样数字信号的时间延迟。可选地，控制器904可以将控制信号948供应给时间延迟元件950(如果存在于给定系统配置中)。根据需要将控制信号供应给连续的麦克风信号路径，并且最后在麦克风信号路径910内，供应给时间延迟元件964的控制信号962用于指定由时间延迟元件964施加到从麦克风960接收的过采样数字信号的时间延迟。可选地，控制器904可以将控制信号968供应给时间延迟元件970(如果存在于给定系统配置中)。
注意，时间延迟元件924可以位于PDM接收器模块926内，例如，在PDM接收器模块926的各级之间，如上图中所描述的。类似地，并且没有限制地，时间延迟元件944可以位于PDM接收器模块946内，例如，在PDM接收器模块946的各级之间，并且时间延迟元件964可以位于PDM接收器模块966内，例如，在PDM接收器模块966的各级之间，如上图中所描述的。麦克风信号路径906、908、直到910不需要以相同的方式配置。例如，一个或多个麦克风信号路径可以配置有插入在数字麦克风与PDM接收器模块之间的时间延迟元件，而另一个麦克风信号路径可以配置有内部插入到PDM接收器模块的时间延迟元件。
在各个实施例中，控制器904用于根据需要操纵麦克风920、940、至960的阵列，以便利用经时间延迟的麦克风信号912、914至916执行波束成形。如图9A中所描述的，已经描述了一般数量的n个麦克风；然而，如以下结合图10所描述的，可以利用少至两个麦克风来执行波束成形。
图9B总体上以980展示了根据本发明实施例的施加到来自单个传感器的输出的多个时间延迟。关于图9B，模拟场量由902表示，其入射在数字传感器920上，在各个实施例中，该数字传感器是数字麦克风、振动传感器、电磁能量传感器等。对于本文的论述，数字传感器920被称为数字麦克风，而没有由此暗示任何限制。数字麦克风920输出信号912，该信号在982处被复制(分割)成n个副本，由984至986指示。麦克风920的信号912中的每个副本具有由906至910指示的信号传输路径。控制器904用于调整(多个)时间延迟，该(多个)时间延迟用于延迟麦克风信号路径的副本984至986中的每一个。
在操作中，将信号912输入到982中以便产生n个副本984到986。在各个实施例中，982是n路分路器。在其他实施例中，通过其他手段来完成982处的复制。在一些实施例中，在软件中执行复制。在924处，对于数字麦克风920，时间延迟Δt1与984处输出的数字信号相关联。类似地，在964处，对于数字麦克风920，时间延迟Δtn与986处输出的数字信号相关联。控制器904用于向每个信号路径906直到910供应一个或多个控制信号。如上所述，在前面的图中，供应给时间延迟元件924的控制信号922用于指定由时间延迟元件924施加到从麦克风920接收的过采样数字信号的时间延迟。可选地，控制器904可以将控制信号928供应给时间延迟元件930(如果存在于给定系统配置中)。控制信号根据需要供应给连续的麦克风信号路径，并且最后在麦克风信号路径910内，供应给时间延迟元件964的控制信号962用于指定由时间延迟元件964施加到在986处从麦克风920接收的过采样数字信号的时间延迟。可选地，控制器904可以将控制信号968供应给时间延迟元件970(如果存在于给定系统配置中)。
注意，时间延迟元件924可以位于PDM接收器模块926内，例如，在PDM接收器模块926的各级之间，如上图中所描述的。类似地，并且没有限制地，时间延迟元件964可以位于PDM接收器模块966内，例如，在PDM接收器模块966的各级之间，如上图中所描述的。麦克风信号路径906直到910不需要以相同的方式配置。例如，一个或多个麦克风信号路径可以配置有插入在数字麦克风与PDM接收器模块之间的时间延迟元件，而另一个麦克风信号路径可以配置有内部插入到PDM接收器模块的时间延迟元件。
在各个实施例中，控制器904用于根据需要操纵从单个麦克风920获得的信号阵列，以便利用经时间延迟的麦克风信号912至916来执行波束成形。如图9B中所描述的，已经描述了来自单个麦克风的一般数量的n个时间延迟信号。然而，如下面结合图10所描述的，可以利用来自单个麦克风的少至两个时间延迟信号(n＝2)来执行波束成形。因此，在一些实施例中，n路分路器是从单个输入提供两个输出(n＝2)的分路器。
图10总体上以1000展示了根据本发明实施例的波束成形。关于图10，模拟场量由1002表示，其入射在数字传感器1004和1006上。在一个或多个实施例中，数字传感器1004和1006是数字麦克风；然而没有由此暗示任何限制。数字麦克风1004输出在时间延迟元件1008处被时间延迟的过采样数字信号。可选地，在1010处调整增益，其增大或减小1016处输出的信号的幅度。第二麦克风1006输出在时间延迟元件1012处被时间延迟的过采样数字信号。可选地，在1014处调整增益，其增大或减小1018处输出的信号的幅度。
在1020处，将信号1016和1018输入到算术框中，并且在1022处提供波束成形的输出。取决于给定的系统实施方式和其中的信号处理，算术框1020可以针对给定的波束成形操作根据需要执行输入1016和1018的求和或减法。在图10中，波束成形与两个麦克风一起被展示，然而可以利用一般数量的麦克风来执行波束成形。提供图10的示例仅用于说明的目的，而不是限制本发明的实施例。
图11A和图11B展示了根据本发明实施例的由分数延迟提供的增加的分辨率。一起参考图11A和图11B，如上所述，在本实施例的描述中使用“分数延迟”来指代基带采样率周期的分数。在波束成形的背景下，增加的时间分辨率对应于增加的空间分辨率，这对于波束成形过程是有利的。
等式(7)提供了具有频率f的信号与周期τ之间的关系。如上所述，可以将时间延迟引入到模数转换器(ADC)过程的输出中，该过程具有由等式(8)给出的基于系统的基带采样率的整数时间延迟。类似地，当在过采样域中以采样时钟频率引入时间延迟时，时间延迟由等式(9)给出。
将等式(8)和(9)代入图2A的等式(2)，得到等式(10)。针对Δt分数延迟求解等式(10)，得到等式(11)：Δt分数延迟＝Δt整数延迟/R。
奈奎斯特采样定理表明，可以利用采样频率fs测量的最高非混叠频率“f奈奎斯特”被定义为：f奈奎斯特＝fs/2，在此背景下，相关的采样频率fs是基带采样率fbb。因此，f奈奎斯特＝fbb/2。
图11B中展示了三个波形的周期。1102是根据本发明实施例的与采样时钟频率相对应的周期的图示，该采样时钟频率用于对数字传感器进行过采样。1104是基带采样率的周期的图示，该基带采样率与在对过采样信号的抽取之后的采样率相对应。周期1102与1104之间的关系由等式(10)给出。1104还表示可以施加至基带信号的整数时间延迟。1106表示与系统的奈奎斯特频率相对应的波形周期。奈奎斯特波长1106是可以在没有混叠的情况下处理的场量的最短波长(和最高频率)。
由1102定性地表示的分数时间延迟可以施加至基带信号1106，并且表示空间分辨率相对于可以由1104表示的整数时间延迟实现的空间分辨率的改善。
比如在上面的图中所指示的那些场量表示介质中的波传播。在声波传播的情况下，相关介质是空气或水，并且空气中的声速标称地为340米每秒。声速将随着介质的物理特性的变化而变化，例如在空气和水的情况下，声速将随温度、压力和盐度(水)而变化。在本文呈现的非限制性示例中，340米每秒的标称值用于说明目的，并且没有由此暗示任何限制。
分数时间延迟允许用于波束成形的系统的空间分辨率相对于可利用整数时间延迟实现的空间分辨率而增加。空间分辨率由Δx依据C和Δt分数延迟给出，其中，Δx＝C*Δt分数延迟。
在如上所述的其他实施例中，时间延迟元件可以插入数字过采样传感器的接收器模块内，比如PDM接收器模块。在这种情况下，周期1102表示中间采样率。用于在过采样域中产生被并入到经抽取和经低通滤波的信号中的时间延迟的采样时钟周期或中间采样率周期的数量可以如上所述地变化。
在上述过采样系统中，在各种非限制性实施例中，变量R已用于表示采样时钟频率(在数字麦克风处)与基带处的采样率的比率。在图3的非限制性示例中，fSF等于2.048MHz并且fbb等于16kHz，则从图2A中的等式2得出R＝fSF/fbb＝128。根据图11A中的等式(10)，在此非限制性示例中，R表示的相对于整数采样率的最小分数是1/128。通过本文描述的技术实现其他分数时间延迟值，比如通过在以fSF的附加时钟周期或附加中间采样率周期内进行时间延迟，或者通过改变用于驱动数字传感器中的ADC的采样时钟频率。
图12总体上以1200展示了根据本发明实施例的用于向过采样系统赋予时间延迟的过程。参考图12，过程开始于框1202处。在框1204处，在采样时钟周期与由模数转换器(ADC)过程中采用的数字化方法产生的模拟信号的数字表示之间建立关系。在一些实例中，这是一位深过程，比如上述的脉冲密度调制(PDM)。在其他实施例中，该过程不是一位深，而是多位深。在框1206处，考虑到ADC中使用的编码方法的位深，计算给定时间延迟所需的时钟周期数。在框1208处，过采样数字信号被延迟多个时钟周期，这些时钟周期表示在框1206中计算的时间延迟。该过程终止于框1210处。
图13总体上以1300展示了根据本发明实施例的用于在波束成形过程中使用赋予过采样系统的时间延迟的过程。参考图13，过程开始于框1302处。在框1304处，为波束成形过程选择时间延迟。在框1306处，将来自框1304的时间延迟施加至信号的过采样域中的数字过采样信号。如上面的图所描述的，信号的过采样域可以位于数字传感器与用于数字传感器的接收器模块之间，或者在其他实施例中，时间延迟被插入在接收器模块内的某个位置处。在又其他实施例中，时间延迟被插入在过采样域内的多于一个位置处。在框1308处，利用表示感兴趣场量的经时间延迟的数字信号来执行波束成形过程。在框1308处在波束成形过程中施加的时间延迟可以是关于基带采样率的分数时间延迟，或者其可以是分数时间延迟和整数时间延迟的总和。在一些实施例中，在过采样域中施加的时间延迟的大小可以超过基带域中的采样间隔(或时钟周期)的持续时间。因此，术语“分数延迟”的使用不限制本发明的实施例，而是在本文中用于描述一些实施例中的延迟的相对大小。其中，整数时间延迟是多个基带采样率周期。该过程终止于框1310处。
图14总体上以1400展示了可以在其中使用本发明实施例的数据处理系统。该框图是高级概念表示，并且可以以各种方式并通过各种架构来实施。参考图14，总线系统1402与中央处理单元(CPU)1404、只读存储器(ROM)1406、随机存取存储器(RAM)1408、存储装置1410、显示器1420、音频1422、键盘1424、指针1426、数据采集单元(DAU)1428和通信1430互连。总线系统1402可以是比如系统总线、外围部件互连(PCI)、高级图形端口(AGP)、小型计算机系统接口(SCSI)、电气和电子工程师协会(IEEE)标准号1394(火线)、通用串行总线(USB)、或针对自定义应用设计的专用总线等总线中的一个或多个。CPU 1404可以是单个、多个或甚至是分布式计算资源或数字信号处理(DSP)芯片。存储装置1410可以是压缩盘(CD)、数字通用盘(DVD)、硬盘(HD)、光盘、磁带、闪存、记忆棒、视频记录器等。信号处理系统1400可以是用于接收从单个麦克风或多个麦克风(例如，第一麦克风、第二麦克风等)输入的声学信号的声学信号处理系统。注意，取决于声学信号处理系统的实际实施方式，声学信号处理系统可以包括框图中的一些、全部、更多或重新安排的部件。在一些实施例中，系统1400的各方面在软件中执行。然而在一些实施例中，系统1400的各个方面是在专用硬件(比如数字信号处理(DSP)芯片1440或片上系统(SOC)(其也可以以1440表示)等)、以及由本领域普通技术人员已知和理解的专用硬件和软件的组合中执行的。
因此，在各个实施例中，声学信号数据在1429处接收以供由声学信号处理系统1400进行处理。这种数据可以在1432处经由通信接口1430传输，以供在远程位置中进一步处理。如本领域技术人员所认识到的，经由1432获得与网络(比如内联网或互联网)的连接，这使得声学信号处理系统1400能够与远程位置中的其他数据处理设备或系统通信。
例如，本发明的实施例可以在被配置为台式计算机或工作站的计算机系统1400上实施，在例如，运行操作系统(如
Figure GDA0004052301980000141
XP家庭版或
Figure GDA0004052301980000142
XP专业版、
Figure GDA0004052301980000143
10家庭版或
Figure GDA0004052301980000144
10专业版、Linux、Unix等)的与
Figure GDA0004052301980000145
兼容的计算机、以及运行操作系统(如OS X等)的来自苹果计算机公司(APPLE COMPUTER,Inc.)的计算机上实施。可替代地或结合这种实施方式，本发明的实施例可以配置有被配置用于与蓝牙通信信道一起使用的设备，比如扬声器、耳机、视频监视器等。在又其他实施方式中，本发明的实施例被配置为由诸如智能电话、平板计算机、可穿戴设备(比如眼镜、近眼(NTE)头戴装置等)等移动设备来实施。
在各个实施例中，系统的部件以及前面图中描述的系统在集成电路设备中实施，该集成电路设备可以包括包含集成电路的集成电路封装体。在一些实施例中，系统的部件以及系统在单个集成电路裸片中实施。在其他实施例中，系统的部件以及系统在集成电路设备的多于一个集成电路裸片中实施，该集成电路设备可以包括包含集成电路的多芯片封装体。
出于讨论和理解本发明的实施例的目的，应当理解，本领域技术人员使用各种术语来描述技术和方法。此外，在描述中，出于解释的目的，许多具体细节被阐述以便提供对本发明的详尽理解。然而，对于本领域普通技术人员而言，可以在不具有这些具体细节的情况下实践本发明将是明显的。在一些实例中，以框图形式而非详细地示出了众所周知的结构和设备以便避免模糊本发明。这些实施例得到足够详细地说明以使得本领域的普通技术人员能够实践本发明，并且应当理解的是，可以利用其他实施例并且可以在不脱离本发明的范围的情况下做出逻辑的、机械的、电的和其他的改变。
可能在对例如计算机存储器内数据位的操作的算法和符号表示方面呈现了描述的一些部分。这些算法描述和表示是数据处理领域中普通技术人员向该领域的其他普通技术人员最有效地转达他们的工作的主要内容时所使用的手段。算法在这里并且通常被认为是用于得到想要的结果的行动的自相一致的序列。这些行动是需要对物理量的物理操作的步骤。通常，但不一定，这些量采用能够被存储、传递、组合、比较、以及以其他方式操纵的电信号或磁信号的形式。主要出于常见用法的原因，证明有时将这些信号称为位、值、元素、符号、字符、术语、数字、波形、数据、时间序列等是方便的。
然而，应当记住的是，这些和类似术语中的全部术语将与适当的物理量相关联并且仅是应用于这些量上的方便标签。除非特别声明，否则如这些论述中显而易见的，应认识到的是：贯穿说明书，使用诸如“处理”或“运算”或“计算”或“确定”或“显示”等术语的论述可以指计算机系统或类似电子计算设备的动作和过程，这些计算机系统或类似电子计算设备将被表示为计算机系统寄存器和存储器中物理(电子)量的数据操纵和转换成类似地被表示为计算机系统存储器或寄存器或其他此类信息存储、传输或显示设备内物理量的其他数据。
用于执行本文的操作的装置可以实施本发明。此装置可以被专门构造用于所需目的，或者其可以包括通过存储于计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可以存储于计算机可读存储介质中，比如但不限于包括软盘、硬盘、光盘、压缩盘只读存储器(CD-ROM)、和磁光盘等任何类型的磁盘、只读存储器(ROM)、随机存取存储器(RAM)、电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、闪存、磁卡或光卡等，或适用于存储计算机本地或计算机远端的电子指令的任何类型的介质。
本文所提出的算法和显示并非固有地与任何特定计算机或其他装置相关。根据本文的教导，各种通用系统可以与程序一起使用，或构造更专业的装置以执行所需的方法可证明是方便的。例如，根据本发明的任何方法可以通过对通用处理器进行编程在硬接线电路系统中实施或通过硬件和软件的任何组合来实施。本领域普通技术人员将立即认识到，本发明可以用除了所描述的计算机系统配置之外的计算机系统配置来实践，包括手持设备、多处理器系统、基于微处理器或可编程的消费电子产品、数字信号处理(DSP)设备、网络PC、小型计算机、大型计算机等。本发明还可以在分布式计算环境中实践，在分布式计算环境中由通过通信网络链接的远程处理装置来执行任务。在其他示例中，如上面的图所描述的，本发明的实施例可以使用片上系统(SoC)、蓝牙芯片、数字信号处理(DSP)芯片、带集成电路(IC)的编解码器来实施，或以硬件和软件的其他实施方式来实施。
可以使用计算机软件来实施本发明的方法。如果以符合公认标准的编程语言来编写，则可以编译用于实施方法的指令序列，以便在各种硬件平台上执行，并接口连接至各种操作系统。另外，没有参考任何特定的程序语言描述本发明。应认识到，各种编程语言可以用于实现如本文所描述的本发明的教导。此外，在本领域中常常将呈一种或另一种形式(例如，程序、规程、应用、驱动程序…)说成采取动作或造成结果。这类表述仅仅是陈述计算机执行软件使计算机的处理器执行动作或产生结果的简写方式。
应当理解的是，本领域的知识人员使用各种术语和技术来描述通信、协议、应用、实施方式、机制等。一种这样的技术是在算法或数学表达方面描述技术的实施方式。也就是说，虽然该技术可以例如实施为在计算机上执行代码，但是该技术的表达可以作为公式、算法、数学表达式、流程简图或流程图更恰当和简洁地传达和通信。因此，本领域普通技术人员将认识到将A+B＝C表示为加性函数的块，其在硬件和/或软件中的实施方式将采用两个输入(A和B)并产生求和输出(C)。因此，将公式、算法或数学表达式用作描述应理解为至少在硬件和/或软件中具有物理实施例(比如计算机系统，其中，可以实践本发明的技术并作为实施例实施)。
非暂态机器可读介质应理解为包括以机器(例如计算机)可读形式存储信息的任何机制。例如，机器可读介质(同义词称为计算机可读介质)包括只读存储器(ROM)；随机存取内存(RAM)；磁盘存储介质；光存储介质；闪存设备；除了通过传播信号(如载波、红外信号、数字信号等)传输信息的电、光学、声学或其他形式之外；等。
如在本说明书中所使用的，“一个实施例”或“实施例”或类似短语意味着所描述的(多个)特征包括在本发明的至少一个实施例中。在本说明书中参考的“一个实施例”不一定指同一实施例；然而，这些实施例也不是相互排他的。“一个实施例”也不意味着仅存在本发明的单个实施例。例如，“一个实施例”中描述的特征、结构、行动等也可以包括在其他实施例中。因此，本发明可以包括本文所描述的实施例的各种组合和/或整合。
因此，本发明的实施例可以用在各种声学系统中。此类系统的一些非限制性示例用于但不限于短臂头戴装置(比如适用于企业呼叫中心、工业和一般移动用途的电话的音频头戴装置、安装在眼镜架上或眼镜架内的具有输入线(电线、电缆或其他连接器)的内联“耳塞”头戴装置、近眼(NTE)头戴装置显示器或头戴装置计算设备)、用于非常嘈杂环境的长臂式头戴装置(比如工业、军事和航空应用、以及鹅颈台式麦克风)，其可用于提供剧院或交响乐厅类型的质量声学而无结构成本。
虽然已经依据若干实施例描述了本发明，但本领域技术人员将认识到，本发明不仅限于所描述的实施例，而是可以在所附权利要求的精神和范围内通过修改和变更来实践。描述因此被视为是说明性的而非限制性的。

Claims (45)

1.一种用于对数字信号进行时间延迟的系统，所述系统包括：
响应于模拟场量的数字传感器，所述数字传感器被配置为以采样时钟频率输出过采样数字输出信号；
第一时间延迟元件，所述第一时间延迟元件被配置为接收所述过采样数字输出信号作为输入并且输出经时间延迟的过采样数字输出信号，其中，所述经时间延迟的过采样数字输出信号被分数延迟所延迟，所述分数延迟等于整数个采样时钟周期数乘以采样时钟的周期；
滤波器，所述滤波器被配置为接收所述经时间延迟的过采样数字输出信号作为输入，所述滤波器用于将所述经时间延迟的过采样数字输出信号低通滤波并抽取至较低采样率并且输出经低通滤波、抽取、延迟的数字输出信号，其中，所述较低采样率小于所述采样时钟频率；
第二时间延迟元件，所述第二时间延迟元件被配置为接收所述经低通滤波、抽取、延迟的数字输出信号作为输入，并赋予整数延迟，所述整数延迟为较低采样率的整数个周期数乘以较低采样率的周期，所述整数延迟应用于所述经低通滤波、抽取、延迟的数字输出信号；以及
控制器，所述控制器被配置为提供控制信号来设置所述分数延迟和所述整数延迟。
2.如权利要求1所述的系统，其中，所述数字传感器利用Σ-δ调制器，并且所述过采样数字输出信号是脉冲密度调制(PDM)信号。
3.如权利要求1所述的系统，其中，所述过采样数字输出信号是脉冲密度调制(PDM)信号。
4.如权利要求1所述的系统，其中，所述数字传感器是数字麦克风。
5.如权利要求4所述的系统，其中，所述数字麦克风利用微机电系统(MEMS)传感器。
6.如权利要求1所述的系统，其中，所述模拟场量是声压场。
7.如权利要求1所述的系统，其中，所述整数个采样时钟周期数选自一到采样时钟频率除以基带采样率的范围。
8.如权利要求3所述的系统，其中，所述滤波器为PDM接收器。
9.如权利要求8所述的系统，其中，所述滤波器为多级滤波器，进一步包括：
第一级，所述第一级用于将所述经时间延迟的过采样数字输出信号低通滤波并抽取至第一中间采样率；以及
第二级，其中，所述第二级被配置为接收来自所述第一级的输出作为输入，所述第二级用于将所述输入抽取至基带采样率并将所述输入滤波至基带信号带宽。
10.如权利要求8所述的系统，其中，所述滤波器为多级滤波器，进一步包括：
第一级，所述第一级用于接收所述经时间延迟的过采样数字输出信号作为第一级输入信号，所述第一级用于将所述第一级输入信号低通滤波并抽取至第一中间采样率以形成第一级输出信号；
第二级，所述第二级用于接收所述第一级输出信号作为第二级输入信号，所述第二级用于将所述第二级输入信号低通滤波并抽取至第二中间采样率以形成第二级输出信号；以及
第三级，所述第三级用于接收所述第二级输出信号作为第三级输入信号，所述第三级用于将所述第三级输入信号抽取至基带采样率并且将所述第三级输入信号滤波至基带信号带宽，其中，所述第一中间采样率小于所述采样时钟频率，所述第二中间采样率小于所述第一中间采样率，并且所述基带采样率小于所述第二中间采样率。
11.如权利要求7所述的系统，其中，所述较低采样率是基带采样率，并且所述经低通滤波、抽取、延迟的数字输出信号在波束成形过程中与第二信号一起使用，其中，所述第二信号是所述模拟场量的数字度量。
12.一种用于对数字信号进行时间延迟的系统，所述系统包括：
传感器元件，所述传感器元件响应于模拟场量；
Σ-δ调制器，所述传感器元件电耦合到所述Σ-δ调制器，并且被配置为响应于所述模拟场量以采样时钟频率产生脉冲密度调制(PDM)输出信号；
第一时间延迟元件，所述第一时间延迟元件被电配置为接收所述PDM输出信号，并且输出经延迟的PDM输出信号，其中，所述经延迟的PDM输出信号被分数延迟所延迟，所述分数延迟等于所述采样时钟频率的周期数乘以采样时钟的周期；
抽取模块，所述抽取模块被配置为接收所述经延迟的PDM输出信号作为输入，所述抽取模块被配置为将所述经延迟的PDM输出信号低通滤波并抽取至较低采样率并输出经低通滤波、抽取、延迟的PDM输出信号，其中，所述较低采样率小于所述采样时钟频率；
第二时间延迟元件，所述第二时间延迟元件被配置为接收所述经低通滤波、抽取、延迟的PDM输出信号作为输入，并赋予整数延迟，所述整数延迟为较低采样率的整数个周期数乘以较低采样率的周期，所述整数延迟应用于所述经低通滤波、抽取、延迟的PDM输出信号；以及
控制器，所述控制器被配置为提供控制信号来设置所述分数延迟和所述整数延迟。
13.如权利要求12所述的系统，所述抽取模块进一步包括：
第一级，所述第一级用于接收所述经延迟的PDM输出信号作为第一级输入信号，所述第一级用于将所述第一级输入信号低通滤波并抽取至第一中间采样率以形成第一级输出信号，其中，所述第一中间采样率小于所述采样时钟率；以及
第二级，所述第二级用于接收所述第一级输出信号作为第二级输入信号，所述第二级用于将所述第二级输入信号低通滤波并抽取至所述较低采样率，其中，所述较低采样率低于所述第一中间采样率。
14.如权利要求12所述的系统，所述抽取模块进一步包括：
第一级，所述第一级用于接收所述经延迟的PDM输出信号作为第一级输入信号，所述第一级用于将所述第一级输入信号低通滤波并抽取至第一中间采样率以形成第一级输出信号，其中，所述第一中间采样率小于所述采样时钟频率；
第二级，所述第二级用于接收所述第一级输出信号作为第二级输入信号，所述第二级用于将所述第二级输入信号低通滤波并抽取至第二中间采样率，其中，所述第二中间采样率低于所述第一中间采样率；以及
第三级，所述第三级用于接收第二级输出信号作为第三级输入信号，所述第三级用于将所述第三级输入信号低通滤波并抽取至所述较低采样率，其中，所述较低采样率低于所述第二中间采样率。
15.如权利要求14所述的系统，其中，所述第一级采用级联积分器梳状(CIC)滤波器结构，所述第二级被配置为两个半带滤波器，并且所述第三级被配置为低通滤波器。
16.如权利要求15所述的系统，其中，所述采样时钟以2.048MHz操作，所述第一级提供8:1抽取，所述第二级提供两个2:1半带抽取级，所述第三级提供4:1抽取，这产生16kHz的基带采样率，整个所述抽取模块的低通滤波滤除了来自Σ-δ调制过程的高频分量。
17.如权利要求16所述的系统，其中，所述采样时钟频率从由1MHz至4MHz组成的组和用户定义的采样率中进行选择。
18.如权利要求17所述的系统，其中，所述传感器元件是数字麦克风，并且所述模拟场量是声压。
19.如权利要求18所述的系统，其中，所述数字麦克风利用微机电系统(MEMS)传感器。
20.如权利要求12所述的系统，其中，所述第一时间延迟元件是缓冲器，其中，所述缓冲器的最小长度等于所述采样时钟频率除以所述较低采样率，并且所述分数延迟等于所述缓冲器的值。
21.如权利要求20所述的系统，其中，所述分数延迟可通过所述控制信号指定所述缓冲器的值来编程。
22.如权利要求12所述的系统，其中，所述第一时间延迟元件利用延迟线来实施。
23.如权利要求22所述的系统，其中，由所述延迟线提供的时间延迟是通过所述控制信号可编程的。
24.如权利要求12所述的系统，其中，所述分数延迟是基带采样周期的分数。
25.如权利要求12所述的系统，其中，所述分数延迟大于基带采样周期。
26.一种用于对数字信号进行时间延迟的抽取模块，所述抽取模块包括：
一般数量的N级，所述抽取模块具有来自数字传感器的过采样数字输出信号作为输入；
第i级，所述第i级用于将第i级输入信号低通滤波并且抽取至第i中间采样率以形成第i级输出信号，其中，所述第i中间采样率小于用于产生所述过采样数字输出信号的采样时钟频率；
第一时间延迟元件，所述第一时间延迟元件用于将所述第i级输出信号延迟分数延迟，其中，所述分数延迟等于整数个第i中间采样率周期数乘以第i中间采样率的周期，所述第一时间延迟元件用于输出经延迟的第i级输出信号；
i+1级，所述i+1级接收所述经延迟的第i级输出信号作为i+1级输入信号，所述i+1级用于将所述i+1级输入信号低通滤波并抽取至i+1中间采样率以形成i+1级输出信号，其中，所述i+1中间采样率低于所述第i中间采样率；
第二时间延迟元件，所述第二时间延迟元件被配置为接收所述i+1级输出信号作为输入，并赋予整数延迟，所述整数延迟等于所述i+1中间采样率的整数个周期数乘以所述i+1中间采样率的周期，所述整数延迟应用于所述i+1级输出信号，所述i+1中间采样率是基带采样率，所述i+1级输出信号是所述抽取模块的输出信号，所述输出信号被组合延迟所延迟，所述组合延迟是所述分数延迟和所述整数延迟的和；以及
控制器，所述控制器被配置为提供控制信号来设置所述分数延迟和所述整数延迟。
27.如权利要求26所述的抽取模块，其中，所述数字传感器是数字麦克风，并且所述组合延迟在波束成形操作期间与来自所述抽取模块的所述输出信号一起使用。
28.一种用于对数字信号进行延迟的方法，所述方法包括：
感测模拟场；
响应于所述感测而输出过采样数字信号，其中，所述过采样数字信号是以采样时钟率产生的；
将所述过采样数字信号延迟分数延迟以产生经延迟的过采样数字信号，其中，所述分数延迟等于整数个采样时钟周期数乘以采样时钟的周期；
将具有抽取的低通滤波器应用于所述经延迟的过采样数字信号以输出由所述分数延迟进行延迟的基带数字信号；以及
将所述基带数字信号延迟整数延迟，其中，所述整数延迟等于基带采样率的周期数乘以基带采样率的周期。
29.如权利要求28所述的方法，其中，所述分数延迟等于基带采样周期的分数。
30.如权利要求28所述的方法，其中，所述分数延迟大于基带采样周期。
31.如权利要求28所述的方法，其中，所述过采样数字信号被数字化以产生多于一位深的样本。
32.一种计算机可读存储介质，存储有程序代码，所述程序代码用于使数据处理系统执行包括以下各项的步骤：
从数字传感器接收信号，所述信号响应于模拟场；
响应于所述接收而处理所述信号以产生过采样数字信号，其中，所述过采样数字信号是以采样时钟率产生的；
将所述过采样数字信号延迟分数延迟以产生经延迟的过采样数字信号，其中，所述分数延迟等于整数个采样时钟周期数乘以采样时钟的周期；
将具有抽取的低通滤波器应用于所述经延迟的过采样数字信号以输出由所述分数延迟进行延迟的基带数字信号；以及
将所述基带数字信号延迟整数延迟，其中，所述整数延迟等于基带采样率的周期数乘以基带采样率的周期。
33.如权利要求32所述的计算机可读存储介质，其中，所述分数延迟等于基带采样周期的分数。
34.如权利要求32所述的计算机可读存储介质，其中，所述分数延迟大于基带采样周期。
35.如权利要求32所述的计算机可读存储介质，其中，所述过采样数字信号被数字化以产生多于一位深的样本。
36.一种用于对数字信号进行延迟的系统，所述系统包括：
感测装置，所述感测装置用于测量模拟场量；
过采样装置，所述过采样装置用于对由所述感测装置检测到的信号进行过采样，从而得到过采样数字信号；
分数延迟装置，所述分数延迟装置用于将分数延迟施加到所述过采样数字信号，从而得到经延迟的过采样数字信号，所述分数延迟等于整数个采样时钟周期数乘以采样时钟的周期；
抽取装置，所述抽取装置用于接收所述经延迟的过采样数字信号并且将其低通滤波并抽取至较低采样率；
整数延迟装置，所述整数延迟装置用于将整数延迟施加到所述经延迟的过采样数字信号，其中，所述整数延迟等于较低采样率的周期数乘以较低采样率的周期；以及
控制装置，所述控制装置用于调整所述分数延迟和所述整数延迟以建立总延迟，其中，所得到的数字信号被所述总延迟所延迟，所述总延迟为所述分数延迟和所述整数延迟的和，并且所得到的数字信号包含模拟场量的数字表示而没有由所述过采样装置引入的噪声。
37.如权利要求36所述的系统，其中，所述抽取装置是在多级模块中完成的。
38.如权利要求36所述的系统，其中，所述分数延迟等于基带采样周期的分数。
39.如权利要求36所述的系统，其中，所述分数延迟大于基带采样周期。
40.如权利要求36所述的系统，其中，所述过采样数字信号被数字化以产生多于一位深的样本。
41.一种用于对数字信号进行时间延迟的系统，所述系统包括：
响应于模拟场量的数字传感器，所述数字传感器被配置为以采样时钟频率输出过采样数字输出信号；
复制器，所述复制器用于接收所述过采样数字输出信号，并且输出所述过采样数字输出信号的第一副本以及所述过采样数字输出信号的第二副本；
第一分数延迟元件，所述第一分数延迟元件被配置为接收所述第一副本作为输入并输出第一时间延迟的过采样数字输出信号；
第一滤波器，所述第一滤波器被配置为接收所述第一时间延迟的过采样数字输出信号作为输入，所述第一滤波器用于将所述第一时间延迟的过采样数字输出信号低通滤波并抽取至较低采样率并且输出经第一低通滤波、抽取、延迟的数字输出信号，其中，所述较低采样率小于所述采样时钟频率；
第一整数延迟元件，所述第一整数延迟元件被配置为接收所述经第一低通滤波、抽取、延迟的数字输出信号作为输入并以所述较低采样率输出第一时间延迟的数字输出信号；
第二分数延迟元件，所述第二分数延迟元件被配置为接收所述第二副本作为输入并输出第二时间延迟的过采样数字输出信号；
第二滤波器，所述第二滤波器被配置为接收所述第二时间延迟的过采样数字输出信号作为输入，所述第二滤波器用于将所述第二时间延迟的过采样数字输出信号低通滤波并抽取至较低采样率并且输出经第二低通滤波、抽取、延迟的数字输出信号；以及
第二整数延迟元件，所述第二整数延迟元件被配置为接收所述经第二低通滤波、抽取、延迟的数字输出信号作为输入并以所述较低采样率输出第二时间延迟的数字输出信号。
42.如权利要求41所述的系统，其中，所述复制器是分路器。
43.如权利要求42所述的系统，其中，所述分路器是n路分路器。
44.如权利要求41所述的系统，其中，所述第一时间延迟的数字输出信号和所述第二时间延迟的数字输出信号用于波束成形。
45.如权利要求41所述的系统，进一步包括：
Σ-δ调制器，所述数字传感器电耦合到所述Σ-δ调制器，并且被配置为响应于所述模拟场量以所述采样时钟频率产生脉冲密度调制(PDM)输出信号。
CN201780047952.0A 2016-08-01 2017-01-31 数字过采样传感器系统、装置和方法中的时间延迟 Active CN109565286B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/225,745 US9941895B2 (en) 2016-08-01 2016-08-01 Time delay in digitally oversampled sensor systems, apparatuses, and methods
US15/225,745 2016-08-01
PCT/US2017/015882 WO2018026391A1 (en) 2016-08-01 2017-01-31 Time delay in digitally oversampled sensor systems, apparatuses, and methods

Publications (2)

Publication Number Publication Date
CN109565286A CN109565286A (zh) 2019-04-02
CN109565286B true CN109565286B (zh) 2023-05-02

Family

ID=61012062

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780047952.0A Active CN109565286B (zh) 2016-08-01 2017-01-31 数字过采样传感器系统、装置和方法中的时间延迟

Country Status (4)

Country Link
US (4) US9941895B2 (zh)
JP (1) JP6909289B2 (zh)
CN (1) CN109565286B (zh)
WO (1) WO2018026391A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230187828A1 (en) * 2021-02-24 2023-06-15 Bluehalo, Llc System and method for a digitally beamformed phased array feed
US12034228B2 (en) 2023-08-03 2024-07-09 Bluehalo, Llc System and method for a digitally beamformed phased array feed

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9941895B2 (en) * 2016-08-01 2018-04-10 Kopin Corporation Time delay in digitally oversampled sensor systems, apparatuses, and methods
FR3055461B1 (fr) * 2016-08-23 2018-08-31 STMicroelectronics (Alps) SAS Procede de traitement de signaux, en particulier de signaux acoustiques, et dispositif correspondant
US10348326B2 (en) * 2017-10-23 2019-07-09 Infineon Technologies Ag Digital silicon microphone with interpolation
EP3579573B1 (en) * 2018-06-05 2023-12-20 Infineon Technologies AG Mems microphone
KR102091752B1 (ko) * 2019-01-21 2020-03-20 국방과학연구소 델타 시그마 변조 및 데시메이션을 통해 아날로그 신호를 디지털 신호로 변환하는 컨버터 및 방법
CN109884893B (zh) * 2019-02-28 2021-09-10 西安理工大学 一种多工序变量间动态时滞估计方法
US11408927B2 (en) * 2019-06-18 2022-08-09 Teradyne, Inc. Functional testing with inline parametric testing
US11418875B2 (en) 2019-10-14 2022-08-16 VULAI Inc End-fire array microphone arrangements inside a vehicle
US20210368264A1 (en) * 2020-05-22 2021-11-25 Soundtrace LLC Microphone array apparatus for bird detection and identification
CN114816325A (zh) * 2021-01-28 2022-07-29 深圳三星通信技术研究有限公司 信号处理系统、信号处理方法及电子设备
CN113702695B (zh) * 2021-09-06 2024-04-30 上海新纪元机器人有限公司 一种σδ型adc电流采样控制方法和装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000010638A2 (en) * 1998-08-24 2000-03-02 Baskent University An asynchronous oversampling beamformer
CN101803202A (zh) * 2007-03-28 2010-08-11 美国思睿逻辑有限公司 基于超采样数字处理的低延迟信号处理
WO2011008913A2 (en) * 2009-07-15 2011-01-20 National Semiconductor Corporation Sub-beam forming receiver circuitry for ultrasound system
CN105191242A (zh) * 2013-05-15 2015-12-23 华为技术有限公司 使用非整数采样的低复杂度自适应分数间隔均衡器

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2667119B2 (ja) * 1994-08-16 1997-10-27 株式会社地球科学総合研究所 Ａｄ変換器
FR2733649B1 (fr) * 1995-04-25 1997-07-04 Le Tourneur Gregoire Dispositif de retard programmable d'un signal analogique et antenne acoustique programmable correspondante
JPH0955662A (ja) * 1995-08-15 1997-02-25 Sony Corp 信号遅延装置及び信号遅延方法
US7210627B2 (en) * 1998-07-22 2007-05-01 Morley Jr Robert E Method and apparatus for authenticating a magnetic fingerprint signal using an adaptive analog to digital converter
JP2000197180A (ja) * 1998-12-25 2000-07-14 Victor Co Of Japan Ltd マイクロホン装置における指向性制御装置
JP2002300224A (ja) * 2001-03-30 2002-10-11 Hitachi Kokusai Electric Inc 受信装置
JP4158089B2 (ja) * 2002-08-06 2008-10-01 株式会社日立メディコ 超音波診断装置
JP2004120182A (ja) * 2002-09-25 2004-04-15 Sanyo Electric Co Ltd デシメーションフィルタおよびインターポレーションフィルタ
JP4876945B2 (ja) * 2006-02-13 2012-02-15 ミツミ電機株式会社 デジタル信号処理装置
US7817747B2 (en) * 2006-02-15 2010-10-19 Texas Instruments Incorporated Precise delay alignment between amplitude and phase/frequency modulation paths in a digital polar transmitter
US7583214B2 (en) * 2006-03-31 2009-09-01 Siemens Medical Solutions Usa, Inc. Dynamic receive beamformer with oversampling for medical diagnostic ultrasound
JP4876886B2 (ja) * 2006-12-15 2012-02-15 横河電機株式会社 データ保存装置
US9026067B2 (en) * 2007-04-23 2015-05-05 Dali Systems Co. Ltd. Remotely reconfigurable power amplifier system and method
US7889108B2 (en) * 2008-05-09 2011-02-15 Asahi Kasei Microdevices Corporation Hybrid delta-sigma ADC
US8369973B2 (en) * 2008-06-19 2013-02-05 Texas Instruments Incorporated Efficient asynchronous sample rate conversion
JP2010122191A (ja) * 2008-11-21 2010-06-03 Sanyo Electric Co Ltd 磁気計測装置、及びａｄ変換装置
US20110271957A1 (en) * 2010-05-06 2011-11-10 Battelle Memorial Institute Delivery of estrogen and bioequivalents thereof via the pulmonary tract
US20120155666A1 (en) * 2010-12-16 2012-06-21 Nair Vijayakumaran V Adaptive noise cancellation
US9479866B2 (en) * 2011-11-14 2016-10-25 Analog Devices, Inc. Microphone array with daisy-chain summation
US8958897B2 (en) * 2012-07-03 2015-02-17 Revo Labs, Inc. Synchronizing audio signal sampling in a wireless, digital audio conferencing system
CN105453169B (zh) * 2013-08-12 2020-03-17 美国亚德诺半导体公司 噪声消除的系统和方法
US9479865B2 (en) * 2014-03-31 2016-10-25 Analog Devices Global Transducer amplification circuit
US10624612B2 (en) 2014-06-05 2020-04-21 Chikayoshi Sumi Beamforming method, measurement and imaging instruments, and communication instruments
JP6408297B2 (ja) * 2014-08-14 2018-10-17 学校法人上智学院 ビームフォーミング方法、計測イメージング装置、及び、通信装置
US9941895B2 (en) * 2016-08-01 2018-04-10 Kopin Corporation Time delay in digitally oversampled sensor systems, apparatuses, and methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000010638A2 (en) * 1998-08-24 2000-03-02 Baskent University An asynchronous oversampling beamformer
CN101803202A (zh) * 2007-03-28 2010-08-11 美国思睿逻辑有限公司 基于超采样数字处理的低延迟信号处理
WO2011008913A2 (en) * 2009-07-15 2011-01-20 National Semiconductor Corporation Sub-beam forming receiver circuitry for ultrasound system
CN102612344A (zh) * 2009-07-15 2012-07-25 美国国家半导体公司 超声系统的子波束形成接收器电路
CN105191242A (zh) * 2013-05-15 2015-12-23 华为技术有限公司 使用非整数采样的低复杂度自适应分数间隔均衡器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230187828A1 (en) * 2021-02-24 2023-06-15 Bluehalo, Llc System and method for a digitally beamformed phased array feed
US12021317B2 (en) 2021-02-24 2024-06-25 Bluehalo, Llc System and method for a digitally beamformed phased array feed
US12034228B2 (en) 2023-08-03 2024-07-09 Bluehalo, Llc System and method for a digitally beamformed phased array feed

Also Published As

Publication number Publication date
JP2019531671A (ja) 2019-10-31
US11082055B1 (en) 2021-08-03
US20180034470A1 (en) 2018-02-01
JP6909289B2 (ja) 2021-07-28
WO2018026391A1 (en) 2018-02-08
US9941895B2 (en) 2018-04-10
US10651866B1 (en) 2020-05-12
CN109565286A (zh) 2019-04-02
US10298253B1 (en) 2019-05-21

Similar Documents

Publication Publication Date Title
CN109565286B (zh) 数字过采样传感器系统、装置和方法中的时间延迟
US8953813B2 (en) Reduced delay digital active noise cancellation
CN108694959A (zh) 语音能量检测
CN105453169B (zh) 噪声消除的系统和方法
US20120155666A1 (en) Adaptive noise cancellation
US20120155667A1 (en) Adaptive noise cancellation
CN101803202A (zh) 基于超采样数字处理的低延迟信号处理
US9893877B2 (en) Circuits, systems, and methods for synchronization of sampling and sample rate setting
US9282406B2 (en) Digital microphone with frequency booster
TW201633729A (zh) 用於麥克風間通訊的介面
KR20200042405A (ko) 필터리스 디지털 위상-록 루프
US11646725B2 (en) Fractional time delay structures in digitally oversampled microphone systems, circuits, and methods
EP3890191A1 (en) Filter apparatus and control method
WO2016179392A1 (en) Interface apparatus and method in an acoustic microphone system
Sánchez-Hevia et al. FPGA-based real-time acoustic camera using pdm mems microphones with a custom demodulation filter
CN107770679B (zh) 处理信号的方法以及相应的设备
EP1744174A1 (en) Oversampled phased array beamformer
JP2009031032A (ja) 複数の加速度センサーにより地震計を構成するための処理方法および構成方法
Król On superiority of Successive Approximation Register over Sigma Delta AD converter in standard audio measurements using Maximum Length Sequences
CN107040831A (zh) 一种有延迟功能的麦克风
TW200737950A (en) Method and circuit for image upscaling
GB2551459A (en) Analog-to-digital converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230529

Address after: Sha Tin, Hongkong, China

Patentee after: Solos Technology Co.,Ltd.

Address before: Massachusetts

Patentee before: KOPIN Corp.