CN109560039A - 一种通过sti减弱tsv热应力的方法 - Google Patents

一种通过sti减弱tsv热应力的方法 Download PDF

Info

Publication number
CN109560039A
CN109560039A CN201811288230.7A CN201811288230A CN109560039A CN 109560039 A CN109560039 A CN 109560039A CN 201811288230 A CN201811288230 A CN 201811288230A CN 109560039 A CN109560039 A CN 109560039A
Authority
CN
China
Prior art keywords
groove
thermal stress
weakening
silicon
sti
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811288230.7A
Other languages
English (en)
Inventor
王凤娟
屈晓庆
余宁梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian University of Technology
Original Assignee
Xian University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian University of Technology filed Critical Xian University of Technology
Priority to CN201811288230.7A priority Critical patent/CN109560039A/zh
Publication of CN109560039A publication Critical patent/CN109560039A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种通过STI减弱TSV热应力的方法，包括在硅通孔周围的硅衬底上划分出阻止区，阻止区上不设计对应力敏感的器件，在阻止区上生长一层Si3N4和缓冲SiO2作为掩模，在掩膜上光刻出要刻蚀的沟槽图形，刻蚀掉没有被光刻胶保护的掩膜，按照沟槽图形刻蚀沟槽，对刻蚀的沟槽进行氧化硅填充，再进行化学机械抛光，使其平坦化，用热磷酸去除暴露出的Si3N4。本发明通过浅槽隔离工艺在硅通孔周围设置沟槽，既能减弱硅通孔热应力，减少硅通孔热应力对电路性能的影响，又能有效减少阻止区面积，增大有源区面积，减少了阻止区对硅衬底面积的浪费。

Description

一种通过STI减弱TSV热应力的方法
技术领域
本发明属于三维集成电路技术领域，具体涉及一种通过STI减弱TSV热应力的方法。
背景技术
由于芯片集成度不断提高，每片上的器件单元数量急剧增加，芯片面积增大，二维芯片发展遇到瓶颈，而各种设备又对芯片面积、体积、功耗、成本及性能都有着更高的要求，于是产生三维集成新技术思路应运而生，其中最具代表性的技术就是硅通孔(ThroughSilicon Vias；TSV)垂直互连技术，但三维集成也在热问题上面临着更加严峻的挑战。由于三维集成更高的集成度会在器件中产生更大能耗，单位面积产热量大幅度提高；同时三维集成的高分子与SiO2键合层的低热导率也导致散热困难；三维集成的硅通孔TSV和键合引入了更多热力学稳定性对温度更加敏感的机械结构；硅通孔TSV制作工艺过程中，材料经历了从低温到高温再到低温的过程，硅和铜的热膨胀系数有巨大差异，也会在器件内产生严重的热应力。
热应力因会引起载流子迁移率显著改变，进而影响器件性能，而备受关注。据相关文献，100MPa的应力可使MOSFET中载流子的迁移率改变7％，而较大的硅通孔TSV可能会产生1GPa量级的热应力。
由于在工艺过程中，解决方法是在硅通孔TSV周围划分一定的面积阻止区(keep-out zone；KOZ)。在设计KOZ的时候，通过数值仿真或实验，估算载流子迁移率改变的幅度，在器件设计时预留一定的空间，不设计对应力敏感的器件，以此规避热应力的负面影响，但同时也造成了衬底面积的浪费。
发明内容
本发明的目的是提供一种通过STI减弱TSV热应力的方法，解决现有为减弱硅通孔热应力设置的阻止区KOZ占用面积过大，对衬底面积浪费严重的问题。
本发明采用的技术方案是，一种通过STI减弱TSV热应力的方法，具体包括以下步骤：
步骤1，在硅通孔周围的硅衬底上划分阻止区KOZ，所述组织区KOZ上不设计对应力敏感的器件；
步骤2，在所述阻止区上生长一层Si3N4和缓冲SiO2，作为掩模；
步骤3，在步骤2的掩膜上光刻出要刻蚀的沟槽图形；
步骤4，刻蚀掉没有被光刻胶保护的掩膜；
步骤5，按照步骤3的沟槽图形刻蚀沟槽；
步骤6，对步骤5刻蚀的沟槽进行氧化硅填充；
步骤7，对步骤6填充后的沟槽进行化学机械抛光，使其平坦化；
步骤8，用热磷酸去除暴露出的Si3N4。
本发明的技术特征还在于，
其中，步骤5中，刻蚀的沟槽具有一定深度和侧墙角度，沟槽底部与侧壁为圆角。
步骤5中，刻蚀的沟槽底部优选圆形。
步骤6中，对填充后的硅衬底进行退火处理。
步骤8中，在去除暴露出的Si3N4后，在硅衬底表面生长一层牺牲氧化层并漂掉，以进一步去除硅衬底表面的缺陷及损伤。
步骤3中的沟槽图形优选为圆环形。
步骤3中的沟槽图形优选为方环形。
步骤3中的沟槽图形优选为花瓣状环形。
本发明的有益效果是，通过浅槽隔离(Shallow Trench Isolation；STI)工艺在硅通孔周围设置沟槽，既能减弱硅通孔热应力，减少硅通孔热应力对电路性能的影响，又能有效减少阻止区面积，增大有源区面积，减少了阻止区对硅衬底面积的浪费，更利于三维高集成电路的研发。
附图说明
图1是本发明实施例1中圆环形沟槽的平面结构示意图；
图2是本发明实施例1中部分圆环形沟槽的立体结构示意图；
图3是本发明实施例2中方环形沟槽的结构示意图；
图4是本发明实施例3中花瓣状环形沟槽的结构示意图；
图5是本发明实施例3中沟槽底部的结构示意图。
图中，1.硅衬底，2.硅通孔，3.圆环形沟槽，4.方环形沟槽，5.花瓣状环形沟槽。
具体实施方式
下面结合附图和具体实施方式对本发明作进一步的详细说明，但本发明并不局限于该具体实施方式
本发明一种通过STI减弱TSV热应力的方法，具体包括以下步骤：
步骤1，在硅通孔2周围的硅衬底1上划分一定面积的阻止区，所述组织区上不设计对应力敏感的器件，以规避硅通孔2的热应力对电路性能的负面影响；
步骤2，在步骤1的阻止区上生长一层Si3N4和缓冲SiO2，作为掩模；
步骤3，在步骤2的掩膜上光刻出要刻蚀的沟槽图形；
步骤4，用离子和强腐蚀性的化学试剂刻蚀掉没有被光刻胶保护的掩膜；
步骤5，按照步骤3的沟槽图形刻蚀出具有一定深度和侧墙角度的沟槽，沟槽底部与侧壁为圆角，或沟槽底部为圆形；因为沟槽底部与侧壁构成直角时，应变时的应力分布较集中，会影响沟槽表面应力分布，沟槽底部与侧壁为圆角时，或沟槽底部为圆形时，减弱应力的效果将进一步提升；
步骤6，对步骤5刻蚀的沟槽进行氧化硅填充，再进行退火处理；
步骤7，对步骤6填充后的沟槽进行化学机械抛光，使其平坦化；
步骤8，用热磷酸去除暴露出的Si3N4，然后在硅衬底1表面生长一层牺牲氧化层并漂掉，以进一步去除硅衬底表面的缺陷及损伤，为栅氧化和多晶硅栅的形成作好准备。
STI(Shallow Trench Isolation)，即浅槽隔离，利用氮化硅掩膜经过沉淀、图形化、刻蚀硅后形成槽，并在槽中填充沉积氧化物，用于与硅隔离。
实施例1
参照图1，在硅通孔周围的硅衬底上刻蚀圆环形的沟槽，来减弱硅通孔(STI)的热应力，具体包括以下步骤：
步骤1，在硅通孔周围的硅衬底上划分阻止区，所述阻止区上不设计对应力敏感的器件；
步骤2，在步骤1的阻止区上依次形成一层缓冲SiO2和Si3N4，作为掩模；
步骤3，在步骤2的掩膜上光刻出圆环形沟槽3图形；
步骤4，用离子和强腐蚀性的化学试剂刻蚀掉没有被光刻胶保护的掩膜；
步骤5，按照步骤3的沟槽图形刻蚀出具有一定深度和侧墙角度的圆环形沟槽，沟槽底部与侧壁为圆角(见图2)；
步骤6，对步骤5刻蚀的沟槽进行氧化硅填充，再进行400℃退火处理；
步骤7，对步骤6填充后的沟槽进行化学机械抛光，使其平坦化；
步骤8，用热磷酸去除暴露出的Si3N4，然后在硅衬底表面生长一层牺牲氧化层并漂掉，以进一步去除硅衬底表面的缺陷及损伤，为栅氧化和多晶硅栅的形成作好准备。
圆环形的沟槽能更有效的减弱硅通孔的热应力，使阻止区面积相应减小，进而增大了有源区面积，使硅衬底得到更有效的利用。
实施例2
参照图3，在硅通孔2周围的硅衬底1上刻蚀方环形沟槽4，来减弱硅通孔(STI)2的热应力，具体包括以下步骤：
步骤1，在硅通孔周围的硅衬底上划分阻止区，所述阻止区上不设计对应力敏感的器件；
步骤2，在步骤1的阻止区上依次形成一层缓冲SiO2和Si3N4，作为掩模；
步骤3，在步骤2的掩膜上光刻出方环形沟槽图形；
步骤4，用离子和强腐蚀性的化学试剂刻蚀掉没有被光刻胶保护的掩膜；
步骤5，按照步骤3的沟槽图形刻蚀出具有一定深度和侧墙角度的方环形沟槽，沟槽底部为圆形；
步骤6，对步骤5刻蚀的沟槽进行氧化硅填充，再进行400℃退火处理；
步骤7，对步骤6填充后的沟槽进行化学机械抛光，使其平坦化；
步骤8，用热磷酸去除暴露出的Si3N4，然后在硅衬底表面生长一层牺牲氧化层并漂掉，以进一步去除硅衬底表面的缺陷及损伤，为栅氧化和多晶硅栅的形成作好准备。
方环形的沟槽，刻蚀工艺相比圆环形沟槽的简单，可操行强，能有效的减弱硅通孔的热应力，使阻止区面积相应减小，进而增大了有源区面积，使硅衬底得到更有效的利用。
实施例3
参照图4，在硅通孔周围的硅衬底上刻蚀花瓣状环形沟槽5，来减弱硅通孔STI的热应力，具体包括以下步骤：
步骤1，在硅通孔2周围的硅衬底上1划分出阻止区，所述阻止区上不设计对应力敏感的器件；
步骤2，在步骤1的阻止区上依次形成一层缓冲SiO2和Si3N4，作为掩模；
步骤3，在步骤2的掩膜上光刻出花瓣状环形沟槽图案；
步骤4，用离子和强腐蚀性的化学试剂刻蚀掉没有被光刻胶保护的掩膜；
步骤5，按照步骤3的沟槽图形刻蚀出具有一定深度和侧墙角度的方环形沟槽，沟槽底部为圆形(见图5)；
步骤6，对步骤5刻蚀的沟槽进行氧化硅填充，再进行400℃退火处理；
步骤7，对步骤6填充后的沟槽进行化学机械抛光，使其平坦化；
步骤8，用热磷酸去除暴露出的Si3N4，然后在硅衬底表面生长一层牺牲氧化层并漂掉，以进一步去除硅衬底表面的缺陷及损伤，为栅氧化和多晶硅栅的形成作好准备。
硅衬底的横向为[100]晶向，纵向为[010]晶向。按照各向异性，硅衬底的[100]晶向与[010]晶向应力较大，其它方向应力较小，故采用花瓣状环形沟槽，对硅通孔的热应力减弱效果更好。而且，花瓣状环形沟槽，相比圆环形和方环形沟槽，使阻止区占用硅衬底的面积更小，有效的减弱硅通孔热应力的同时，更能减少硅衬底面积浪费，使硅衬底得到更有效的利用。

Claims (8)

1.一种通过STI减弱TSV热应力的方法，其特征在于，包括以下步骤：
步骤1，在硅通孔(2)周围的硅衬底(1)上划分出阻止区，所述组织区上不设计对应力敏感的器件；
步骤2，在所述阻止区上生长一层Si3N4和缓冲SiO2，作为掩模；
步骤3，在步骤2的掩膜上光刻出要刻蚀的沟槽图形；
步骤4，刻蚀掉没有被光刻胶保护的掩膜；
步骤5，按照步骤3的沟槽图形刻蚀沟槽；
步骤6，对步骤5刻蚀的沟槽进行氧化硅填充；
步骤7，对步骤6填充后的沟槽进行化学机械抛光，使其平坦化；
步骤8，用热磷酸去除暴露出的Si3N4。
2.根据权利要求1所述的一种通过STI减弱TSV热应力的方法，其特征在于，所述步骤5中，刻蚀的沟槽具有一定深度和侧墙角度，沟槽底部与侧壁为圆角。
3.根据权利要求1所述的一种通过STI减弱TSV热应力的方法，其特征在于，所述步骤5中，刻蚀的沟槽底部优选圆形。
4.根据权利要求1所述的一种通过STI减弱TSV热应力的方法，其特征在于，所述步骤6中，对填充后的硅衬底(1)进行退火处理。
5.根据权利要求1所述的一种通过STI减弱TSV热应力的方法，其特征在于，所述步骤8中，在去除暴露出的Si3N4后，在硅衬底(1)表面生长一层牺牲氧化层并漂掉，以进一步去除硅衬底表面的缺陷及损伤。
6.根据权利要求1所述的一种通过STI减弱TSV热应力的方法，其特征在于，所述步骤3中的沟槽图形优选为圆环形。
7.根据权利要求1所述的一种通过STI减弱TSV热应力的方法，其特征在于，所述步骤3中的沟槽图形优选为方环形。
8.根据权利要求1所述的一种通过STI减弱TSV热应力的方法，其特征在于，所述步骤3中的沟槽图形优选为花瓣状环形。
CN201811288230.7A 2018-10-31 2018-10-31 一种通过sti减弱tsv热应力的方法 Pending CN109560039A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811288230.7A CN109560039A (zh) 2018-10-31 2018-10-31 一种通过sti减弱tsv热应力的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811288230.7A CN109560039A (zh) 2018-10-31 2018-10-31 一种通过sti减弱tsv热应力的方法

Publications (1)

Publication Number Publication Date
CN109560039A true CN109560039A (zh) 2019-04-02

Family

ID=65865612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811288230.7A Pending CN109560039A (zh) 2018-10-31 2018-10-31 一种通过sti减弱tsv热应力的方法

Country Status (1)

Country Link
CN (1) CN109560039A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3937236A1 (en) * 2020-07-09 2022-01-12 Taiwan Semiconductor Manufacturing Company, Ltd Layout design of integrated circuit with through-substrate via

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120292746A1 (en) * 2011-05-17 2012-11-22 Samsung Electronics Co., Ltd. Semiconductor devices including stress relief structures
CN103378028A (zh) * 2012-04-13 2013-10-30 南亚科技股份有限公司 具有应力保护结构的半导体结构与其形成方法
CN103824758A (zh) * 2014-03-13 2014-05-28 华进半导体封装先导技术研发中心有限公司 一种减小硅通孔周围区域应力的方法
US20150340314A1 (en) * 2014-05-20 2015-11-26 Samsung Electronics Co., Ltd. Semiconductor devices including protection patterns and methods of forming the same
CN107611081A (zh) * 2016-07-12 2018-01-19 蔡佳勋 半导体结构与其制造方法
US20180174906A1 (en) * 2016-12-16 2018-06-21 Fujitsu Limited Semiconductor device and method of manufacturing the same, and stacked semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120292746A1 (en) * 2011-05-17 2012-11-22 Samsung Electronics Co., Ltd. Semiconductor devices including stress relief structures
CN103378028A (zh) * 2012-04-13 2013-10-30 南亚科技股份有限公司 具有应力保护结构的半导体结构与其形成方法
CN103824758A (zh) * 2014-03-13 2014-05-28 华进半导体封装先导技术研发中心有限公司 一种减小硅通孔周围区域应力的方法
US20150340314A1 (en) * 2014-05-20 2015-11-26 Samsung Electronics Co., Ltd. Semiconductor devices including protection patterns and methods of forming the same
CN107611081A (zh) * 2016-07-12 2018-01-19 蔡佳勋 半导体结构与其制造方法
US20180174906A1 (en) * 2016-12-16 2018-06-21 Fujitsu Limited Semiconductor device and method of manufacturing the same, and stacked semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
FENGJUAN WANG 等: "An Effective Approach of Reducing the Keep-Out-Zone Induced by Coaxial", 《IEEE TRANSACTIONS ON ELECRON DEVICES》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3937236A1 (en) * 2020-07-09 2022-01-12 Taiwan Semiconductor Manufacturing Company, Ltd Layout design of integrated circuit with through-substrate via

Similar Documents

Publication Publication Date Title
US9391011B2 (en) Semiconductor structures including fluidic microchannels for cooling and related methods
JP5505367B2 (ja) 基板の一部に絶縁層を有する貼り合わせ基板の製造方法
US6521516B2 (en) Process for local on-chip cooling of semiconductor devices using buried microchannels
TWI574069B (zh) 光子裝置結構及製造方法
GB2494739A (en) Trench isolation structure
CN108389787A (zh) 半导体器件及其制造方法
KR20140063702A (ko) 기계적 가요성 실리콘 기판 제조 방법
CN108110043A (zh) 晶圆弯曲度的优化方法
CN109560039A (zh) 一种通过sti减弱tsv热应力的方法
JP6090184B2 (ja) 半導体ウェーハの洗浄槽及び貼り合わせウェーハの製造方法
CN110491837A (zh) 用于替换栅极流程的内部l间隔件
CN105448802A (zh) 一种浅沟道隔离结构的制作方法
CN103811350A (zh) 半导体器件及其制造方法
CN104282549B (zh) 一种背面结构的保护方法
CN101452871B (zh) Sti隔离结构的制备方法
CN104773706B (zh) 硅基磁性材料衬底制备方法
CN103839868A (zh) 浅沟槽隔离结构的制作方法
CN108063112B (zh) 一种局部化soi区域制造方法
CN103413777B (zh) 深沟槽填充结构及其制作方法
CN103855019A (zh) 一种半导体器件的制造方法
CN208706617U (zh) 浅沟槽隔离结构
CN102674240B (zh) 一种微机械传感器及其制作方法
JP5621271B2 (ja) 逆阻止形絶縁ゲート型バイポーラトランジスタの製造方法
CN106098610B (zh) 基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变Ge的制作方法
TWI816852B (zh) 半導體結構的製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190402

RJ01 Rejection of invention patent application after publication