CN109545802A - 一种绝缘体上半导体器件结构和形成方法 - Google Patents
一种绝缘体上半导体器件结构和形成方法 Download PDFInfo
- Publication number
- CN109545802A CN109545802A CN201811529304.1A CN201811529304A CN109545802A CN 109545802 A CN109545802 A CN 109545802A CN 201811529304 A CN201811529304 A CN 201811529304A CN 109545802 A CN109545802 A CN 109545802A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor
- substrate
- epitaxial layers
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 104
- 239000012212 insulator Substances 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 90
- 238000002955 isolation Methods 0.000 claims abstract description 51
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- 238000005516 engineering process Methods 0.000 claims abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 46
- 229910052710 silicon Inorganic materials 0.000 claims description 46
- 239000010703 silicon Substances 0.000 claims description 46
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 239000002019 doping agent Substances 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910002601 GaN Inorganic materials 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 3
- 239000000945 filler Substances 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 229910052714 tellurium Inorganic materials 0.000 claims description 3
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 2
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 claims description 2
- 238000000407 epitaxy Methods 0.000 abstract description 24
- 238000010438 heat treatment Methods 0.000 abstract description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 230000006866 deterioration Effects 0.000 abstract description 4
- 238000001465 metallisation Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- -1 indium phosphide compound Chemical class 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- PQIOSYKVBBWRRI-UHFFFAOYSA-N methylphosphonyl difluoride Chemical group CP(F)(F)=O PQIOSYKVBBWRRI-UHFFFAOYSA-N 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种绝缘体上半导体器件结构和形成方法，使用常规半导体衬底，通过外延工艺、常规半导体工艺、堆叠工艺、背面沟槽工艺和背面金属化工艺进行半导体器件的制造，无需使用SOI衬底，就可制造出NMOS和PMOS器件；其中，采用背面沟槽与浅沟槽相连，实现了器件之间完全的介质隔离；N型反扩层和P型反扩层采用重掺杂，与背面接触孔形成有效的欧姆接触，实现了NMOS的P阱体区接地，PMOS的N阱体区接电源，减小了体接触的串联电阻，从而避免了SOI器件的浮体效应；并且，器件体区中产生的热量可以通过相连的体区、反扩层、背面接触孔和背面金属层快速导出，避免了自加热效应，防止了器件性能的劣化。
Description
技术领域
本发明涉及半导体加工技术领域，更具体地，涉及一种绝缘体上半导体器件结构和形成方法。
背景技术
半个世纪以来，半导体产业一直按照摩尔定律按部就班地进行晶体管尺寸的缩小、晶体管密度的提高和性能的提升。然而，随着平面结构的体硅晶体管器件尺寸越来越接近物理极限，摩尔定律也越来越接近于它的终结；因此，一些被称为“非经典CMOS”的半导体器件新结构被提出。这些技术包括FinFET、碳纳米管和绝缘体上硅(silicon oninsulator，SOI)等。通过这些新结构可以将半导体器件的性能进一步提升。
其中，SOI技术由于其工艺简单和性能优越引起了广泛关注。SOI是一种将器件制作在绝缘层上而非传统硅衬底上，从而实现单个晶体管的全介质隔离的技术。相比传统的平面体硅工艺，SOI技术具有高速、低功耗和集成度高的优势。
随着CMOS工艺进入深亚微米阶段，为了得到高性能和低功耗的器件，SOI，SiGeOI&GeOI越来越受到关注。与体硅器件相比较，独特的绝缘埋氧层把器件与衬底隔开，实现单个晶体管的全介质隔离，消除了衬底对器件的影响(即体效应)，从根本上消除体硅CMOS器件的闩锁(Latch-Up)，并在很大程度上抑制了体硅器件的寄生效应，充分发挥了硅集成技术的潜力，大大提高了电路的性能，工作性能接近于理想器件。无论是在器件的尺寸减小还是在射频亦或是在低压、低功耗等应用方面都表明它将是未来SOC的主要技术，利用绝缘体上半导体技术，可以实现逻辑电路、模拟电路、RF电路在很小的互扰情况下集成在一个芯片上，具有非常广阔的发展前景。成为研究和开发高速度、低功耗、高集成度及高可靠性大规模集成电路的重要技术。
但由于绝缘体上的半导体器件全隔离的器件结构，也同时引起了部分器件参数性能的劣化。
如图1所示，其为传统非全耗尽绝缘体上硅器件的截面图。通常SOI硅片通过SIMOX或SMART CUT技术进行加工，最终形成衬底硅片10、二氧化硅绝缘介质11和器件硅层12的三层结构；然后再在器件硅层12中进行CMOS(即NMOS和PMOS)器件的制造，最后进行接触孔13和后道金属互连15制作，形成电路结构。由于NMOS和PMOS管被沟槽隔离16和二氧化碳介质层12包围，因此实现了器件和器件之间的全隔离。但由于器件被全隔离，图1中的NMOS和PMOS的体区14就无法和电源或地形成有效连接，形成所谓的浮体效应。虽然可以通过器件版图对浮体效应进行改善，但由于体区14电阻较大，当体接触区离开沟道区较远时浮体效应还是会表现出来，从而造成MOS管输出曲线的异常。同时，体区14下方的二氧化硅12导热性较差，造成了器件的自加热效应，使得器件的载流子迁移率下降，器件性能劣化。此外，SOI硅片的制备工艺复杂，制造成本较高。
因此，需要一种新型半导体器件，无须使用SOI硅片，而是使用较低成本的常规半导体外延层衬底,就可以形成绝缘体上半导体器件，同时这种器件可以避免SOI器件的浮体效应和自加热效应。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种绝缘体上半导体器件结构和形成方法。
为实现上述目的，本发明的技术方案如下：
一种绝缘体上半导体器件结构，包括：设于半导体外延层衬底正面和背面的多个结构；其中，
设于所述半导体外延层衬底正面的结构包括：
位于所述半导体外延层衬底的正面上的浅沟槽隔离，阱区，源漏和栅极；
位于所述半导体外延层衬底的正面表面上的后道介质层，以及位于所述后道介质层中的后道金属互连层；
设于所述半导体外延层衬底背面的结构包括：
位于所述半导体外延层衬底的背面上的背面沟槽隔离和掺杂反扩层；所述背面沟槽隔离相连位于所述浅沟槽隔离的上方，所述掺杂反扩层相连位于所述阱区的上方；
位于所述半导体外延层衬底的背面表面上的背面介质层，位于所述背面介质层中且下端连接所述掺杂反扩层的多个背面接触孔，以及相连位于所述背面接触孔上端上的背面金属层。
进一步地，所述半导体外延层衬底由利用半导体衬底进行外延层生长所形成的外延层形成；所述掺杂反扩层由所述半导体衬底上形成的掺杂埋层在进行外延层生长时，向所述外延层中反扩后形成。
进一步地，所述背面沟槽隔离中填充有介质材料。
进一步地，所述绝缘体上半导体器件结构为NMOS或PMOS结构。
进一步地，所述绝缘体上半导体器件结构为NMOS和PMOS交替排列的结构，所述NMOS和PMOS之间通过上下对准的浅沟槽隔离和背面沟槽隔离所形成的全隔离结构相隔离。
进一步地，当所述绝缘体上半导体器件结构为NMOS结构时，所述阱区为P阱体区，所述掺杂反扩层为P型反扩层；当所述绝缘体上半导体器件结构为PMOS结构时，所述阱区为N阱体区，所述掺杂反扩层为N型反扩层。
一种绝缘体上半导体器件结构的形成方法，包括：
提供一半导体衬底，使用光刻和离子注入工艺，在所述半导体衬底上形成N型埋层和P型埋层；
在所述半导体衬底上进行外延层生长，使N型埋层和P型埋层中的杂质元素向外延层中反扩，相应在外延层中形成N型反扩层和P型反扩层，由此形成半导体外延层衬底。
在所述半导体外延层衬底的正面上形成浅沟槽隔离，NMOS的P阱体区、N+源漏和栅极，PMOS的N阱体区、P+源漏和栅极；
在所述半导体外延层衬底的正面表面上淀积形成后道介质层，并在后道介质层中形成接触孔和后道金属互连层；
将所述半导体外延层衬底进行倒置，使所述后道介质层的表面与一载片进行粘合；然后进行退火；
对所述半导体衬底进行背面减薄，直至露出所述半导体外延层衬底背面的N型反扩层和P型反扩层；
在所述半导体外延层衬底的背面上形成背面沟槽，在背面沟槽内进行介质填充，形成与浅沟槽隔离上下相连并对准的背面沟槽隔离，从而形成NMOS和PMOS之间的全隔离结构；
在所述半导体外延层衬底的背面表面上淀积形成背面介质层，并在背面介质层中进行PMOS和NMOS的背面接触孔的定义和填充，使背面接触孔在背面介质层中进行密集排布，构成背面接触孔阵列，从而形成背面接触孔与N型反扩层、P型反扩层之间的欧姆接触；
在背面接触孔上形成背面金属层，通过背面金属层和电源、地的连接，来实现N阱体区和P阱体区的电源连接和地连接。
进一步地，所述半导体衬底及其外延层材料为硅、锗、碳化硅或氮化镓，或磷化铟的单质，或磷化铟的化合物。
进一步地，所述背面沟槽隔离中的填充介质为二氧化硅、氮化硅和氮氧化硅中的一种或几种。
进一步地，所述N型埋层的注入杂质为磷、砷或碲，P型埋层的注入杂质为硼或二氟化硼。
从上述技术方案可以看出，本发明使用常规半导体衬底，通过外延工艺、常规半导体工艺、堆叠工艺、背面沟槽工艺和背面金属化工艺进行半导体器件的制造，因此无需使用SOI衬底，就可制造出全隔离、同时有效避免浮体效应和自加热效应的NMOS和PMOS器件；同时，背面沟槽与浅沟槽相连，从而实现了器件之间完全的介质隔离；N型反扩层和P型反扩层采用重掺杂，可以和背面接触孔形成有效的欧姆接触，因此通过背面接触孔和背面金属层工艺，实现了NMOS的P阱体区接地，PMOS的N阱体区接电源，减小了体接触的串联电阻，从而避免了SOI器件的浮体效应；并且，背面金属层、背面接触孔通过外延层上的N型反扩层、P型反扩层同N阱体区和P阱体区相连，在器件体区中产生的热量可以通过背面接触孔和背面金属层快速导出，避免了自加热效应，防止了器件性能的劣化。
附图说明
图1是一种传统的非全耗尽绝缘体上硅器件的结构示意图。
图2是本发明一较佳实施例的一种绝缘体上半导体器件结构的示意图。
图3-图12是本发明一较佳实施例的一种绝缘体上半导体器件结构的形成方法的工艺步骤示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参考图2，图2是本发明一较佳实施例的一种绝缘体上半导体器件结构的示意图。如图2所示，本发明的一种绝缘体上半导体器件结构，包括设于半导体外延层衬底22正面和背面的多个结构。半导体外延层衬底22可采用硅、锗、碳化硅或氮化镓衬底，或磷化铟的单质衬底，或磷化铟的化合物衬底。半导体外延层衬底22可由一个半导体衬底进行外延层生长所形成的外延层形成。下面将以硅外延层衬底22为例加以说明，即利用一个硅衬底进行外延层生长，在硅衬底形成硅外延层，从而形成硅外延层衬底22。
其中，本发明的绝缘体上半导体器件结构可以是NMOS或PMOS结构；或者，本发明的绝缘体上半导体器件结构也可以是NMOS和PMOS交替排列的结构。以下以NMOS和PMOS交替排列的结构来对本发明进行详细介绍。
请参考图2。本发明的一种绝缘体上半导体器件结构中，设于硅外延层衬底22正面的结构可包括：
设于硅外延层衬底22的正面上的浅沟槽隔离21，NMOS的P阱体区25、N+源漏23和栅极20，PMOS的N阱体区25’、P+源漏23’和栅极20’。
设于硅外延层衬底22的正面表面上的后道介质层32，以及位于后道介质层32中的后道金属互连层31。后道金属互连层31通过接触孔30与硅外延层衬底22之间实现连接。
请参考图2。同时，本发明的一种绝缘体上半导体器件结构中，设于硅外延层衬底22背面的结构包括：
设于硅外延层衬底22的背面上的背面沟槽隔离24和掺杂反扩层26、26’；掺杂反扩层26、26’相连位于阱区25、25’的上方。掺杂反扩层26、26’可由一半导体硅衬底上形成的掺杂埋层在进行外延层生长时，向外延层中反扩后形成。其中，当绝缘体上半导体器件结构为NMOS结构时，阱区为P阱体区25，掺杂反扩层为P型反扩层26；当绝缘体上半导体器件结构为PMOS结构时，阱区为N阱体区25’，掺杂反扩层为N型反扩层26’。
设于硅外延层衬底22的背面表面上的背面介质层29，设于背面介质层29中的多个背面接触孔28和28’，以及位于背面接触孔28和28’上的背面金属层27。
背面接触孔28、28’分别位于NMOS区和PMOS区。其中，位于NMOS区的背面接触孔28的下端连接P型反扩层26，同时上端与背面金属层27相连；位于PMOS区的背面接触孔28’的下端连接N型反扩层26’，同时上端与背面金属层27相连。
请参考图2。背面沟槽隔离24的下端相连位于浅沟槽隔离21的上方，P型反扩层26相连位于P阱体区25的上方，N型反扩层26’相连位于N阱体区25’的上方。
背面沟槽隔离24的上端以及P型反扩层26、N型反扩层26’可露出于硅外延层衬底22的背面表面。
背面沟槽隔离24中填充有介质材料。NMOS和PMOS之间通过上下对准的浅沟槽隔离21和背面沟槽隔离24所形成的全隔离结构相隔离。背面沟槽隔离24和浅沟槽隔离21连接在一起，使得NMOS和PMOS器件之间实现完全的电学隔离，达到类似绝缘体上硅器件的全隔离效果。
上述的多个背面接触孔28、28’可在P型反扩层26、N型反扩层26’之上分别构成分属NMOS和PMOS的密集排布的背面接触孔阵列。
本发明通过密集排布的背面接触孔28、28’和背面金属层27，从硅外延层衬底22背面将N型反扩层26’和P型反扩层26进行引出；后续通过电路的偏置电压，即在PMOS的背面金属层27上加电源电压，在NMOS的背面金属层27上加接地电平，从而使得N阱体区25’和P阱体区25实现反偏，避免了浮体效应。同时，背面接触孔28、28’在硅外延层衬底22上进行密集排列，而且接触孔中填充的是钨、铝或铜等金属材料，因此是热的良导体，在半导体硅外延层衬底22中形成的热量，可以通过密集排布的背面接触孔28、28’和背面金属层27快速导出，从而有效避免了器件的自加热效应。
下面通过具体实施方式及附图，对本发明的一种绝缘体上半导体器件结构的形成方法进行详细说明。
请参阅图3-图12，图3-图12是本发明一较佳实施例的一种绝缘体上半导体器件结构的形成方法的工艺步骤示意图。如图3-图12所示，本发明的一种绝缘体上半导体器件结构的形成方法，可用于形成上述的绝缘体上半导体器件结构。以采用一半导体硅衬底22’形成本发明的半导体外延层衬底22为例，本发明的一种绝缘体上半导体器件结构的形成方法，可包括以下步骤：
首先如图3所示，可使用光刻和离子注入工艺，在硅衬底22’上形成N型埋层26-2和P型埋层26-1的掺杂埋层。N型埋层26-2的注入杂质可以使用磷、砷或碲等杂质元素，P型埋层26-1的注入杂质可以使用硼或二氟化硼等杂质元素。为了保证后续形成N型反扩层26’和P型反扩层26，N型埋层26-2和P型埋层26-1可使用重掺杂。
随后如图4所示，在硅衬底22’上进行外延层22生长。由于外延为高温工艺过程，因此造成N型埋层26-2和P型埋层26-1的杂质元素向外延层22中反扩，相应在外延层22中形成了N型反扩层26’和P型反扩层26。由此形成了本发明采用的硅外延层衬底22。
接着如图5所示，进行N阱25-2和P阱25-1注入。为了后续体区的充分接触，N阱25-2和P阱25-1的注入深度需大于硅衬底22’和外延层22的交界面。
如图6所示，使用常规的CMOS制造工艺，在硅外延层衬底22的正面上形成浅沟槽隔离21，从而形成NMOS的P阱体区25，PMOS的N阱体区25’。同时形成NMOS的N+源漏23和栅极20，以及形成PMOS的P+源漏23’和栅极20’。其中，NMOS的栅极20和PMOS的栅极20’可采用多晶硅材料制作形成。
接着，在硅外延层衬底22的正面表面上淀积后道介质层材料，形成后道介质层32，并在后道介质层32中形成接触孔30和后道金属互连层31。
然后如图7所示，将完成常规CMOS工艺的硅外延层衬底22进行倒置，使后道介质层32的表面与一载片33进行堆叠粘合。之后进行退火。
其次，如图8所示，可通过研削、湿法腐蚀和化学机械抛光等工艺，对硅外延层衬底22进行背面减薄，使减薄后的硅外延层衬底22厚度小于N阱25-2和P阱25-1的注入深度。N阱25-2和P阱25-1在外延层中剩余的部分成为N阱体区25’和P阱体区25，同时保留露出的N型反扩层26’和P型反扩层26，用于后续背面接触孔的欧姆接触。
再次，如图9所示，可通过光刻、干法腐蚀或湿法腐蚀，在硅外延层衬底22的背面上形成数量和位置与浅沟槽隔离21对应的背面沟槽，并在背面沟槽内进行介质填充，介质可以是二氧化硅、氮化硅和氮氧化硅中的一种或几种，从而形成背面沟槽隔离24。其中，背面沟槽隔离24与常规CMOS工艺中形成的浅沟槽隔离21上下对准并相连，从而形成NMOS和PMOS之间的全隔离结构。
接着，如图10所示，可通过化学气相淀积等方法，在硅外延层衬底22的背面表面上淀积常规介质层材料，形成背面介质层29。与沟槽介质相同，背面介质层可以是二氧化硅、氮化硅和氮氧化硅中的一种或几种。
随后，如图11所示，可通过光刻和刻蚀，在背面介质层29中进行背面接触孔的定义，同时在背面接触孔中进行金属填充和平坦化，填充的金属可以是钨、铝或铜等CMOS工艺兼容的金属材料，形成背面接触孔28、28’。填充后的背面接触孔28、28’构成背面接触孔阵列。由于P型反扩层26和N型反扩层26’为重掺杂，因此和背面接触孔28、28’之间可以形成欧姆接触，从而对N阱体区25’和P阱体区25进行有效的引出，减小了体接触的串联电阻和增加器件的导热特性。
最后，如图12所示，在背面接触孔28、28’上形成背面金属层27。通过背面金属层27和电源、地的连接，来实现N阱体区25’和P阱体区25的电源连接和地连接。
综上所述，本发明使用常规半导体衬底，通过外延工艺、常规半导体工艺、堆叠工艺、背面沟槽工艺和背面金属化工艺进行半导体器件的制造，因此无需使用SOI衬底，就可制造出全隔离、同时有效避免浮体效应和自加热效应的NMOS和PMOS器件；同时，背面沟槽与浅沟槽相连，从而实现了器件之间完全的介质隔离；N型反扩层和P型反扩层采用重掺杂，可以和背面接触孔形成有效的欧姆接触，因此通过背面接触孔和背面金属层工艺，实现了NMOS的P阱体区接地，PMOS的N阱体区接电源，减小了体接触的串联电阻，从而避免了SOI器件的浮体效应；并且，背面金属层、背面接触孔通过外延层上的N型反扩层、P型反扩层同N阱体区和P阱体区相连，在器件体区中产生的热量可以通过背面接触孔和背面金属层快速导出，避免了自加热效应，防止了器件性能的劣化。
以上的仅为本发明的优选实施例，实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
Claims (10)
1.一种绝缘体上半导体器件结构，其特征在于，包括：设于半导体外延层衬底正面和背面的多个结构；其中，
设于所述半导体外延层衬底正面的结构包括：
位于所述半导体外延层衬底的正面上的浅沟槽隔离，阱区，源漏和栅极；
位于所述半导体外延层衬底的正面表面上的后道介质层，以及位于所述后道介质层中的后道金属互连层；
设于所述半导体外延层衬底背面的结构包括：
位于所述半导体外延层衬底的背面上的背面沟槽隔离和掺杂反扩层；所述背面沟槽隔离相连位于所述浅沟槽隔离的上方，所述掺杂反扩层相连位于所述阱区的上方；
位于所述半导体外延层衬底的背面表面上的背面介质层，位于所述背面介质层中且下端连接所述掺杂反扩层的多个背面接触孔，以及相连位于所述背面接触孔上端上的背面金属层。
2.根据权利要求1所述的绝缘体上半导体器件结构，其特征在于，所述半导体外延层衬底由利用半导体衬底进行外延层生长所形成的外延层形成；所述掺杂反扩层由所述半导体衬底上形成的掺杂埋层在进行外延层生长时，向所述外延层中反扩后形成。
3.根据权利要求1所述的绝缘体上半导体器件结构，其特征在于，所述背面沟槽隔离中填充有介质材料。
4.根据权利要求1所述的绝缘体上半导体器件结构，其特征在于，所述绝缘体上半导体器件结构为NMOS或PMOS结构。
5.根据权利要求1所述的绝缘体上半导体器件结构，其特征在于，所述绝缘体上半导体器件结构为NMOS和PMOS交替排列的结构，所述NMOS和PMOS之间通过上下对准的浅沟槽隔离和背面沟槽隔离所形成的全隔离结构相隔离。
6.根据权利要求4或5所述的绝缘体上半导体器件结构，其特征在于，当所述绝缘体上半导体器件结构为NMOS结构时，所述阱区为P阱体区，所述掺杂反扩层为P型反扩层；当所述绝缘体上半导体器件结构为PMOS结构时，所述阱区为N阱体区，所述掺杂反扩层为N型反扩层。
7.一种绝缘体上半导体器件结构的形成方法，其特征在于，包括：
提供一半导体衬底，使用光刻和离子注入工艺，在所述半导体衬底上形成N型埋层和P型埋层；
在所述半导体衬底上进行外延层生长，使N型埋层和P型埋层中的杂质元素向外延层中反扩，相应在外延层中形成N型反扩层和P型反扩层，由此形成半导体外延层衬底。
在所述半导体外延层衬底的正面上形成浅沟槽隔离，NMOS的P阱体区、N+源漏和栅极，PMOS的N阱体区、P+源漏和栅极；
在所述半导体外延层衬底的正面表面上淀积形成后道介质层，并在后道介质层中形成接触孔和后道金属互连层；
将所述半导体外延层衬底进行倒置，使所述后道介质层的表面与一载片进行粘合；然后进行退火；
对所述半导体衬底进行背面减薄，直至露出所述半导体外延层衬底背面的N型反扩层和P型反扩层；
在所述半导体外延层衬底的背面上形成背面沟槽，在背面沟槽内进行介质填充，形成与浅沟槽隔离上下相连并对准的背面沟槽隔离，从而形成NMOS和PMOS之间的全隔离结构；
在所述半导体外延层衬底的背面表面上淀积形成背面介质层，并在背面介质层中进行PMOS和NMOS的背面接触孔的定义和填充，使背面接触孔在背面介质层中进行密集排布，构成背面接触孔阵列，从而形成背面接触孔与N型反扩层、P型反扩层之间的欧姆接触；
在背面接触孔上形成背面金属层，通过背面金属层和电源、地的连接，来实现N阱体区和P阱体区的电源连接和地连接。
8.根据权利要求7所述的绝缘体上半导体器件结构的形成方法，其特征在于，所述半导体衬底及其外延层材料为硅、锗、碳化硅或氮化镓，或磷化铟的单质，或磷化铟的化合物。
9.根据权利要求7所述的绝缘体上半导体器件结构的形成方法，其特征在于，所述背面沟槽隔离中的填充介质为二氧化硅、氮化硅和氮氧化硅中的一种或几种。
10.根据权利要求7所述的绝缘体上半导体器件结构的形成方法，其特征在于，所述N型埋层的注入杂质为磷、砷或碲，P型埋层的注入杂质为硼或二氟化硼。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811529304.1A CN109545802B (zh) | 2018-12-14 | 2018-12-14 | 一种绝缘体上半导体器件结构和形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811529304.1A CN109545802B (zh) | 2018-12-14 | 2018-12-14 | 一种绝缘体上半导体器件结构和形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109545802A true CN109545802A (zh) | 2019-03-29 |
| CN109545802B CN109545802B (zh) | 2021-01-12 |
Family
ID=65855324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811529304.1A Active CN109545802B (zh) | 2018-12-14 | 2018-12-14 | 一种绝缘体上半导体器件结构和形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109545802B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1168430A1 (en) * | 2000-06-08 | 2002-01-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| CN1967873A (zh) * | 2005-11-14 | 2007-05-23 | 恩益禧电子股份有限公司 | 半导体器件 |
| CN101292346A (zh) * | 2005-09-28 | 2008-10-22 | 英特尔公司 | 在块状衬底上集成平面型与非平面型cmos晶体管的工艺及用此工艺制作的器件 |
| US20090166751A1 (en) * | 2007-12-27 | 2009-07-02 | Kim Min-Seok | Image sensor and method for manufacturing the same |
| US20120018809A1 (en) * | 2010-06-25 | 2012-01-26 | Shanghai Institute Of Microsystem And Information Technology, Chinese Academy | Mos device for eliminating floating body effects and self-heating effects |
| CN102969316A (zh) * | 2012-11-20 | 2013-03-13 | 电子科技大学 | 抗单粒子辐射mosfet器件及制备方法 |
| US9812580B1 (en) * | 2016-09-06 | 2017-11-07 | Qualcomm Incorporated | Deep trench active device with backside body contact |
-
2018
- 2018-12-14 CN CN201811529304.1A patent/CN109545802B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1168430A1 (en) * | 2000-06-08 | 2002-01-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| CN101292346A (zh) * | 2005-09-28 | 2008-10-22 | 英特尔公司 | 在块状衬底上集成平面型与非平面型cmos晶体管的工艺及用此工艺制作的器件 |
| CN1967873A (zh) * | 2005-11-14 | 2007-05-23 | 恩益禧电子股份有限公司 | 半导体器件 |
| US20090166751A1 (en) * | 2007-12-27 | 2009-07-02 | Kim Min-Seok | Image sensor and method for manufacturing the same |
| US20120018809A1 (en) * | 2010-06-25 | 2012-01-26 | Shanghai Institute Of Microsystem And Information Technology, Chinese Academy | Mos device for eliminating floating body effects and self-heating effects |
| CN102969316A (zh) * | 2012-11-20 | 2013-03-13 | 电子科技大学 | 抗单粒子辐射mosfet器件及制备方法 |
| US9812580B1 (en) * | 2016-09-06 | 2017-11-07 | Qualcomm Incorporated | Deep trench active device with backside body contact |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109545802B (zh) | 2021-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6972478B1 (en) | Integrated circuit and method for its manufacture | |
| US7368334B2 (en) | Silicon-on-insulator chip with multiple crystal orientations | |
| KR101175342B1 (ko) | 다수의 스택화된 하이브리드 배향 층들을 포함하는 반도체 디바이스 및 그 제조 방법 | |
| CN105990375B (zh) | Goi衬底上的光电子和cmos集成 | |
| CN101140933B (zh) | 半导体器件以及制造半导体器件的方法 | |
| US9577035B2 (en) | Isolated through silicon vias in RF technologies | |
| US9570465B2 (en) | Dual STI integrated circuit including FDSOI transistors and method for manufacturing the same | |
| US20130020640A1 (en) | Semiconductor device structure insulated from a bulk silicon substrate and method of forming the same | |
| CN1828908A (zh) | 半导体结构及制造半导体结构的方法 | |
| CN108987462A (zh) | 具有深沟槽耗尽和隔离结构的开关 | |
| TW201946221A (zh) | 用於形成薄的絕緣體上半導體基板的方法 | |
| CN103094121A (zh) | 一种用于制造半导体器件的方法 | |
| CN106847904A (zh) | 用于套筒天线的GaAs/Ge/GaAs异质结构SPiN二极管串的制备方法 | |
| TW202018825A (zh) | 用於製造互補式場效電晶體(cfet)裝置之方法 | |
| TW201501301A (zh) | 具有矽局部氧化之絕緣體上矽的積體電路及其製造方法 | |
| CN103367394B (zh) | 半导体器件及其制造方法 | |
| TW202230719A (zh) | 利用具有＜１１１＞晶體取向之主體半導體基板的裝置整合方案 | |
| JP2002289834A (ja) | 半導体装置の製造方法および半導体装置 | |
| CN102867750A (zh) | Mosfet及其制造方法 | |
| CN102386093A (zh) | 双极性晶体管及其制造方法 | |
| TW201246276A (en) | Fully depleted SOI device with buried doped layer | |
| CN109560065A (zh) | 一种带体接触的半导体器件结构和形成方法 | |
| CN109524355B (zh) | 一种半导体器件的结构和形成方法 | |
| CN109545802A (zh) | 一种绝缘体上半导体器件结构和形成方法 | |
| TW202113961A (zh) | 半導體晶圓及其形成方法與集成晶片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |