CN109492326A - 一种基于云技术的pcb信号完整性仿真系统及其仿真方法 - Google Patents
一种基于云技术的pcb信号完整性仿真系统及其仿真方法 Download PDFInfo
- Publication number
- CN109492326A CN109492326A CN201811452640.0A CN201811452640A CN109492326A CN 109492326 A CN109492326 A CN 109492326A CN 201811452640 A CN201811452640 A CN 201811452640A CN 109492326 A CN109492326 A CN 109492326A
- Authority
- CN
- China
- Prior art keywords
- signal
- data
- chip
- simulation
- emulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本发明公开一种基于云技术的PCB信号完整性仿真系统,包括数据上传模块,将PCB设计数据上传到云端储存;数据分析模块,根据PCB设计数据分析提取需要仿真的信号通道;并根据信号通道中数据参数进行驱动和接受芯片的IBIS模型选择,传输线和串孔及芯片封装的电磁场模拟算法选择,生成仿真设置;仿真运算模块,根据仿真设置及PCB设计数据采用2维或3维电磁场模拟软件对传输线和串孔、芯片封装分别提取电路模型,组成SPICE仿真电路,对SPICE仿真电路进行信号激励,生成SPICE仿真电路模拟数据;数据处理模块,对模拟数据进行分析,提取经过信号激励的SPICE仿真电路信号特征参数并产生眼图;仿真分析报告模块,对模拟数据及提取出的各类信号特征参数,编成仿真分析报告。
Description
技术领域
本发明涉及一种基于云技术的PCB信号完整性仿真系统及其仿真方法。
背景技术
PCB的信号完整性是保证高性能,低功耗电子产品的必备条件。用信号完整性(SI)的专业软件进行模拟仿真可尽早的发现设计错误,从而避免因信号完整性导致产品的失败。不同于电子信号的实际测量,SI的模拟仿真软件(EDA)是用数值分析的算法来得到电子信号各个传输点及不同时间的电压,电流及相关数据。
电子信号从驱动电子器件的出口途径传输通道到达接受电子器件的入口。整个传输过程经过各类物理器件,包括芯片的I/O buffer,芯片封装,PCB上的传输线,不同叠层的串孔,被动电子器件,连接器等。模拟仿真软件首先必须对各类物理器件做电路的模型提取。各类电路模型构建成可仿真的电路图,然后对生成的电路加以电子信号的激励及边界条件并用SPICE作整个系统的仿真。
要在尽短的时间内得到高精度的仿真结果,不仅需要有高精度的专业仿真软件和高端的运算服务器,还必须有SI专家对仿真软件进行设置,对软件的输入和输出文件进行处理。而这些设置和处理需要丰富的专业知识和长期的经验积累。这也成为当今用SI仿真进行信号完整性分析验证的最大挑战。
对仿真软件的使用通常遇到以下的挑战:
1)仿真算法的设置。芯片封装,传输线和串孔的电路模型提取通常是基于用数值分析的方法来解电磁波的场方程组(麦克斯韦方程组)。不同的数值算法(有限元,GREEN函数,2维,3维)对模型提取的精度影响很大。同时对计算机的硬件资源需求及运算时间影响更大。对不同的设计场景,应用和计算机硬件资源,选用最有效的算法是一个专业性非常高的课题。
2)芯片的驱动端和接受端的模型的选择。这类的模型通常用IBIS语言描述并由芯片厂商提供。但同样的芯片用于不同的场景可用不同的IBIS模型,包括对驱动端的驱动阻抗和接受端的ODT值的选择。
3)SPICE模拟电路的搭建。将整个传输通道的不同物理器件的模型,从芯片,封装,传输线,串孔到接口,搭建成电路用来进行SPICE模拟仿真。不匹配的模型常会导致SPICE的模拟不收敛,从而得不到正确的仿真结果。对于SPICE模拟不匹配的物理器件模型必须作数据的匹配处理。
4)仿真结果的验证。不同的高速信号必须满足不同的交互协议规范。完整的仿真分析报告必须检测仿真结果是否满足IEEE的协议规范。
现有技术缺点:基于现有技术,完成信号完整性仿真需要1)购买专业的EDA软件;2)必须有高端的计算服务器;3)具有信号完整性专业知识的设计人员来完成对仿真软件的设置,仿真数据的后处理及验证和仿真分析报告的汇编。这些障碍加大了仿真的成本,无法保证仿真对设计优化的及时性和有效性。更由于专业人才的缺乏,使得SI仿真这一非常有效的信号完整性验证手段无法得到广泛的应用。
发明内容
基于上述的问题,本发明提出了一个基于云技术的PCB信号完整性仿真平台(即系统)。设计工程师只要将PCB设计文件及相关的PCB生产信息(包括叠层的厚度,导体的电阻率,介质的电容率等)上传到平台,通过云端的仿真平台就可得到SI仿真分析的报告。用户不再需要拥有仿真软件和高端的运算服务器。更不需要有SI专业人员进行SI仿真分析的操作。
一种基于云技术的PCB信号完整性仿真方法,包括如下步骤:
数据上传步骤,将PCB设计数据上传到云端储存;
数据分析步骤,根据所述PCB设计数据分析提取需要仿真的信号通道,所述信号通道包括驱动和接受芯片、传输线和串孔以及芯片封装;并根据提取的信号通道中的数据参数进行驱动和接受芯片的IBIS模型选择、传输线和串孔及芯片封装的电磁场模拟算法的选择从而生成仿真设置;
仿真运算步骤,根据所述仿真设置及PCB设计数据采用2维或3维电磁场模拟软件对传输线和串孔、芯片封装分别提取电路模型,并与驱动和接受芯片的电路模型一起组成可用于SPICE仿真的电路,并对所述SPICE仿真电路进行信号激励,最后生成关于SPICE仿真电路的模拟数据;
数据处理步骤,对所述SPICE仿真电路的模拟数据进行分析,提取经过信号激励的SPICE仿真电路的信号特征参数并产生眼图;
仿真分析报告步骤,对分析后的模拟数据及提取出的各类信号特征参数,汇编成仿真分析报告。
优选的,所述数据分析步骤中:对驱动和接受芯片是根据芯片的厂商和型号在芯片厂商的网站上得到相关芯片的IBIS模型文件;驱动芯片的IBIS模型的选择是基于驱动芯片的内阻抗值作上升沿仿真,使得上升时间小于10%的时钟周期;接受芯片的IBIS模型的选择是基于通道的阻抗匹配;对阻抗是50Ohm的传输线,选择ODT最接近50Ohm。
优选的,所述仿真运算步骤中:传输线的S-参数模型采用2维或3维的电磁场模拟软件进行提取,2维或3维的电磁场模拟软件的选择是基于数据的传输频率和带宽,带宽超过2G选用3维电磁场模拟软件;串孔的S-参数模型采用3维的电磁场模拟软件进行提取;芯片的封装模型用SiWave来提取;仿真的信号激励是基于Pseudo Random Bit Sequence产生。
优选的,所述数据处理步骤中:信号特征参数包括时延、抖动、反射损耗和TDR;时延参数的提取是基于SPICE从信号的驱动端到接受端的通道仿真(时域),时延仿真是用同样的驱动端和接受端的IBIS模型以保证数据的一致性;
反射损耗和TDR是基于ANSYSSiWave对通道的SI分析直接获得(频域和时域);
眼图和抖动的产生是基于仿真运算步骤中的仿真数据(时域)用以下的方法产生;
A:将信号按周期切断并重叠,这就产生了信号的眼图;
B:假设T(n)是第n周期信号上升沿达到50%的信号顶值,上升沿抖动的参数用以下的公式得到:信号上升沿抖动=max{|T(i)-T(j)|}其中i和j是任何一个仿真周期;
C:类似可提取下升沿抖动的参数;假设T(n)是第n周期信号下升沿达到50%的信号顶值,信号下升沿抖动=max{|T(i)-T(j)|}其中i和j是任何一个仿真周期。
优选的,所述的PCB设计数据包括PCB设计文件及相关的PCB生产信息,所述PCB设计文件包括Layout文档,叠层信息和BOM资料;所述PCB生产信息包括叠层的厚度、导体的电阻率以及介质的电容率。
本发明还提供了一种基于云技术的PCB信号完整性仿真系统,包括数据上传模块,用于将PCB设计数据上传到云端储存;
数据分析模块,用于根据所述PCB设计数据进行分析提取需要仿真的信号通道,所述信号通道包括驱动和接受芯片、传输线和串孔、以及芯片封装;并根据提取的信号通道中的数据参数进行驱动和接受芯片的IBIS模型的选择,传输线和串孔及芯片封装的电磁场模拟算法的选择,从而生成仿真设置;
仿真运算模块,用于根据所述仿真设置及PCB设计数据采用2维或3维电磁场模拟软件对传输线和串孔、芯片封装分别提取电路模型,并与驱动和接受芯片的电路模型一起组成可用于SPICE仿真的电路,并对所述SPICE仿真电路进行信号激励,最后生成关于SPICE仿真电路的模拟数据;
数据处理模块,用于对所述SPICE仿真电路的模拟数据进行分析,提取经过信号激励的SPICE仿真电路的信号的特征参数并产生眼图;
仿真分析报告模块,用于对分析后的模拟数据及提取出的各类信号特征参数,汇编成仿真分析报告。
优选的,所述数据分析模块中:对驱动和接受芯片是根据芯片的厂商和型号在芯片厂商的网站上得到相关芯片的IBIS模型文件;驱动芯片的IBIS模型的选择是基于驱动芯片的内阻抗值作上升沿仿真,使得上升时间小于10%的时钟周期;接受芯片的IBIS模型的选择是基于通道的阻抗匹配;对阻抗是50Ohm的传输线,通常会选择ODT最接近50Ohm。
优选的,所述仿真运算模块中:传输线的S-参数模型采用2维或3维的电磁场模拟软件进行提取,2维或3维的电磁场模拟软件选择是基于数据的传输频率和带宽,带宽超过2G就会选用3维电磁场模拟软件;串孔的S-参数模型采用3维的电磁场模拟软件进行提取;芯片的封装模型用SiWave来提取;仿真的信号激励是基于Pseudo Random Bit Sequence产生。
优选的,所述数据处理模块中:信号特征参数包括时延、抖动、反射损耗和TDR;时延参数的提取是基于SPICE从信号的驱动端到接受端的通道仿真(时域),时延仿真是用同样的驱动端和接受端的IBIS模型以保证数据的一致性;
反射损耗和TDR是基于ANSYSSiWave对通道的SI分析直接获得(频域和时域);
眼图和抖动的产生是基于仿真运算模块中的仿真数据(时域)用以下的方法产生;
A:将信号按周期切断并重叠,这就产生了信号的眼图;
B:假设T(n)是第n周期信号上升沿达到50%的信号顶值,上升沿抖动的参数用以下的公式得到:信号上升沿抖动=max{|T(i)-T(j)|}其中i和j是任何一个仿真周期;
C:类似可提取下升沿抖动的参数;假设T(n)是第n周期信号下升沿达到50%的信号顶值,信号下升沿抖动=max{|T(i)-T(j)|}其中i和j是任何一个仿真周期。
优选的,所述PCB设计数据包括PCB设计文件及相关的PCB生产信息,所述PCB设计文件包括Layout文档,叠层信息和BOM资料;所述PCB生产信息包括叠层的厚度、导体的电阻率以及介质的电容率。
本提案要解决的技术问题:基于对PCB版图设计的分析,在云端用软件的算法将仿真软件的设置,仿真运算的流程及仿真数据的后处理自动化。1)设置的自动化包括对驱动和接受芯片的IBIS模型选择,解电磁波场方程组的算法选择,云计算硬件的配置,仿真采用的电子信号激励波形。2)仿真运算流程的自动化包括对不同软件模块的接口处理和模块运算的顺序安排及控制。3)仿真数据的后处理自动化包括数据的解读,参数的提取和仿真报告的生成。
本发明的技术方案的详细阐述:
针对如何解决上述的技术问题,图1描述了详细的仿真流程。流程中的每一步由一个独立的软件模块完成。模块与模块的接口由通过云端的统一数据库完成,分别为设计数据,仿真设置,仿真结果和后处理数据。
1)数据上传模块(图3):将PCB设计数据上传到云端储存,即包括PCB设计文件及相关的PCB生产信息,所述PCB生产信息包括叠层的厚度、导体的电阻率和介质的电容率等;所述PCB设计文件包括layout文档,叠层信息和BOM资料用互联网的http通讯协议上传到云端储存。对定制的芯片,IBIS模型也由用户通过上传方式提供。
2)数据分析模块(图4):对PCB的设计数据进行分析,提取需要仿真的信号通道,所述信号通道包括信号的驱动和接受芯片,信号通道的传输线,叠层的串孔及芯片封装。对传输线,串孔进行分析选择模型提取的电磁场模拟算法。对驱动和接受芯片,根据芯片的厂商和型号,在芯片厂商的网站上得到相关芯片的IBIS模型文件。驱动芯片的IBIS模型的选择是基于驱动芯片的内阻抗值作上升沿仿真。使得上升时间小于10%的时钟周期。接受芯片的IBIS模型的选择是基于通道的阻抗匹配。对阻抗是50Ohm的传输线,通常会选择ODT最接近50Ohm。SPICE信号的激励是基于Pseudorandom binary sequence(伪随机二进制序列)。PRBS7是默认值。
3)仿真运算模块(图5):对所需要分析的信号进行模拟仿真。传输线的s-参数模型需要用2维或3维的电磁场模拟软件如ANSYS SiWave或HFSS进行提取。2维或3维的电磁场模拟软件的选择是基于数据的传输频率和带宽。通常带宽超过2G就会选用3维电磁场模拟软件。过孔(即串孔)的s-参数模型需要用3维的电磁场模拟软件进行提取。芯片的封装模型通常是用SiWave来提取。然后将各电路模型组成可用于SPICE仿真的电路,包括芯片的IBIS模型,封装的模型,传输线及过孔的模型。仿真的信号激励是基于Pseudo Random BitSequence(PRBS)产生。仿真的结果是仿真观察点的电压波形图(时域)和頻谱(频域)
4)数据处理模块(图6):对SPICE模拟的数据进行分析,提取信号的特征参数包括时延,抖动,反射损耗,TDR等。并产生眼图。
时延参数的提取是基于SPICE从信号的驱动端到接受端的通道仿真(时域)。时延仿真是用同样的驱动端和接受端的IBIS模型以保证数据的一致性。
反射损耗和TDR是基于ANSYS/SiWave对通道的SI分析直接获得(频域和时域)。
眼图和抖动的产生是基于3)的仿真数据(即仿真运算步骤中生成的模拟数据)(时域)用以下的方法产生。
·将信号按周期切断并重叠,这就产生了信号的眼图。
·假设T(n)是第n周期信号上升沿达到50%的信号顶值。上升沿抖动的参数用以下的公式得到:信号上升沿抖动=max{|T(i)-T(j)|}其中i和j是任何一个仿真周期
·类似可提取下升沿抖动的参数;假设T(n)是第n周期信号下升沿达到50%的信号顶值。信号下升沿抖动=max{|T(i)-T(j)|}其中i和j是任何一个仿真周期。
5)仿真分析报告模块:基于处理后的模拟数据及提取出的各类信号特征参数,汇编成提供给用户的仿真分析报告。
本申请提案的关键点和欲保护点:关键点:1、基于云技术,2、SI模拟仿真算法3、云端计算4.自动产生仿真需要的数据5、自动生成分析报告,欲保护点:1、云端的仿真运算系统,2、自动产生仿真需要的软件设置数据,3.仿真分析报告的自动生成
本发明的优点在于:通过云端的仿真平台就可得到SI仿真分析的报告。用户不再需要拥有仿真软件和高端的运算服务器。更不需要有SI专业人员进行SI仿真分析的操作。
附图说明
图1是本发明基于云技术的信号完整性仿真流程图;
图2是本发明基于云技术的信号完整性仿真系统的流程图;
图3是本发明的数据上传模块流程图;
图4是本发明的数据分析模块流程图;
图5是本发明的仿真运算模块流程图;
图6是本发明的数据处理模块流程图。
具体实施方式
下面结合附图对本发明作进一步说明:
如图1所示,本发明提供了一种基于云技术的PCB信号完整性仿真方法,包括如下步骤:
数据上传步骤101,将PCB设计数据通过互联网的http通讯协议上传至云端储存,所述PCB设计数据包括PCB设计文件及相关的PCB生产信息,所述PCB设计文件包括Layout文档,叠层信息和BOM资料;所述PCB生产信息包括叠层的厚度、导体的电阻率以及介质的电容率。
数据分析步骤102,对云端储存的PCB设计数据进行分析提取需要仿真的信号通道,所述信号通道包括驱动和接受芯片、传输线和串孔、以及芯片封装;并根据提取的信号通道中的数据参数进行驱动和接受芯片的IBIS模型选择、传输线和串孔及芯片封装的电磁场模拟算法的选择;从而生成仿真设置。对定制的芯片,IBIS模型也由用户通过上传方式提供。
其中,对驱动和接受芯片是根据芯片的厂商和型号在芯片厂商的网站上得到相关芯片的IBIS模型文件;驱动芯片的IBIS模型的选择是基于驱动芯片的内阻抗值作上升沿仿真,使得上升时间小于10%的时钟周期;接受芯片的IBIS模型的选择是基于通道的阻抗匹配;对阻抗是50Ohm的传输线,选择ODT最接近50Ohm。
仿真运算步骤103,根据上述仿真设置及PCB设计数据,采用2维或3维电磁场模拟软件对传输线和串孔、芯片封装分别提取电路模型,即传输线的S-参数模型采用2维或3维的电磁场模拟软件进行提取;2维或3维的电磁场模拟软件的选择是基于数据的传输频率和带宽,通常带宽超过2G就会选用3维电磁场模拟软件;串孔的s-参数模型需要用3维的电磁场模拟软件进行提取。芯片的封装模型通常是用SiWave来提取。将上述提取的电路模型、接受芯片的IBIS模型及驱动芯片的IBIS模型一起组成可用于SPICE仿真的仿真电路,并对所述SPICE仿真电路进行信号激励,生成关于SPICE仿真电路的模拟数据。其中,传输线的S-参数模型采用2维或3维的电磁场模拟软件进行模拟仿真运算,过孔的S-参数模型采用3维的电磁场模拟软件采用模拟仿真运算;所述的电磁场模拟软件如ANSYS SiWave或HFSS。
数据处理步骤104,对上述SPICE仿真模拟数据进行分析,提取经过信号激励的SPICE仿真电路的信号的特征参数并产生眼图;提取信号的特征参数包括时延,抖动,反射损耗,TDR等。时延参数的提取是基于SPICE从信号的驱动端到接受端的通道仿真(时域)。时延仿真是用同样的驱动端和接受端的IBIS模型以保证数据的一致性。
反射损耗和TDR是基于ANSYSSiWave对通道的SI分析直接获得(频域和时域)。
眼图和抖动的产生是基于仿真运算步骤103)的仿真数据(时域)用以下的方法产生。
·将信号按周期切断并重叠,这就产生了信号的眼图。
·假设T(n)是第n周期信号上升沿达到50%的信号顶值。上升沿抖动的参数用以下的公式得到:信号上升沿抖动=max{|T(i)-T(j)|}其中i和j是任何一个仿真周期
·类似可提取下升沿抖动的参数;假设T(n)是第n周期信号下升沿达到50%的信号顶值。信号下升沿抖动=max{|T(i)-T(j)|}其中i和j是任何一个仿真周期。
仿真分析报告生成步骤105,对分析后的模拟数据以及提取出的各类信号特征参数汇编成仿真分析报告。
如图2-图6所示,本发明还提供了一种基于云技术的PCB信号完整性仿真系统,包括:
数据上传模块201,将PCB设计数据通过互联网的http通讯协议上传至云端储存,所述PCB设计数据包括PCB设计文件及相关的PCB生产信息,所述PCB设计文件包括Layout文档,叠层信息和BOM资料;所述PCB生产信息包括叠层的厚度、导体的电阻率以及介质的电容率。
数据分析模块202,对云端储存的PCB设计数据进行分析提取需要仿真的信号通道,所述信号通道包括驱动和接受芯片、传输线和串孔、以及芯片封装;并根据提取的信号通道中的数据参数进行驱动和接受芯片的IBIS模型选择、传输线和串孔及芯片封装的电磁场模拟算法的选择;从而生成仿真设置。对定制的芯片,IBIS模型也由用户通过上传方式提供;对信号的协议规范选择SPICE仿真的信号激励,以及对驱动和接受芯片选择IBIS模型;其中,对驱动和接受芯片是根据芯片的厂商和型号在芯片厂商的网站上得到相关芯片的IBIS模型文件;驱动芯片的IBIS模型的选择是基于驱动芯片的内阻抗值作上升沿仿真,使得上升时间小于10%的时钟周期;接受芯片的IBIS模型的选择是基于通道的阻抗匹配;对阻抗是50Ohm的传输线,选择ODT最接近50Ohm。
仿真运算模块203,根据上述仿真设置及PCB设计数据,采用2维或3维电磁场模拟软件对传输线和串孔、芯片封装分别提取电路模型,即传输线的S-参数模型采用2维或3维的电磁场模拟软件进行提取;2维或3维的电磁场模拟软件的选择是基于数据的传输频率和带宽,通常带宽超过2G就会选用3维电磁场模拟软件;串孔的s-参数模型需要用3维的电磁场模拟软件进行提取。芯片的封装模型通常是用SiWave来提取。将上述提取的电路模型、接受芯片的IBIS模型及驱动芯片的IBIS模型一起组成可用于SPICE仿真的仿真电路,并对所述SPICE仿真电路进行信号激励,生成关于SPICE仿真电路的模拟数据。其中,传输线的S-参数模型采用2维或3维的电磁场模拟软件进行模拟仿真运算,过孔的S-参数模型采用3维的电磁场模拟软件采用模拟仿真运算;所述的电磁场模拟软件如ANSYS SiWave或HFSS。
数据处理模块204,对上述SPICE仿真模拟数据进行分析,提取经过信号激励的SPICE仿真电路的信号的特征参数并产生眼图;提取信号的特征参数包括时延,抖动,反射损耗,TDR等。时延参数的提取是基于SPICE从信号的驱动端到接受端的通道仿真(时域)。时延仿真是用同样的驱动端和接受端的IBIS模型以保证数据的一致性。
反射损耗和TDR是基于ANSYSSiWave对通道的SI分析直接获得(频域和时域)。
眼图和抖动的产生是基于仿真运算步骤103)的仿真数据(时域)用以下的方法产生。
·将信号按周期切断并重叠,这就产生了信号的眼图。
·假设T(n)是第n周期信号上升沿达到50%的信号顶值。上升沿抖动的参数用以下的公式得到:信号上升沿抖动=max{|T(i)-T(j)|}其中i和j是任何一个仿真周期
·类似可提取下升沿抖动的参数;假设T(n)是第n周期信号下升沿达到50%的信号顶值。信号下升沿抖动=max{|T(i)-T(j)|}其中i和j是任何一个仿真周期。
仿真分析报告生成模块205,对分析后的模拟数据以及提取出的各类信号特征参数汇编成仿真分析报告。
Claims (10)
1.一种基于云技术的PCB信号完整性仿真方法,其特征在于:包括如下步骤:
数据上传步骤,将PCB设计数据上传到云端储存;
数据分析步骤,根据所述PCB设计数据分析提取需要仿真的信号通道,所述信号通道包括驱动和接受芯片、传输线和串孔以及芯片封装;并根据提取的信号通道中的数据参数进行驱动和接受芯片的IBIS模型选择、传输线和串孔及芯片封装的电磁场模拟算法的选择从而生成仿真设置;
仿真运算步骤,根据所述仿真设置及PCB设计数据采用2维或3维电磁场模拟软件对传输线和串孔、芯片封装分别提取电路模型,并与驱动和接受芯片的电路模型一起组成可用于SPICE仿真的电路,并对所述SPICE仿真电路进行信号激励,最后生成关于SPICE仿真电路的模拟数据;
数据处理步骤,对所述SPICE仿真电路的模拟数据进行分析,提取经过信号激励的SPICE仿真电路的信号特征参数并产生眼图;
仿真分析报告步骤,对分析后的模拟数据及提取出的各类信号特征参数,汇编成仿真分析报告。
2.根据权利要求1所述的仿真方法,其特征在于:所述数据分析步骤中:对驱动和接受芯片是根据芯片的厂商和型号在芯片厂商的网站上得到相关芯片的IBIS模型文件;驱动芯片的IBIS模型的选择是基于驱动芯片的内阻抗值作上升沿仿真,使得上升时间小于10%的时钟周期;接受芯片的IBIS模型的选择是基于通道的阻抗匹配;对阻抗是50Ohm的传输线,选择ODT最接近50Ohm。
3.根据权利要求1所述的仿真方法,其特征在于:所述仿真运算步骤中:传输线的S-参数模型采用2维或3维的电磁场模拟软件进行提取,2维或3维的电磁场模拟软件的选择是基于数据的传输频率和带宽,带宽超过2G选用3维电磁场模拟软件;串孔的S-参数模型采用3维的电磁场模拟软件进行提取;芯片的封装模型用SiWave来提取;仿真的信号激励是基于Pseudo Random Bit Sequence产生。
4.根据权利要求1所述的仿真方法,其特征在于:所述数据处理步骤中:信号特征参数包括时延、抖动、反射损耗和TDR;时延参数的提取是基于SPICE从信号的驱动端到接受端的通道仿真,时延仿真是用同样的驱动端和接受端的IBIS模型以保证数据的一致性;
反射损耗和TDR是基于ANSYSSiWave对通道的SI分析直接获得;
眼图和抖动的产生是基于仿真运算步骤中的仿真数据用以下的方法产生;
A:将信号按周期切断并重叠,这就产生了信号的眼图;
B:假设T(n)是第n周期信号上升沿达到50%的信号顶值,上升沿抖动的参数用以下的公式得到:信号上升沿抖动=max{|T(i)-T(j)|}其中i和j是任何一个仿真周期;
C:类似可提取下升沿抖动的参数;假设T(n)是第n周期信号下升沿达到50%的信号顶值,信号下升沿抖动=max{|T(i)-T(j)|}其中i和j是任何一个仿真周期。
5.根据权利要求1或2或3或4所述的仿真方法,其特征在于:所述的PCB设计数据包括PCB设计文件及相关的PCB生产信息,所述PCB设计文件包括Layout文档,叠层信息和BOM资料;所述PCB生产信息包括叠层的厚度、导体的电阻率以及介质的电容率。
6.一种基于云技术的PCB信号完整性仿真系统,其特征在于:
包括数据上传模块,用于将PCB设计数据上传到云端储存;
数据分析模块,用于根据所述PCB设计数据进行分析提取需要仿真的信号通道,所述信号通道包括驱动和接受芯片、传输线和串孔、以及芯片封装;并根据提取的信号通道中的数据参数进行驱动和接受芯片的IBIS模型的选择,传输线和串孔及芯片封装的电磁场模拟算法的选择,从而生成仿真设置;
仿真运算模块,用于根据所述仿真设置及PCB设计数据采用2维或3维电磁场模拟软件对传输线和串孔、芯片封装分别提取电路模型,并与驱动和接受芯片的电路模型一起组成可用于SPICE仿真的电路,并对所述SPICE仿真电路进行信号激励,最后生成关于SPICE仿真电路的模拟数据;
数据处理模块,用于对所述SPICE仿真电路的模拟数据进行分析,提取经过信号激励的SPICE仿真电路的信号的特征参数并产生眼图;
仿真分析报告模块,用于对分析后的模拟数据及提取出的各类信号特征参数,汇编成仿真分析报告。
7.根据权利要求6所述的仿真系统,其特征在于:所述数据分析模块中:对驱动和接受芯片是根据芯片的厂商和型号在芯片厂商的网站上得到相关芯片的IBIS模型文件;驱动芯片的IBIS模型的选择是基于驱动芯片的内阻抗值作上升沿仿真,使得上升时间小于10%的时钟周期;接受芯片的IBIS模型的选择是基于通道的阻抗匹配;对阻抗是50Ohm的传输线,通常会选择ODT最接近50Ohm。
8.根据权利要求6所述的仿真系统,其特征在于:所述仿真运算模块中:传输线的S-参数模型采用2维或3维的电磁场模拟软件进行提取,2维或3维的电磁场模拟软件选择是基于数据的传输频率和带宽,带宽超过2G就会选用3维电磁场模拟软件;串孔的S-参数模型采用3维的电磁场模拟软件进行提取;芯片的封装模型用SiWave来提取;仿真的信号激励是基于Pseudo Random Bit Sequence产生。
9.根据权利要求6所述的仿真系统,其特征在于:所述数据处理模块中:信号特征参数包括时延、抖动、反射损耗和TDR;时延参数的提取是基于SPICE从信号的驱动端到接受端的通道仿真,时延仿真是用同样的驱动端和接受端的IBIS模型以保证数据的一致性;
反射损耗和TDR是基于ANSYSSiWave对通道的SI分析直接获得;
眼图和抖动的产生是基于仿真运算模块中的仿真数据用以下的方法产生;
A:将信号按周期切断并重叠,这就产生了信号的眼图;
B:假设T(n)是第n周期信号上升沿达到50%的信号顶值,上升沿抖动的参数用以下的公式得到:信号上升沿抖动=max{|T(i)-T(j)|}其中i和j是任何一个仿真周期;
C:类似可提取下升沿抖动的参数;假设T(n)是第n周期信号下升沿达到50%的信号顶值,信号下升沿抖动=max{|T(i)-T(j)|}其中i和j是任何一个仿真周期。
10.根据权利要求6或7或8或9所述的仿真系统,其特征在于:所述PCB设计数据包括PCB设计文件及相关的PCB生产信息,所述PCB设计文件包括Layout文档,叠层信息和BOM资料;所述PCB生产信息包括叠层的厚度、导体的电阻率以及介质的电容率。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811452640.0A CN109492326B (zh) | 2018-11-30 | 2018-11-30 | 一种基于云技术的pcb信号完整性仿真系统及其仿真方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811452640.0A CN109492326B (zh) | 2018-11-30 | 2018-11-30 | 一种基于云技术的pcb信号完整性仿真系统及其仿真方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109492326A true CN109492326A (zh) | 2019-03-19 |
CN109492326B CN109492326B (zh) | 2023-02-10 |
Family
ID=65698897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811452640.0A Active CN109492326B (zh) | 2018-11-30 | 2018-11-30 | 一种基于云技术的pcb信号完整性仿真系统及其仿真方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109492326B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110110393A (zh) * | 2019-04-18 | 2019-08-09 | 深圳市兴森快捷电路科技股份有限公司 | 一种系统仿真选择方法和系统 |
CN110750949A (zh) * | 2019-07-31 | 2020-02-04 | 西安交通大学 | 一种基于ibis模型模拟系统级封装剂量率效应的方法 |
CN112241617A (zh) * | 2020-10-22 | 2021-01-19 | 浪潮商用机器有限公司 | 一种pcb电源完整性仿真方法及相关装置 |
CN112861462A (zh) * | 2021-02-08 | 2021-05-28 | 环旭电子股份有限公司 | 电性模拟的激发源规划方法及其系统 |
CN113369753A (zh) * | 2021-07-01 | 2021-09-10 | 中铁磁浮科技(成都)有限公司 | 基于有限元分析的焊接参数确定方法及焊接方法 |
CN113742905A (zh) * | 2021-08-20 | 2021-12-03 | 苏州浪潮智能科技有限公司 | 一种内存芯片及其优化设计方法 |
CN112861462B (zh) * | 2021-02-08 | 2024-05-28 | 环旭电子股份有限公司 | 电性模拟的激发源规划方法及其系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030182640A1 (en) * | 2002-03-20 | 2003-09-25 | Alani Alaa F. | Signal integrity analysis system |
US7437693B1 (en) * | 2005-03-31 | 2008-10-14 | Cadence Design Systems, Inc. | Method and system for s-parameter generation |
US20160253446A1 (en) * | 2015-02-26 | 2016-09-01 | Texas Instruments Incorporated | System and method for high-speed serial link design |
CN107506540A (zh) * | 2017-08-10 | 2017-12-22 | 郑州云海信息技术有限公司 | 一种混合模型信号完整性仿真方法 |
-
2018
- 2018-11-30 CN CN201811452640.0A patent/CN109492326B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030182640A1 (en) * | 2002-03-20 | 2003-09-25 | Alani Alaa F. | Signal integrity analysis system |
US7437693B1 (en) * | 2005-03-31 | 2008-10-14 | Cadence Design Systems, Inc. | Method and system for s-parameter generation |
US20160253446A1 (en) * | 2015-02-26 | 2016-09-01 | Texas Instruments Incorporated | System and method for high-speed serial link design |
CN107506540A (zh) * | 2017-08-10 | 2017-12-22 | 郑州云海信息技术有限公司 | 一种混合模型信号完整性仿真方法 |
Non-Patent Citations (3)
Title |
---|
EIICHI KONNO 等: ""Cloud-based Development Platform for Next-Generation Monozukuri"", 《FUJITSU》 * |
宋永篙 等: ""封装与PCB的一体化建模研究"", 《第十六届计算机工程与工艺年会暨第二届微处理器技术论坛论文集》 * |
田士民: ""高速动态存储器PCB信号完整性分析与设计"", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110110393A (zh) * | 2019-04-18 | 2019-08-09 | 深圳市兴森快捷电路科技股份有限公司 | 一种系统仿真选择方法和系统 |
CN110110393B (zh) * | 2019-04-18 | 2023-01-17 | 深圳市兴森快捷电路科技股份有限公司 | 一种系统仿真选择方法和系统 |
CN110750949A (zh) * | 2019-07-31 | 2020-02-04 | 西安交通大学 | 一种基于ibis模型模拟系统级封装剂量率效应的方法 |
CN110750949B (zh) * | 2019-07-31 | 2021-04-20 | 西安交通大学 | 一种基于ibis模型模拟系统级封装剂量率效应的方法 |
CN112241617A (zh) * | 2020-10-22 | 2021-01-19 | 浪潮商用机器有限公司 | 一种pcb电源完整性仿真方法及相关装置 |
CN112861462A (zh) * | 2021-02-08 | 2021-05-28 | 环旭电子股份有限公司 | 电性模拟的激发源规划方法及其系统 |
CN112861462B (zh) * | 2021-02-08 | 2024-05-28 | 环旭电子股份有限公司 | 电性模拟的激发源规划方法及其系统 |
CN113369753A (zh) * | 2021-07-01 | 2021-09-10 | 中铁磁浮科技(成都)有限公司 | 基于有限元分析的焊接参数确定方法及焊接方法 |
CN113742905A (zh) * | 2021-08-20 | 2021-12-03 | 苏州浪潮智能科技有限公司 | 一种内存芯片及其优化设计方法 |
CN113742905B (zh) * | 2021-08-20 | 2023-07-14 | 苏州浪潮智能科技有限公司 | 一种内存芯片及其优化设计方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109492326B (zh) | 2023-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109492326A (zh) | 一种基于云技术的pcb信号完整性仿真系统及其仿真方法 | |
US6212490B1 (en) | Hybrid circuit model simulator for accurate timing and noise analysis | |
US8196075B1 (en) | Generation of input/output models | |
JP2004252831A (ja) | Lsiの統計的遅延シミュレーション装置及びそのシミュレーション方法 | |
US11341304B2 (en) | Machine learning based methods and apparatus for integrated circuit design delay calculation and verification | |
JP2008535046A (ja) | Fpgaエミュレーションシステム | |
US7720660B2 (en) | Mixed-domain analog/RF simulation | |
CN101501691A (zh) | 使用可配置环形振荡器的电路仿真器参数提取 | |
US11704448B2 (en) | Computer implemented system and method of translation of verification commands of an electronic design | |
WO2008040748A1 (en) | Method and apparatus for the simultaneous multi-level and/or multi-simulator design optimization of electronic circuits | |
TW202018542A (zh) | 模擬系統與方法 | |
Dghais et al. | New multiport I/O model for power-aware signal integrity analysis | |
KR20020079320A (ko) | Emi 시뮬레이션용 반도체 집적 회로 전원 모델의 작성방법, 장치 및 프로그램 | |
US20160125109A1 (en) | Polymorphic Circuit Simulation System | |
Centomo et al. | Using systemc cyber models in an fmi co-simulation environment: Results and proposed fmi enhancements | |
JP6300833B2 (ja) | シミュレーション方法およびその装置 | |
CN107844678A (zh) | 包含IP/Memory时序路径的spice仿真方法 | |
KR20090072939A (ko) | 반도체 장치에 대한 동시 동작 신호 노이즈에 기초하여 지터를 견적하는 방법, 그 견적에 사용하는 동시 동작 신호노이즈량 대 지터량 상관 관계를 산출하는 방법, 이들을 실현하는 프로그램을 기록한 기록매체, 및 반도체 장치 및 그것이 탑재된 프린트 회로 기판의 설계 방법 | |
US10380304B2 (en) | Assistance programs, design assistance methods, and information processing apparatuses | |
US8458633B2 (en) | Semiconductor integrated circuit design apparatus and method for analyzing a delay in a semiconductor integrated circuit | |
JPH11120214A (ja) | 集積回路のノイズシミュレーション方法及びノイズシミュレーション装置及び記録媒体 | |
CN107292066A (zh) | 一种基于ads和hspice的加密混合模型si仿真方法 | |
CN103186682A (zh) | 应用于电子产品封装设计的电、热以及力学集成设计环境 | |
EP3933655A1 (en) | Information processing device, program, and simulation method | |
CN108920802A (zh) | 电子元件等效直流电阻仿真方法、装置及设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |