CN107506540A - 一种混合模型信号完整性仿真方法 - Google Patents

一种混合模型信号完整性仿真方法 Download PDF

Info

Publication number
CN107506540A
CN107506540A CN201710681824.3A CN201710681824A CN107506540A CN 107506540 A CN107506540 A CN 107506540A CN 201710681824 A CN201710681824 A CN 201710681824A CN 107506540 A CN107506540 A CN 107506540A
Authority
CN
China
Prior art keywords
model
link
end chip
signal
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710681824.3A
Other languages
English (en)
Other versions
CN107506540B (zh
Inventor
荣世立
李永翠
张长林
刘法志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201710681824.3A priority Critical patent/CN107506540B/zh
Publication of CN107506540A publication Critical patent/CN107506540A/zh
Application granted granted Critical
Publication of CN107506540B publication Critical patent/CN107506540B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Quality & Reliability (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请公开了一种混合模型信号完整性仿真方法，包括：建立具有前端芯片模型、中间链路模型和端接阻抗模型瞬态仿真链路；前端芯片模型为Spice模型；在前端芯片的预留端口加入理想阶跃信号，提取达到稳态的阶跃响应数据；将阶跃响应数据导入到通道仿真链路的输入端；通道仿真链路包括后端芯片模型；后端芯片模型为IBIS模型；输入随机码信号至通道仿真链路的输入端，读取后端芯片输出端信号并形成眼图。如此，可以将代表前端芯片特性的Spice模型和代表后端芯片特性的IBIS模型连接起来，使得仿真测试结果包含前端芯片、中间链路、和后端芯片的特性，实现预设芯片的通道仿真。

Description

一种混合模型信号完整性仿真方法
技术领域
本申请涉及芯片仿真测试技术领域，尤其涉及一种混合模型信号完整性仿真方法。
背景技术
数字系统设计过程中，需要采用仿真测试的方法评估不同厂商芯片组成的链路。为实现仿真测试，各个芯片供应商均会提供自己的芯片模型，信号完整性工程师利用芯片模型搭建测试链路，以实现链路评估。目前，厂商提供的芯片模型有多种，比如Spice模型和IBIS AMI模型，但是因为Spice模型和IBIS模型设计原理的不同，模拟前端芯片的Spice模型不能与模拟后端芯片的IBIS模型实现通道仿真。
为了解决Spice模型不能作为发射端芯片模型与作为中继芯片的IBIS模型实现通道仿真的问题，现有技术中采用通用模型近似替代Spice模型，通过一些参数设置使通用模型和Spice模型特性相近，以完成信号仿真。
但是，采用通用模型近似仿真不能保证仿真的准确度，特别是在链路信号质量裕量较小的情况下，仿真测试并不能代表实际链路特性。此外，因为有些厂家提供的Spice模型比较特殊，很难用通用的模型区近似，也就导致无法进行有源仿真，只能依靠经验进行风险评估。
发明内容
本申请提供了混合模型信号完整性仿真方法，以解决前置采用通用模型代替Spice模型作为前端芯片模型和IBIS模型组成链路实现链路信号完整性仿真，仿真结果与实际芯片组成链路的信号完整性差别很大的问题。
本发明实施例提供一种混合模型信号完整性仿真方法，包括以下步骤
建立瞬态仿真链路；所述瞬态仿真链路包括前端芯片模型，位于前端芯片模型输出端的中间链路模型，设置在中间链路模型末端的端接阻抗模型；所述前端芯片模型为Spice模型；
在前端芯片的预留端口加入理想阶跃信号，在中间链路模型的末端提取达到稳态的阶跃响应数据；
将阶跃响应数据导入到通道仿真链路的输入端；所述通道仿真链路包括后端芯片模型；所述后端芯片模型均为IBIS模型；
输入随机码信号至通道仿真链路的输入端，读取后端芯片输出端信号并形成眼图。
可选的，所述中间链路模型为S参数的模型。
可选的，所述中间链路模型为长度为5inch长的走线模型。
可选的，还包括读取所述后置链路模型的输出端信号并生成眼图。
通过建立瞬态仿真链路，获取模拟前端芯片的Spice模型和中间链路模型特性的阶跃响应数据后，将阶跃响应数据导入到通道仿真链路中，就可使得通道仿真链路中的信号具有前端芯片和中间链路模型的特性，如此，可以将代表前端芯片特性的Spice模型和代表后端芯片特性的IBIS模型连接起来，使得仿真测试结果包含前端芯片、中间链路和后端芯片的特性，实现预设芯片的通道仿真。
附图说明
为了更清楚地说明本申请的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的混合模型信号完整性仿真方法流程图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
本发明实施例提供了一种混合模型信号完整性的仿真方法，用于采用Spcie模型仿真前端芯片，利用IBIS模型仿真中继芯片和后端芯片，以测试对应芯片组成的链路信号质量。
图1是本发明实施例提供的混合模型信号完整性仿真方法流程图。如图1所示，本实施例提供的方法包括以下步骤：
S101：建立瞬态仿真链路和通道仿真链路。
因为模拟前端芯片的Spice模型不能与模拟后端芯片的IBIS模型直接构成通道仿真链路进行信号完整性仿真，所以本实施例为前端芯片的Spcie模型建立瞬态仿真链路，并利用瞬态仿真链路获取代表Spice模型特性(也就是前端芯片特性)的阶跃响应数据。
其中，瞬态仿真链路包括代表前端芯片的Spice模型、位于Spice模型输出端的中间链路模型和设置在中间链路模型输出端的端接阻抗模型。中间链路模型用于仿真印刷电路板上连接不同芯片的印刷电路；端接阻抗模型用于仿真输出端端接阻抗，避免因为阻抗不连续而造成信号反射，影响瞬态仿真获得的阶跃响应数据的准确性或者代表性。
通道仿真链路包括代表代表后端芯片的后端芯片IBIS模型。S102：在前端芯片的预留端口加入理想阶跃信号，在中间链路模型的末端提取达到稳态的阶跃响应数据。
前述建立瞬态仿真链路后，就可以通过瞬态仿真链路获得代表前端芯片和中间链路模型特性的阶跃响应数据。具体的，在前端芯片的预留端口处加入理想阶跃响应信号，理想阶跃响应信号的信号幅值由芯片的特性确定；同时，理想阶跃响应信号的输入时间应当保证中间链路模型末端输出的阶跃响应数据达到稳态。应当注意，在提取阶跃响应数据时，采样频率应当保证采集数据具有良好的平滑特性，以使阶跃响应数据能够代表前端芯片和中间链路模型的实际特性。
S103:将阶跃响应数据导入到通道仿真链路的输入端；随后，输入随机码信号至通道仿真链路的输入端，读取后端芯片输出端信号并形成眼图。
获得代表前端芯片Spice模型的阶跃响应数据并导入到通道仿真链路后，通道仿真链路中的处理而产生相应的响应状态，具有前述响应状态的通道仿真链路处理的随机码信号而得到的输出信号也就受到前端Spice模型的影响。将通道仿真链路中后端芯片输出的信号形成眼图后，就可以通过眼图评价信号在前端芯片、中间链路和后置芯片中的传递状态，以及最后输出的信号质量。
应当注意，在其他实施例中，通道仿真链路的建立也可以在获取阶跃响应数据后完成。
实际测试中，为了判断由实际芯片组成的链路针对需要处理的特定类型的标准信号的相应情况，随机码信号的仿真频率、码源类型和均衡等均需要根据前期设置需求设定。在本实施例一具体应用中，由各个芯片组成的链路处理PCIE Gen3标准的信号，所以随机码的频率设置为8G Hz。
本实施例瞬态仿真链路和通道仿真链路的建立均采用相应的仿真测试软件。本实施例中，前述仿真采用了ADS软件；其中：建立瞬态仿真链路采用了ADS软件中的SpiceWizard功能模块，建立通道仿真链路采用了ADS软件的通道仿真模块。
实际应用中，信号链路可能包括过孔、连接器、线缆在内的多种组件，可以借助软件提取这些组件的整体S参数。为了便于验证，本例选取5inch走线模型作为中间链路模型。
以上对本发明实施例中的混合模型信号完整性仿真方法进行了详细介绍。本部分采用具体实施例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的核心思想，在不脱离本发明原理的情况下，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

Claims (4)

1.一种混合模型信号完整性仿真方法，其特征在于：
建立瞬态仿真链路；所述瞬态仿真链路包括前端芯片模型，位于前端芯片模型输出端的中间链路模型，设置在中间链路模型末端的端接阻抗模型；所述前端芯片模型为Spice模型；
在前端芯片的预留端口加入理想阶跃信号，在中间链路模型的末端提取达到稳态的阶跃响应数据；
将阶跃响应数据导入到通道仿真链路的输入端；所述通道仿真链路包括后端芯片模型；所述后端芯片模型均为IBIS模型；
输入随机码信号至通道仿真链路的输入端，读取后端芯片输出端信号并形成眼图。
2.根据权利要求1所述的方法，其特征在于：
所述中间链路模型为S参数的模型。
3.根据权利要求2所述的方法，其特征在于：
所述中间链路模型为长度为5inch长的走线模型。
4.根据权利要求1-3任一项所述的方法，其特征在于：
还包括读取所述中间链路模型的输出端信号并生成眼图。
CN201710681824.3A 2017-08-10 2017-08-10 一种混合模型信号完整性仿真方法 Active CN107506540B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710681824.3A CN107506540B (zh) 2017-08-10 2017-08-10 一种混合模型信号完整性仿真方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710681824.3A CN107506540B (zh) 2017-08-10 2017-08-10 一种混合模型信号完整性仿真方法

Publications (2)

Publication Number Publication Date
CN107506540A true CN107506540A (zh) 2017-12-22
CN107506540B CN107506540B (zh) 2020-03-06

Family

ID=60689536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710681824.3A Active CN107506540B (zh) 2017-08-10 2017-08-10 一种混合模型信号完整性仿真方法

Country Status (1)

Country Link
CN (1) CN107506540B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108733929A (zh) * 2018-05-23 2018-11-02 郑州云海信息技术有限公司 一种加密混合模型的信号完整性仿真方法
CN109492326A (zh) * 2018-11-30 2019-03-19 杭州朝辉电子信息科技有限公司 一种基于云技术的pcb信号完整性仿真系统及其仿真方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030182640A1 (en) * 2002-03-20 2003-09-25 Alani Alaa F. Signal integrity analysis system
CN1691020A (zh) * 2004-04-30 2005-11-02 华为技术有限公司 一种快速产生伪随机码激励源进行仿真的方法
CN102314532A (zh) * 2010-07-02 2012-01-11 中兴通讯股份有限公司 一种ibis模型验证方法和系统
CN103488840A (zh) * 2013-09-27 2014-01-01 中国东方电气集团有限公司 一种印制电路板级传导电磁干扰建模的系统和方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030182640A1 (en) * 2002-03-20 2003-09-25 Alani Alaa F. Signal integrity analysis system
CN1691020A (zh) * 2004-04-30 2005-11-02 华为技术有限公司 一种快速产生伪随机码激励源进行仿真的方法
CN102314532A (zh) * 2010-07-02 2012-01-11 中兴通讯股份有限公司 一种ibis模型验证方法和系统
CN103488840A (zh) * 2013-09-27 2014-01-01 中国东方电气集团有限公司 一种印制电路板级传导电磁干扰建模的系统和方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BONNIE C.BAKER: "IBIS模型，第3部分：利用IBIS模型研究信号完整性问题", 《模拟应用期刊》 *
后盾 等: "IBIS模型及其在信号完整性仿真中的应用", 《无线电工程》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108733929A (zh) * 2018-05-23 2018-11-02 郑州云海信息技术有限公司 一种加密混合模型的信号完整性仿真方法
WO2019223234A1 (zh) * 2018-05-23 2019-11-28 郑州云海信息技术有限公司 一种加密混合模型的信号完整性仿真方法
US11347921B2 (en) 2018-05-23 2022-05-31 Zhengzhou Yunhai Information Technology Co., Ltd. Signal integrity simulation method for encryption hybrid model
CN109492326A (zh) * 2018-11-30 2019-03-19 杭州朝辉电子信息科技有限公司 一种基于云技术的pcb信号完整性仿真系统及其仿真方法
CN109492326B (zh) * 2018-11-30 2023-02-10 杭州朝辉电子信息科技有限公司 一种基于云技术的pcb信号完整性仿真系统及其仿真方法

Also Published As

Publication number Publication date
CN107506540B (zh) 2020-03-06

Similar Documents

Publication Publication Date Title
CN107633720B (zh) 一种用于电子电路实验教学的云端智能平台
CN106155950A (zh) 参数处理方法及装置
EP1489511A3 (en) Hierarchical, Network-Based emulation System
CN111858373A (zh) 一种基于动态模拟控制板串口协议的物联网应用测试方法
CN201134808Y (zh) 线路差动保护光纤通道模拟装置
CN114417768B (zh) 一种以太网芯片的数模混合仿真方法及系统
CN103475407B (zh) 基于eml的光模块下行信道的调试系统
CN107506540A (zh) 一种混合模型信号完整性仿真方法
CN106817180A (zh) 一种自动化测试系统及方法
CN107818215A (zh) 一种智能变电站二次系统通用硬件仿真装置及方法
CN107609219A (zh) 一种混合模型信号完整性仿真方法
CN108733929B (zh) 一种加密混合模型的信号完整性仿真方法
CN104638767B (zh) 一种面向智能变电站测试的间隔层数据源模拟方法及装置
CN103248527A (zh) 以太网一致性测试工装装置、测试系统及测试方法
CN105510663B (zh) 一种应用于高幅值差分信号的自动化采集测试方法
CN101299223B (zh) 一种高速串行通道接收器均衡的仿真方法及装置
CN104915496A (zh) 一种差分信号线的布线方法及装置
CN208110030U (zh) 一种电表通信模块的通信测试板
CN109347548B (zh) 一种光路集成测试平台
CN205545290U (zh) 一种新型多通道流星余迹信道模拟器
CN105956230B (zh) 一种电气参数补偿方法及装置
CN113986600B (zh) 一种用于芯片串行接口的测试方法、装置和芯片
CN107292066A (zh) 一种基于ads和hspice的加密混合模型si仿真方法
CN201260229Y (zh) 一种远程手机测试系统及装置
CN207937858U (zh) 安全稳定控制装置的测试系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant