CN109479373A - 模塑互连器件及制造其的方法 - Google Patents

模塑互连器件及制造其的方法 Download PDF

Info

Publication number
CN109479373A
CN109479373A CN201780042211.3A CN201780042211A CN109479373A CN 109479373 A CN109479373 A CN 109479373A CN 201780042211 A CN201780042211 A CN 201780042211A CN 109479373 A CN109479373 A CN 109479373A
Authority
CN
China
Prior art keywords
mid
substrate
copper
plating
metal deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780042211.3A
Other languages
English (en)
Inventor
张翠珠
史蒂文·林格
高贤钟
派翠克·雷利
姜锡民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Molex LLC
Original Assignee
Molex LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Molex LLC filed Critical Molex LLC
Publication of CN109479373A publication Critical patent/CN109479373A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0236—Plating catalyst as filler in insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/51—Plural diverse manufacturing apparatus including means for metal shaping or assembling
    • Y10T29/5193—Electrical connector or terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

在一些实施例中，一种制造工艺包括将一钯催化材料注塑成型为一基板；在基板的外部的且露出的表面上形成一薄铜膜；烧蚀或去除基板的铜膜以提供铜膜的第一部分、第二部分以及可选的第三部分以及烧蚀的部分；电解镀覆各部分以形成金属镀覆的部分；以及烧蚀或去除第二部分以隔离第一部分。金属镀覆的第一部分包括一模塑互连器件(MID)的一电路部分，而且其中金属镀覆的第三部分包括一MID的一法拉第氏罩部分。可包括一软蚀刻步骤。可添加一阻焊膜施加步骤连同一相关的阻焊膜去除步骤。

Description

模塑互连器件及制造其的方法
相关申请
本申请主张于2016年7月7日提交的美国临时申请号US62/359,365以及于2016年12月16日提交的美国临时申请号US62/435,305的优先权，这两个临时申请的内容全部并入本文。
背景技术
模塑互连器件(“MID”)是三维制造零件，其通常包括塑料构件以及电子电路迹线。创建一塑料基板(substrate)或基座(housing)且将电气电路和设备(devices)镀覆、分层(layered)或植入在塑料基板上。MID通常比常规制造部件的零件少，这节省了空间和重量。MID的应用包括移动电话、自动取款机、汽车的方向盘构件、RFID构件、照明设备、医疗设备以及许多其他的消费和/或商业产品。
目前制造MID的工艺包括双射成型(two-shot molding)、激光直接成型技术(LDS)、显微集成加工技术(MIPTEC)以及一激光加成技术(laser developed additivetechnology)。这些制造工艺各在本领域中已经公知了一段时间，但是各具有其自己的缺点，使得许多人群认为对制造MID的进一步改进将是有益的。
双射成型涉及使用两个分离的塑料零件，通常是一个能镀覆的和一个不能镀覆的。能镀覆的零件形成电路，而不能镀覆的零件完成机械功能并完成成型(molding)。两个零件融接(fuse)在一起且通过使用化学镀(electroless plating)创建电路。能镀覆的塑料被金属化，而不能镀覆的塑料保持不导电。
LDS技术涉及注塑成型(injection molding)步骤(使用任意各种介电热塑性材料，包括聚酰胺、聚碳酸酯以及液晶聚合物)、激光活化(activation)热塑性材料、然后进行金属化(化学镀)。激光将一布线图案刻蚀到零件上并准备将其金属化。使用LDS时，仅需要单种(single)热塑性材料，从而使成型步骤成为单射工艺(one-shot process)，且与双射成型工艺相比通常是优选的。
由松下公司提供的MIPTEC技术涉及一成型阶段、一电路形成阶段、一镀覆阶段以及一切割阶段。
成型阶段包括使用一热塑性树脂(诸如聚邻苯二甲酰胺(PPA))注塑成型所需的形状。
电路形成阶段包括两个步骤，即：(1)金属化；以及(2)图案化。在基底(base)金属化工艺(铜预镀，copper-strike)中形成薄铜膜。然后使用一激光去除铜并勾勒(outline)出电路图案，其中激光的波长和照射时间(exposure time)被优化以实现铜的去除但不损坏基板。
镀覆阶段包括两个或三个步骤，即：(1)电解铜镀覆；(2)可选的软蚀刻(softetching)；以及(3)电解镍镀覆和金镀覆。首先，电镀覆铜以形成电路图案。然后，如果需要，应用软蚀刻以去除电路形成阶段中未被激光去除的不必要的铜预镀。最后，将镍和金镀覆在电解镀覆的铜上，形成电路图案以有助防止氧化和腐蚀。
然后，一可选的切割阶段包括将片材(sheet)切成多个独立的MID。
因此，像LDS技术一样，MIPTEC技术只有一单射成型工艺，而且还可以提供能精细图案化和安装裸芯片的MID。
激光加成技术类似于MIPTEC技术，但允许其他热塑性材料(诸如聚酰胺(PA)、聚碳酸酯(PC)以及丙烯腈丁二烯苯乙烯(ABS)或液晶聚合物(LCP))在此工艺中使用。然而，像聚邻苯二甲酰胺(PPA)一样，这些热塑性材料都是介电材料并且在电路形成阶段之前需要独立的且额外的表面活化处理步骤。这个额外的步骤增加了这些技术的时间和费用。
MIPTEC和LDS技术工艺针对不在视距(line-of-sight)内的镀覆特征存在局限性且在一些情况下甚至不可能。例如，如图25和图26所示，示出了一通孔型穿孔(via)60。如图25所示，由于施加到塑料表面的化学物质也需要施加到穿孔60的竖直壁上，所以通孔型穿孔60的镀覆不能用MIPTEC技术工艺实现。如图26所示，因为由于激光活化所需的入射角而不能实现竖直壁，所以通孔型穿孔60的镀覆不能用一LDS技术工艺实现。图27示出了一不同的视距特征70，这里称为一悬垂(overhang)或一底切(undercut)，其可能用一MIPTEC和/或LDS技术工艺是不可行的。
发明内容
一种制造工艺的一第一优选实施例包括步骤：将一钯催化材料(例如诸如树脂或环氧成型化合物)注塑成型为一所需形状的一钯催化基板；在钯催化基板的外部的且露出的的表面上形成一薄铜膜；从钯催化基板上烧蚀或去除一些铜膜以提供铜膜的第一部分、第二部分以及可选的第三部分；电解镀覆铜膜的第一部分、第二部分以及第三部分的每一个以形成金属镀覆的第一部分、第二部分以及第三部分；且烧蚀或去除第二部分以将金属镀覆的第一部分和金属镀覆的第三部分隔离，其中金属镀覆的第一部分包括一模塑互连器件(MID)部分的一电路部分，而且其中金属镀覆的第三部分包括MID的一法拉第氏罩部分。
一种制造工艺的一第二优选实施例包括步骤：将一钯催化材料(例如诸如树脂或环氧成型化合物)注塑成型为一所需形状的一钯催化基板；在钯催化基板的外部的且露出的表面上形成一薄铜膜；从钯催化基板上烧蚀或去除一些铜膜以提供铜膜的第一部分、第二部分以及可选的第三部分；电解铜镀覆；软蚀刻以去除任何不必要的铜；电解镍镀覆；电解金镀覆；以及烧蚀或去除第二部分以将金属镀覆的第一部分和金属镀覆的第三部分隔离，其中金属镀覆的第一部分包括MID的一电路部分，而且其中金属镀覆的第三部分包括MID的一法拉第氏罩部分。
一种制造工艺的一第三优选实施例包括步骤：将一钯催化材料(例如诸如树脂或环氧成型化合物)注塑成型为一所需形状的一钯催化基板；在钯催化基板的外部的且露出的表面上形成一薄铜膜；从钯催化基板上烧蚀或去除一些铜膜以提供烧蚀的部分和铜膜的第一部分、第二部分以及可选的第三部分；使铜膜的第一部分、第二部分以及第三部分的每一个电解镀覆上铜镀覆层；非选择性地添加阻焊膜；从第一部分的多个部分(所述多个部分将形成用于将MID连接于相关的设备或组件(诸如一印刷电路板)的多个接触点)以及从所述烧蚀的部分选择性地去除阻焊膜；覆使多个接触点电解镀覆上镍镀覆层和金镀覆层以形成金属镀覆的第一部分、第二部分和第三部分；以及烧蚀或去除第二部分以将金属镀覆的第一部分与金属镀覆的第三部分隔离，其中金属镀覆的第一部分包括MID的一电路部分，而且其中金属镀覆的第三部分包括MID的一法拉第氏罩部分。
一种制造工艺的一第四优选实施例包括步骤：将一钯催化材料(例如诸如树脂或环氧成型化合物)注塑成型为一所需形状的一钯催化基板；在钯催化基板的外部的且露出的表面上形成一薄铜膜；从钯催化基板上烧蚀或去除一些铜膜以提供烧蚀的部分和铜膜的第一部分、第二部分以及可选的第三部分；使铜膜的第一部分、第二部分以及第三部分的每一个电解镀覆上铜镀覆层、镍镀覆层和金镀覆层；非选择性地添加阻焊膜；从第一部分的多个部分(所述多个部分将形成用于将MID连接到相关的设备或组件(诸如一印刷电路板)的多个接触点)以及从所述烧蚀的部分选择性地去除阻焊膜；以及烧蚀或去除第二部分以将金属镀覆的第一部分与金属镀覆的第三部分隔离，其中金属镀覆的第一部分包括MID的一电路部分，而且其中金属镀覆的第三部分包括MID的一法拉第氏罩部分。
各制造工艺产生具有一钯催化基板的一MID、一电路部分以及一可选的法拉第氏罩部分，其中法拉第氏罩部分和电路部分可彼此隔离。
以下将进一步详细说明本发明的这些和其它方面和特征。
附图说明
图1是一流程图，示出制造一模塑互连器件(MID)的一工艺的一第一实施例的步骤；
图2是一流程图，示出制造工艺的第一实施例的一电解镀覆步骤的子步骤；
图3是一片材的一立体图；
图4是与片材分离的其中一个基板的一立体图；
图5是图4的基板的一俯视图；
图6是图4的基板的一仰视图；
图7是一第一组件的一剖开图；
图8是一第二组件的一立体图；
图9是图8的第二组件的一俯视图；
图10是图8的第二组件的一仰视图；
图11是一第三组件的一立体图；
图12是图11的第三组件的一俯视图；
图13是图11的第三组件的一仰视图；
图14是根据一实施例的图11的第三组件的以立体示出的一剖开图；
图15是图14的一部分的一放大图；
图16是一第四组件的一立体图；
图17是一流程图，示出制造一模塑互连器件(MID)的一工艺的一第二实施例的步骤；
图18是一流程图，示出制造一模塑互连器件(MID)的一工艺的一第三实施例的步骤；
图19是根据第三实施例MID在形成期间的一部分立体剖开图；
图20是根据第三实施例MID在形成期间的一立体图；
图21是根据第三实施例MID在形成期间的一立体图；
图22是一流程图，示出制造一模塑互连器件(MID)的一工艺的一第四实施例的步骤；
图23是根据第四实施例MID在形成期间的一部分立体剖开图；
图24是根据第四实施例MID在形成期间的一立体图；
图25至图27示出有现有技术的视距特征的剖视图，诸如可以通过工艺的任何实施例进行镀覆的通孔型穿孔和悬垂或底切。
具体实施方式
本发明涉及用于形成一模塑互连器件(MID)50的新颖的制造工艺100、200、300、400。制造工艺100、200、300、400对MID(诸如印刷电路板、柔性电路、连接器、热管理特征、电磁干扰(EMI)屏蔽、大(high)电流导体、射频识别(RFID)装置、天线、无线电源、传感器、MEMS装置、LED、微处理器和存储器、ASIC、被动部件(passives)以及其它电气装置和机电装置)的创建是有用的。
关注与用于形成MID 50的制造工艺100的一第一实施例有关的图1至图16。图1示出说明制造工艺100的步骤的一流程图。图2示出说明制造工艺100的一子过程的步骤的一流程图。制造工艺100包括一成型阶段、一电路形成阶段、一镀覆阶段以及一切割阶段。
制造工艺100的成型阶段有利地只包括一单个步骤，该步骤将由附图标记110标示。步骤110是一注塑成型步骤，其中，一钯催化材料(在本领域中有时称为钯掺杂)(例如,诸如树脂或环氧成型(expoxy molding)化合物)以出于生产的目的包含多个连接的基板114(各以预定形状形成)的一片材112的形式注塑成型。各基板114可以以一所期望的三维形状形成。在一些实施例中，各基板114由相同的三维形状制成。图3示出在步骤110完成后MID 50的形成，其中片材112包括多个基板114。图4至图6示出一单个的基板114。注塑成型的材料是一钯催化树脂，但是旨在包括其中钯(或不需要进行表面处理以接受金属化的任何类似的材料)被提供在材料本身内或注入(infuse)材料本身内的各种材料。
制造工艺100的电路形成阶段包括将称为步骤120和步骤130的两个步骤。
步骤120是一金属化步骤，其中在钯催化基板114的外部的且露出的表面上形成一薄铜膜122以形成一第一组件123。金属化步骤120通常称为铜预镀。图7示出步骤120完成后MID 50的形成，其中基板114具有形成于其上的铜膜122(为了清楚起见，第一组件123以剖开示出，以示出基板114)。不具有形成于其上的铜膜122的部分124(为了清楚起见用阴影线标示)是基板114连接于片材112中的相邻基板114的地方。部分124只是用来说明但不表示所要求的用于连接点的位置。
步骤130是一电路图案化步骤，其中一激光(未示出)将铜膜122的部分从第一组件123上烧蚀(ablate)或去除，以使基板114的部分131、132露出且形成一第二组件133。此操作在剩余的铜膜122内定义且勾勒出一电路图案以提供给MID 50。图8至图10示出步骤130完成后MID 50的形成，其中未烧蚀/去除的铜膜122优选地包括第一部分134、第二部分136以及可选的(optional)的且大小/形状可选择(selective)的第三部分138，这三个部分将经历镀覆阶段，这在下面将作进一步说明。第一部分134形成电路图案，如果设置第三部分138，第二部分136形成将第一部分134连接于第三部分138的一总线(bus)部分；且如果设置第三部分138，第三部分138通常是一法拉第氏罩部分(Faraday cage portion)(在下文中，第二部分136以单数说明，但可能设置超过一个的第二部分136；在下文中，第三部分138以单数说明，但可能设置超过一个的第三部分138)。剩余的步骤将描述和说明示出的第三部分138，同时理解的是第三部分138的大小/形状可根据要求改变，且还理解的是可能根本不设置第三部分138。
制造工艺100的镀覆阶段包括将称为步骤140和步骤150的两个步骤。
步骤140是一电解镀覆步骤，其中一探测器(未示出)贴接或连接于第一部分134、第二部分136以及第三部分138中的一个且电流经(run through)第一部分134、第二部分136以及第三部分138并且将来自所需金属浴槽(metallic bath)的所需的金属分子被吸引(drawn)并固定于第一部分134、第二部分136以及第三部分138，直到第一部分134、第二部分136以及第三部分138的所需的金属镀覆层达到(built up to)所需的厚度，因此形成金属镀覆的第一部分144、第二部分146以及第三部分148(将理解的是，金属镀覆的第三部分148将仅在设置第三部分138时才形成)，从而形成一第三组件143。图11至图13示出步骤140完成后MID 50的形成。
将理解的是电解镀覆步骤140可包括根据需要的任何金属的电解镀覆。在一优选的实施例中，电解镀覆步骤140开始于一步骤141，其中一铜材料电解镀覆于第一部分144、第二部分146以及第三部分148上以形成一铜镀覆层173；接着是一步骤171，其中一镍材料电解镀覆于铜材料173上以形成一镍镀覆层174；接着是一步骤172，其中一金材料电解镀覆于镍材料147上以形成一金镀覆层175，如图14和图15所示。
步骤150是一电路隔离步骤，其中一激光(未示出)烧蚀或去除形成的第二(总线)部分136/146，从第二部分146开始且终止于第二部分136，直到基板114的表面设于(provided)第一部分144和第三部分148之间，从而使基板114的部分152设置成是可见的，从而形成一第四组件153。烧蚀的部分152连接于烧蚀的部分132或与烧蚀的部分132连续，这样第一部分144(即电路图案)与第三部分148(即法拉第氏罩部分)隔离。图16示出步骤150完成后的MID 50。
步骤160是一切割步骤，其中将片材112切块(dice)以将各MID 50分离。片材112可沿着锯道(saw streets)162被切块(锯道162未在图4至图16示出)，从而露出部分124。
在执行制造工艺100的步骤160之前或是之后，可以根据需要且以多种已知的方式中的任何一种方式检测一个或多个MID 50，以确保MID 50适合于其预期用途。而后MID 50可封装和运输。如果需要，在封装和运输MID 50之前电子器件还可电连接且固定于第一部分144，即电路部分。将理解的是，MID 50的片材112可在切割步骤160执行之前被封装和运输。
关注与用于形成MID 50的制造工艺200的一第二实施例相关的图17。图17示出说明制造工艺200的步骤的一流程图。像制造工艺100一样，制造工艺200包括一成型阶段、一电路形成阶段、一镀覆阶段以及一切割阶段。制造工艺200包括来自制造工艺100的各相同的步骤110、120、130、140(包括步骤141、142、143)、150、160，而且还包括优选是镀覆阶段的一部分的另一步骤245。步骤245是一软蚀刻步骤，软蚀刻步骤将优选在步骤141之后但步骤142之前进行。作为软蚀刻步骤245的一部分，应用软蚀刻以将任何不必要的铜从不是MID50的第一部分144、第二部分146或第三部分148中的部分去除且避免任何不必要的镍和/或金镀覆。
关注与用于形成MID 50的制造工艺300的一第三实施例相关的图18至图21。图18示出说明制造工艺300的步骤的一流程图。像制造工艺100一样，制造工艺300包括一成型阶段、一电路形成阶段、一镀覆阶段以及一切割阶段。制造工艺300包括来自制造工艺100的各相同的步骤110、120、130、141、142、143、150、160，还包括在步骤141之后且步骤142之前的步骤380、381。软蚀刻步骤245可包含在步骤141之后。
步骤380是一阻焊膜(solder resist)添加步骤，其中阻焊膜337被非选择性地(non-selectively)添加到整个组件(包括铜镀覆层173以及烧蚀的部分131、132)上，如图19所示。步骤380是一阻焊膜去除步骤，其中一激光(未示出)将阻焊膜337从覆盖(overlaying)第一部分134的铜镀覆层173的一个或多个部分339烧蚀或去除，这将形成用于将MID 50连接于一相关的设备或组件(诸如一印刷电路板)的接触点，如图20所示。在一些实施例中，烧蚀的部分131、132上以及第二部分136上的阻焊膜337也在步骤380中去除。在一些实施例中，所有覆盖烧蚀的部分131、132的阻焊膜337均被去除。在一些实施例中，覆盖烧蚀的部分131、132的阻焊膜337仅一部分被去除。可替代地或另外地，在步骤150期间，将阻止第一部分144隔离的第二部分136上的阻焊膜337以及残留在被烧蚀部分131、132上的阻焊膜337去除。此后，在步骤142以及步骤143中，如图21所示，镍镀覆层174和金镀覆层175只电解镀覆于部分339。这个制造工艺300减少了所使用的贵金属的量，并且一旦将所得的MID 50焊接于另一部件上，就限制焊料流动。
关注与用于形成MID 50的制造工艺400的一第四实施例相关的图22至图24。图22示出说明制造工艺400的步骤的一流程图。像制造工艺100一样，制造工艺400包括一成型阶段、一电路形成阶段、一镀覆阶段以及一切割阶段。制造工艺300包括来自制造工艺100的各相同的步骤110、120、130、141、142、143、150、160，还包括在步骤143之后且步骤150之前的步骤490、491。软蚀刻步骤245可包含在步骤141之后。
步骤490是一阻焊膜添加步骤，其中阻焊膜337非选择性地添加到整个组件(包括金镀覆层175以及烧蚀的部分131、132)上，如图23所示。步骤491是一阻焊膜去除步骤，其中一激光(未示出)将阻焊膜337从覆盖第一部分134的金镀覆层175的一个或多个部分439(其将形成用于将MID 50连接于一相关的设备或组件(诸如一印刷电路板)的接触点)烧蚀或去除，如图24所示。在一些实施例中，在步骤491中也去除烧蚀的部分131、132上和第二部分136上的阻焊膜337。在一些实施例中，覆盖烧蚀的部分131、132的所有阻焊膜337被去除。在一些实施例中，覆盖烧蚀的部分131、132的阻焊膜337的仅一部分被去除。可替代地或另外地，在步骤150中，将阻止第一部分144的隔离的第二部分136上的阻焊膜337以及残留在被烧蚀部分131、132上的阻焊膜337去除。这个制造工艺400一旦产生的MID 50被焊接于另一部件上，就限制焊料流动。
与现有公知的MID制造工艺相比，形成MID 50的制造工艺100、200、300、400是有优势的，特别是与MIPTEC和激光加成技术工艺相比。更具体地，因为注塑成型材料注入有钯，则在所有的现有公知的MID制造工艺中所要求的对基板114进行任何类型的表面活化处理不是必须的。因此，制造工艺100、200、300、400去除所有现有公知的MID制造工艺都需要的一步骤，从而节省制造成本和制造时间。
针对不在视距内的镀覆特征，MIPTEC和LDS技术工艺还有局限性且在一些情况下甚至不可能。例如，如图25和图26所示，示出一通孔类型的穿孔60。如图25所示，通孔类型的穿孔60的镀覆不能通过MIPTEC技术工艺实现，因为施加到塑料表面的化学物质也需要施加于穿孔60的竖直壁上。如图26所示，通孔类型的穿孔60的镀覆无法通过LDS技术工艺实现，因为由于激光活化所需的入射角而无法实现竖直壁。图27示出一不同的视距特征70，这里称为一悬垂或一底切，这在一MIPTEC和/或LDS技术工艺可能是不可行的。然而，图25至图27的通孔类型的穿孔60和悬垂/底切70可以容易地采用本文说明和示出的制造工艺100、200、300、400进行镀覆。
此外，与现有公知的MID制造工艺相比，已确定制造工艺100、200、300、400提供了改进的镀覆粘合性，从而使由制造工艺100、200、300、400形成的MID 50比由现有公知的MID制造工艺形成的MID更强壮(robust)和可靠。
有利地，制造工艺100、200、300、400各可提供具有一法拉第氏罩结构的一MID 50，其中第三部分148提供为任何封装的集成电路应用在提供更好的EMI屏蔽上有用的法拉第氏罩结构。为了协助提供法拉第氏罩结构，设置于片材112的各基板114可具有沿锯道形成的一个或多个穿孔(未示出)，即在步骤160期间将片材112切块以提供多个独立的MID 50。这些穿孔允许对MID 50的各自的所有面用步骤120以及步骤140/140a金属化以及电解镀覆。将理解的是，如果提供法拉第氏罩结构，则法拉第氏罩结构的大小/形状可以根据需要变化。
在此引用的包括出版物、专利申请以及专利的所有参考文献在此通过援引而同等程度地合并，就像各个参考文献单独且具体指出为通过援引合并且其整体上被阐述的一样。
在说明本发明的上下文中(尤其是在下面权利要求的上下文中)，术语“一(用于辅音前)”及“一(用于元音前)”和“所述”以及“至少一个”和类似的指称(referents)的使用将解释为涵盖单数和复数形式，除非本文另有说明或上下文明确否认。后随一个或多个物品的一列表的术语“至少一个”的使用(例如“A和B中的至少一个”)将解释为指的是从所列的物品中选择的一个物品(A或B)或所列的物品中的两个或更多个的任意组合(A和B)，除非另有说明或上下文明确否认。除非另有说明，术语“包括”、“具有”、“包含”以及“含有”将被解释为开放性术语(即意味着“包括但不限于”)。本文中引用的数值范围仅旨在作为一种将落入在该范围内的各单值独立参照的简略方式，除非本文另有说明，且各单值合并到本说明书中，就像它独立在本文中被引用一样。此处说明的所有工艺可以以任何合适的顺序执行，除非本文另有说明或上下文明确否认。本文提供的任一和所有的例子或示范性的语言(例如“诸如”)的使用旨在仅更好地解释本发明且不是对本发明的范围进行限制，除非另有主张。在本申请中没有任何语言应被解释为表明任何未主张的部件对实践本发明是必不可少的(essential)。
本文说明了本发明的优选实施例，包括发明人了解的实现本发明的最佳方式。对于本领域普通技术人员而言，通过阅读前述说明，这些优选实施例的变型可能变得显而易见。发明人期望本领域普通技术员合适地使用这些变型，并且发明人意指本发明将在除了本文具体说明以外的方法实施。因此，在适用法律允许的情况下，本发明包括随附权利要求引用的主题的所有修改及等同物。此外，上述部件在其所有可能的变型下的任何组合将包括在本发明内，除非另有说明或上下文明确否认。

Claims (24)

1.一种形成一模塑互连器件(MID)的方法，所述方法包括步骤：
a)将一钯催化材料注塑成型为一所需形状的一钯催化基板；
b)在所述钯催化基板的外部的且露出的表面上形成一薄铜膜；
c)从所述钯催化基板上烧蚀或去除一些所述铜膜以提供所述铜膜的至少第一部分和第二部分以及一个或多个烧蚀的部分；
d)电解镀覆铜膜的所述第一部分和第二部分的每一个以形成至少金属镀覆的第一部分和第二部分；以及
e)烧蚀或去除所述第二部分以隔离所述金属镀覆的第一部分，其中所述金属镀覆的第一部分包括MID的一电路部分。
2.如权利要求1所述的方法，其中，在步骤c)中提供所述铜膜的一第三部分，其中在步骤d)中电解镀覆所述铜膜的第三部分以形成一金属镀覆的第三部分，且其中，步骤e)产生包括MID的一法拉第氏罩部分的金属镀覆的第三部分。
3.如权利要求1所述的方法，其中，步骤(d)还包括电解铜镀覆、电解镍镀覆以及电解金镀覆。
4.如权利要求3所述的方法，还包括：软蚀刻步骤以去除任何不必要的铜，其中，所述软蚀刻步骤在所述的电解铜镀覆步骤之后且电解镍镀覆步骤之前进行。
5.如权利要求1所述的方法，其中，在步骤a)中所述注塑成型步骤提供具有多个所述钯催化基板的一片材。
6.如权利要求5所述的方法，还包括：将所述片材切块以将多个MID彼此分离的步骤f)。
7.一种形成一模塑互连器件(MID)的方法，所述方法包括步骤：
a)将一钯催化材料注塑成型为一所需形状的一钯催化基板；
b)在所述钯催化基板的外部的且露出的表面上形成一薄铜膜；
c)从所述钯催化基板上烧蚀或去除一些铜膜以提供第一部分和第二部分以及一个或多个烧蚀的部分；
d)使所述铜膜的第一部分电解镀覆上一第一镀覆物以形成一组件；
e)非选择性地将阻焊膜添加到所述组件上；
f)从所述第一部分的一个或多个部分上烧蚀或去除所述阻焊膜；
g)电解镀覆所述第一部分的所述一个或多个部分以形成一金属镀覆的第一部分；以及
h)烧蚀或去除所述第二部分、第二部分上的阻焊膜以及所述一个或多个烧蚀的部分上的阻焊膜以隔离所述金属镀覆的第一部分，其中所述金属镀覆的第一部分包括MID的一电路部分。
8.如权利要求7所述的方法，其中，步骤c)提供所述铜膜的一第三部分，其中，步骤d)电解镀覆所述铜膜的第三部分以形成一金属镀覆的第三部分，而且其中，步骤h)产生包括MID的一法拉第氏罩部分的所述金属镀覆的第三部分。
9.如权利要求7所述的方法，其中，所述烧蚀或去除一个或多个烧蚀的部分上的阻焊膜的步骤在步骤f)期间进行。
10.如权利要求7所述的方法，其中，在步骤d)中所述镀覆物是铜镀覆层，且其中，步骤g)包括电解镍镀覆的步骤以及电解金镀覆的步骤。
11.如权利要求10所述的方法，还包括：软蚀刻步骤以去除任何不必要的铜，其中，所述软蚀刻步骤在步骤d)之后进行。
12.如权利要求7所述的方法，其中，步骤a)提供具有多个所述钯催化基板的一片材。
13.如权利要求12所述的方法，还包括：将所述片材切块以将多个MID彼此分离的步骤i)。
14.一种形成一模塑互连器件(MID)的方法，所述方法包括步骤：
a)将一钯催化材料注塑成型为一所需形状的一钯催化基板；
b)在所述钯催化基板的外部的且露出的表面上形成一薄铜膜；
c)从所述钯催化基板上烧蚀或去除一些所述铜膜以提供所述铜膜的第一部分和第二部分以及一个或多个烧蚀的部分；
d)使所述铜膜的第一部分电解镀覆上一镀覆物以形成一组件；
e)非选择性地将阻焊膜添加到所述组件上；
f)烧蚀或去除所述第二部分、第二部分上的阻焊膜、所述第一部分的一个或多个部分上的阻焊膜以及所述一个或多个烧蚀的部分上的阻焊膜以隔离金属镀覆的第一部分，所述金属镀覆的第一部分包括MID的一电路部分。
15.如权利要求14所述的方法，其中，步骤c)提供所述铜膜的一第三部分，其中，步骤d)电解镀覆所述铜膜的第三部分以形成一金属镀覆的第三部分，而且其中，步骤g)产生包括MID的一法拉第氏罩部分的所述金属镀覆的第三部分。
16.如权利要求14所述的方法，其中，所述烧蚀或去除一个或多个烧蚀的部分上的阻焊膜的步骤在步骤f)期间进行。
17.如权利要求14所述的方法，其中，步骤d)包括电解铜镀覆的步骤、电解镍镀覆的步骤以及电解金镀覆的步骤。
18.如权利要求17所述的方法，还包括：软蚀刻的步骤以去除任何不必要的铜，其中，所述软蚀刻步骤在所述电解铜镀覆步骤之后进行。
19.如权利要求14所述的方法，其中，步骤a)提供具有多个所述钯催化基板的一片材。
20.如权利要求14所述的方法，还包括：步骤h)将所述片材切块以将多个MID彼此分离。
21.一种模塑互连器件(MID)，包括：
一钯催化基板；
一电路部分；以及
一法拉第氏罩部分，所述法拉第氏罩部分与所述电路部分隔离。
22.如权利要求21所述的MID，其中，所述电路部分以及法拉第氏罩部分各具有固定于所述钯催化基板的一金属化层以及固定于所述金属化层的一电解金属镀覆层。
23.如权利要求21所述的MID，其中，所述金属化层由铜形成。
24.如权利要求21所述的MID，其中，所述电解金属镀覆层由一电解铜镀覆层、一电解镍镀覆层以及一电解金镀覆层形成。
CN201780042211.3A 2016-07-07 2017-07-05 模塑互连器件及制造其的方法 Pending CN109479373A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662359365P 2016-07-07 2016-07-07
US62/359,365 2016-07-07
US201662435305P 2016-12-16 2016-12-16
US62/435,305 2016-12-16
PCT/US2017/040721 WO2018009543A1 (en) 2016-07-07 2017-07-05 Molded interconnect device and method of making same

Publications (1)

Publication Number Publication Date
CN109479373A true CN109479373A (zh) 2019-03-15

Family

ID=60901646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780042211.3A Pending CN109479373A (zh) 2016-07-07 2017-07-05 模塑互连器件及制造其的方法

Country Status (6)

Country Link
US (2) US11357112B2 (zh)
JP (1) JP6771837B2 (zh)
KR (1) KR102221083B1 (zh)
CN (1) CN109479373A (zh)
TW (1) TWI678953B (zh)
WO (1) WO2018009543A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109479373A (zh) 2016-07-07 2019-03-15 莫列斯有限公司 模塑互连器件及制造其的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07286280A (ja) * 1994-04-18 1995-10-31 Hitachi Cable Ltd パターン状の金属層を有するプラスチック成形品の製造方法
US20080212972A1 (en) * 2006-12-15 2008-09-04 Nelson Stephen T Molded communications module having integrated plastic circuit structures
JP2010205929A (ja) * 2009-03-03 2010-09-16 Fujikura Ltd プラスチック部材への回路形成方法
CN104054008A (zh) * 2012-01-13 2014-09-17 松下电器产业株式会社 接近传感器
JP2016086068A (ja) * 2014-10-24 2016-05-19 パナソニックＩｐマネジメント株式会社 立体回路基板および当該立体回路基板を用いたセンサモジュール

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0773155B2 (ja) 1992-04-20 1995-08-02 大宏電機株式会社 回路部品の製造方法
JP3153682B2 (ja) 1993-08-26 2001-04-09 松下電工株式会社 回路板の製造方法
KR100492498B1 (ko) 2001-05-21 2005-05-30 마츠시다 덴코 가부시키가이샤 프린트 배선판의 제조 방법
JP4061873B2 (ja) 2001-09-25 2008-03-19 松下電工株式会社 成形回路基板の切断方法及び成形回路基板の切断装置
US7399661B2 (en) 2002-05-01 2008-07-15 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded back-side access conductors and vias
KR20040060667A (ko) 2002-12-30 2004-07-06 손영석 다기능이 설치된 전자카드
DE102005050398A1 (de) * 2005-10-20 2007-04-26 Epcos Ag Gehäuse mit Hohlraum für ein mechanisch empfindliches elektronisches Bauelement und Verfahren zur Herstellung
US7750076B2 (en) 2006-06-07 2010-07-06 Second Sight Medical Products, Inc. Polymer comprising silicone and at least one metal trace
KR101259641B1 (ko) * 2006-07-25 2013-04-30 엘지전자 주식회사 인쇄회로기판의 성형방법
DE102006046292B9 (de) * 2006-09-29 2014-04-30 Epcos Ag Bauelement mit MEMS-Mikrofon und Verfahren zur Herstellung
DE102006053982B4 (de) 2006-11-10 2009-10-29 Infineon Technologies Ag Dreidimensionale Trägerstruktur für elektrische oder optoelektronische Bauteile mit einer elektromagnetischen Schirmungsstruktur, elektronische oder optoelektronische Baugruppe mit einer dreidimensionalen Trägerstruktur, Verfahren zur Herstellung einer dreidimensionalen Trägerstruktur für elektrische oder optoelektronische Bauteile mit einer elektromagnetischen Schirmungsstruktur
JP4798000B2 (ja) 2007-01-15 2011-10-19 パナソニック電工株式会社 Ｌｅｄパッケージ
TWI355220B (en) 2008-07-14 2011-12-21 Unimicron Technology Corp Circuit board structure
JP2010080495A (ja) 2008-09-24 2010-04-08 Hitachi Maxell Ltd 配線パターンが形成されたプラスチック成形体の製造方法および配線パターンが形成されたプラスチック成形体
JP2011249357A (ja) 2010-05-21 2011-12-08 Panasonic Electric Works Co Ltd 回路基板および回路基板の製造方法
US20110303644A1 (en) 2010-06-09 2011-12-15 Arlington Plating Company Methods for Plating Plastic Articles
KR101363157B1 (ko) * 2010-10-07 2014-02-26 주식회사 세라젬메디시스 입체적 구조의 바이오센서 및 그 제조 방법
KR101012138B1 (ko) 2010-11-09 2011-02-07 김미선 레이저를 이용한 입체적인 도체 패턴의 제조 방법 및 이를 위한 장치
TWI452960B (zh) 2010-11-25 2014-09-11 Kuang Hong Prec Co Ltd 具有熱傳導性質的模塑互連組件及其製造方法
JP6013750B2 (ja) * 2011-08-17 2016-10-25 株式会社 大昌電子 プリント配線板およびその製造方法
JP2013125849A (ja) * 2011-12-14 2013-06-24 Panasonic Corp 回路板を製造する方法およびそれに用いる金型
KR101761943B1 (ko) * 2012-09-20 2017-07-26 삼성전기주식회사 인쇄회로기판의 제조에 있어서의 시드층의 제거방법 및 그를 이용하여 제조된 인쇄회로기판
TWI509114B (zh) * 2014-03-07 2015-11-21 Chang Yi Chen 使用印刷金屬化圖案製作塑模互連元件的方法及其塑模互連元件
US9462699B2 (en) * 2014-06-16 2016-10-04 Wistron Neweb Corp. Method of forming metallic pattern on polymer substrate
DE102015102785A1 (de) 2015-02-26 2016-09-01 Osram Opto Semiconductors Gmbh Optoelektronische Leuchtvorrichtung
CN109479373A (zh) 2016-07-07 2019-03-15 莫列斯有限公司 模塑互连器件及制造其的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07286280A (ja) * 1994-04-18 1995-10-31 Hitachi Cable Ltd パターン状の金属層を有するプラスチック成形品の製造方法
US20080212972A1 (en) * 2006-12-15 2008-09-04 Nelson Stephen T Molded communications module having integrated plastic circuit structures
JP2010205929A (ja) * 2009-03-03 2010-09-16 Fujikura Ltd プラスチック部材への回路形成方法
CN104054008A (zh) * 2012-01-13 2014-09-17 松下电器产业株式会社 接近传感器
JP2016086068A (ja) * 2014-10-24 2016-05-19 パナソニックＩｐマネジメント株式会社 立体回路基板および当該立体回路基板を用いたセンサモジュール

Also Published As

Publication number Publication date
US11357112B2 (en) 2022-06-07
KR20190016592A (ko) 2019-02-18
KR102221083B1 (ko) 2021-02-26
US20220279656A1 (en) 2022-09-01
WO2018009543A1 (en) 2018-01-11
TW201813473A (zh) 2018-04-01
JP2019526168A (ja) 2019-09-12
TWI678953B (zh) 2019-12-01
JP6771837B2 (ja) 2020-10-21
US20190166698A1 (en) 2019-05-30

Similar Documents

Publication Publication Date Title
US11503718B2 (en) Application specific electronics packaging systems, methods and devices
US8482135B2 (en) Method for producing a component and device having a component
US20100012372A1 (en) Wire Beam
US20220279656A1 (en) Method of making a molded interconnect device
US11083088B2 (en) Micro power distribution boxes and methods of manufacturing same using application specific electronics packaging techniques
CN101765912B (zh) 用于制造电子部件的方法以及电子部件
TW200803661A (en) Circuit substrate and method of manufacture
TWI384919B (zh) 一種在非導體基材上製作導線的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190315