CN109474249A - 应用于adc的高增益高线性度动态放大器 - Google Patents

应用于adc的高增益高线性度动态放大器 Download PDF

Info

Publication number
CN109474249A
CN109474249A CN201811119106.8A CN201811119106A CN109474249A CN 109474249 A CN109474249 A CN 109474249A CN 201811119106 A CN201811119106 A CN 201811119106A CN 109474249 A CN109474249 A CN 109474249A
Authority
CN
China
Prior art keywords
nmos tube
drain electrode
grid
connect
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811119106.8A
Other languages
English (en)
Inventor
吴建辉
高波
刘畅
傅娟
李红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201811119106.8A priority Critical patent/CN109474249A/zh
Publication of CN109474249A publication Critical patent/CN109474249A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
    • H03F3/45488—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by using feedback means
    • H03F3/45515—Measuring at the active amplifying circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45024—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are cascode coupled transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了应用于ADC的高增益高线性度动态放大器，属于基本电子电路的技术领域。该动态放大器包括：共源结构的输入跨导级、共栅级、交叉耦合共栅级、共模检测电路及将交叉耦合共栅级源极电压、共栅级漏极电压复位为电源电压的复位电路，通过三层MOS管的堆叠增加运放的输出阻抗，从而提升运放的增益与线性度。

Description

应用于ADC的高增益高线性度动态放大器
技术领域
本发明公开了应用于ADC的高增益高线性度动态放大器，属于基本电子电路的技术领域。
背景技术
在高速高分辨率的流水线型逐次逼近模数转换器（pipeline-SAR ADC）中，需要采用放大器对第一级ADC的余量电压进行放大，放大器功耗是ADC的主要功耗来源。传统的ADC采用基于闭环结构的运算放大器作为余量放大器，为了在很短的时间内建立到足够的精度，运算放大器需要很大的增益带宽积，因此产生了大量的功耗。工作在开环状态的动态放大器速度很快且没有静态功耗，因此，将动态放大器应用于ADC能够提升速度并且极大地减小功耗。
此外，离散时间的sigma-delta调制器与Incremental调制器均需要对模拟信号进行积分。然而传统的跨导运算放大器虽然具有很好的线性度与更高的增益，但是随着工艺节点迈向深亚微米，MOS管的低跨导与低电源电压使得传统跨导运放很难实现高增益与大输出电压摆幅，同时，跨导运放的功耗也非常可观，不适用于低功耗等应用场景。相比之下动态运放很好的解决了上述难题。
ADC对余量放大器增益的要求很高，通常要求增益达到16倍以上，同时，要求余量放大器要达到8bit的线性度。常见的动态放大器中如图1所示，只采用一层共源共栅结构，因此增益通常无法达到16倍以上。
发明内容
本发明的发明目的是针对上述背景技术的不足，提供了应用于ADC的高增益高线性度动态放大器，采用三层共源共栅结构提升动态放大器的增益并减小输出信号的失真，解决了现有动态放大器不能满足实际应用所需高增益高线性度要求的技术问题。
本发明为实现上述发明目的采用如下技术方案：
应用于ADC的高增益高线性度动态放大器包括：输入跨导级、共栅级、交叉耦合共栅级、共模检测电路和复位开关等。共栅级层叠在输入跨导级之上，交叉耦合共栅级层叠在共栅极之上，共模检测电路与动态放大器的输出相连。
输入跨导级包括第一NMOS管和第二NMOS管，第一NMOS管的栅极接正端输入电压，源极接第三NMOS管的漏极，漏极接第四NMOS管的源极；第二NMOS管的栅极接负端输入电压，源极接第三NMOS管的漏极，漏极接第五NMOS管的源极。
共栅级包括第四NMOS管和第五NMOS管，第四NMOS管的栅极接共模检测电路的输出电压，源极接第一NMOS管的漏极，漏极接第六NMOS管的源极；第五NMOS管的栅极接共模检测电路的输出电压，源极接第二NMOS管的漏极，漏极接第七NMOS管的源极。
交叉耦合共栅级包括：第六NMOS管、第七NMOS管、第三电容和第四电容，第六NMOS管的栅极接第七NMOS管的漏极，源极接第四NMOS管的漏极，漏极接第七NMOS管的栅极；第七NMOS管的栅极接第六NMOS管的漏极，源极接第五NMOS管的漏极，漏极接第六NMOS管的栅极；第三电容的上极板接第六NMOS管的源极，下极板接地；第四电容的上极板接第七NMOS管的源极，下极板接地。
共模检测电路包括：第一电容、第二电容、第一反相器和第二反相器，第一电容的上极板接负端输出电压，下极板接第一反相器的输入端；第二电容的上极板接正端输出电压，下极板接第一反相器的输入端；第一反相器的输入端接第一电容的下极板，输出端接第二反相器的输入端；第二反相器的输入端接第一反相器的输出端，输出端接第四NMOS管和第五NMOS管的栅极。
复位开关包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第三NMOS管，第一PMOS管栅极接时钟信号，源极接电源电压，漏极接负端输出电压；第二PMOS管栅极接时钟信号，源极接电源电压，漏极接正端输出电压；第三PMOS管栅极接时钟信号，源极接电源电压，漏极接第四NMOS管的漏极；第四PMOS管栅极接时钟信号，源极接电源电压，漏极接第五NMOS管的漏极；第三NMOS管栅极的输入信号为时钟信号和共模检测电路输出电压的与运算结果，漏极与第一NMOS管源极及第二NMOS管源极的并接点相连，源极接地。
本发明采用上述技术方案，具有以下有益效果：本发明通过三层MOS管的堆叠增加运放的输出阻抗，从而提升运放的增益与线性度，采用交叉耦合二极管连接方式连接的NMOS管可以提供-2/gm的 “负差分电阻”，同时引入正反馈，因此大大增加了运放的输出阻抗，该放大器可用于实现中高速pipeline-SAR ADC的级间增益放大器、离散时间sigma-delta调制器ADC的积分器、Incremental调制器的积分器。
附图说明
图1为常规的共源共栅动态放大器电路。
图2为本发明实施例中采用的高增益高线性度动态放大器电路。
图3为本发明的增益仿真图。
图4为本发明的线性度仿真图。
图中标号说明：NM1~NM7为第一至第七NMOS管，PM1~PM4为第一至第四PMOS管，C1~C6为第一至第六电容，Inv1、Inv2为第一、第二反相器，sw1、sw2为第一、第二开关。
具体实施方式
下面结合附图对发明的技术方案进行详细说明。
如图2所示的是本发明所述的应用于ADC中的高增益高线性度动态放大器包括：输入跨导级、共栅级、交叉耦合共栅级、共模检测电路和复位开关等。共栅级层叠在输入跨导级之上，交叉耦合共栅级层叠在共栅极之上，共模检测电路与动态放大器的输出相连。
输入跨导级包括第一NMOS管NM1和第二NMOS管NM2，第一NMOS管NM1的栅极接正端输入电压，源极接第三NMOS管NM3的漏极，漏极接第四NMOS管NM4的源极；第二NMOS管NM2的栅极接负端输入电压，源极接第三NMOS管NM3的漏极，漏极接第五NMOS管NM5的源极。
共栅级包括第四NMOS管NM4和第五NMOS管NM5，第四NMOS管NM4的栅极接共模检测电路的输出电压Vcb，源极接第一NMOS管NM1的漏极，漏极接第六NMOS管NM6的源极；第五NMOS管NM5的栅极接共模检测电路的输出电压Vcb，源极接第二NMOS管NM2的漏极，漏极接第七NMOS管NM7的源极。
交叉耦合共栅级包括：第六NMOS管NM6、第七NMOS管NM7、第三电容C3和第四电容C4，第六NMOS管NM6的栅极接第七NMOS管NM7的漏极，源极接第四NMOS管NM4的漏极，漏极接第七NMOS管NM7的栅极；第七NMOS管NM7的栅极接第六NMOS管NM6的漏极，源极接第五NMOS管NM5的漏极，漏极接第六NMOS管NM6的栅极；第三电容C3的上极板接第六NMOS管NM6的源极，下极板接地；第四电容C4的上极板接第七NMOS管NM7的源极，下极板接地。
共模检测电路包括：第一电容C1、第二电容C2、第一反相器Inv1和第二反相器Inv2，第一电容C1的上极板接负端输出电压Von，下极板接第一反相器Inv1的输入端；第二电容C2的上极板接正端输出电压Vop，下极板接第一反相器Inv1的输入端；第一反相器Inv1的输入端接第一电容C1的下极板，输出端接第二反相器Inv2的输入端；第二反相器Inv2的输入端接第一反相器Inv1的输出端，输出端接第四NMOS管NM4和第五NMOS管NM5的栅极。
复位开关包括：第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4和第三NMOS管NM3，第一PMOS管PM1栅极接时钟信号CLK，源极接电源电压VDD，漏极接负端输出电压；第二PMOS管PM2栅极接时钟信号CLK，源极接电源电压VDD，漏极接正端输出电压；第三PMOS管PM3栅极接时钟信号CLK，源极接电源电压VDD，漏极接第四NMOS管NM4的漏极；第四PMOS管PM4栅极接时钟信号CLK，源极接电源电压VDD，漏极接第五NMOS管NM5的漏极；第三NMOS管NM3栅极的输入信号为时钟信号和共模检测电路输出电压Vcb的与运算结果，漏极与第一NMOS管NM1源极及第二NMOS管NM2源极的并接点相连，源极接地。
上述应用于ADC中的高增益高线性度动态放大器工作过程如下：
当时钟信号CLK为低电平时，复位开关第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3和第四PMOS管PM4导通，输出节点Von、Vop和中间节点Vtn、Vtp被复位到电源电压VDD，此时，共模检测电路的输出电压Vcb高电平，第三NMOS管NM3关断，动态放大器处于复位阶段；
当时钟信号CLK为高电平时，复位开关第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3和第四PMOS管PM4关断，第三NMOS管NM3导通，动态放大器开始放大工作。第三电容C3上存储的电荷通过第一NMOS管NM1、第四NMOS管NM4和第三NMOS管NM3泄放到地，第四容C4上存储的电荷通过第二NMOS管NM2、第五NMOS管NM5和第三NMOS管NM3泄放到地，节点Vtn和Vtp电压随之下降，下降速度取决于输入信号Vip、Vin的大小。假设Vip大于Vin，则节点Vtn电压下降的速度比节点Vtp快，当节点Vtn电压下降到足够低的时候，第六NMOS管NM6开始导通，第五电容C5上存储的电荷开始泄放，输出节点的电压Von开始下降，当节点Vtp电压下降到足够低的时候，第七NMOS管NM7开始导通，第六电容C6上存储的电荷开始泄放，输出节点的电压Vop开始下降。当输出共模电压下降到第一反相器Inv1的阈值电压后，共模检测电路的输出电压Vcb变为低电平，第一开关sw1和第二开关sw2关断，第五电容C5和第六电容C6停止放电，电容上的电压差就是动态放大器的最终输出电压。此时第三NMOS管关断，动态放大器的放大工作阶段结束。
图3为本发明的增益仿真图，从图中能够看出在动态放大器的放大阶段开始后，增益一直上升，当共模检测电路输出电压Vcb变低时，放大阶段结束，增益稳定在33.03倍。
图4为本发明的线性度仿真图，输入摆幅为±10mV的正弦信号，对动态放大器的输出电压作FFT分析，得到输出波形的频谱图，从图中可以看出，输出信号的SFDR达到54.01dB，计算得到THD为53.55dB，超过8bit的线性度。
以上所述仅为本发明的较佳实施方式，本发明的保护范围并不以上述实施方式为限，但凡本领域普通技术人员根据本发明揭示内容所作的等效修饰或变化，皆因纳入权利要求书中记载的保护范围内。

Claims (7)

1.应用于ADC的高增益高线性度动态放大器，其特征在于，包括： 共源结构的输入跨导级，其栅极接差分输入信号，
共栅级，其源极与输入跨导级的漏极连接，
交叉耦合共栅级，其源极与共栅级的漏极连接，
共模检测电路，其输入端与交叉耦合共栅级的漏极连接，其输出端与共栅级的共栅连接点连接，及，
将交叉耦合共栅级源极电压、共栅级漏极电压复位为电源电压的复位电路。
2.根据权利要求1所述的应用于ADC的高增益高线性度动态放大器，其特征在于，所述共源结构的输入跨导级包括：
第一NMOS管，其栅极接正极性差分输入信号，及，
第二NMOS管，其栅极接负极性差分输入信号，其源极与第一NMOS管的源极共接，其漏极与第一NMOS管的漏极构成输入跨导级的漏极。
3.根据权利要求2所述的应用于ADC的高增益高线性度动态放大器，其特征在于，所述共栅级包括：
第四NMOS管，其源极接第一NMOS管的漏极，及，
第五NMOS管，其栅极与第四NMOS管的栅极共接，其源极接第二NMOS管的漏极，其漏极与第四NMOS管的漏极构成共栅级的漏极。
4.根据权利要求3所述的应用于ADC的高增益高线性度动态放大器，其特征在于，所述交叉耦合共栅级包括：
第六NMOS管，其源极接第四NMOS管的漏极，
第七NMOS管，其栅极接第六NMOS管的漏极，其源极接第五NMOS管的漏极，其漏极接第六NMOS管的栅极，其漏极与第六NMOS管的漏极构成交叉耦合共栅级的漏极，
第三电容，其上极板接第六NMOS管的源极，其下极板接地，及，
第四电容，其上极板接第七NMOS管的源极，其下极板接地。
5.根据权利要求4所述的应用于ADC的高增益高线性度动态放大器，其特征在于，所述共模检测电路包括：
第一电容，其上极板接第六NMOS管的漏极，
第二电容，其上极板接第七NMOS管的漏极，其下极板与第一电容的下极板连接，
第一反相器，其输入端接与第一电容下极板和第二电容下极板的并接点连接，及，
第二反相器，其输入端接第一反相器的输出端，其输出端与第四NMOS管栅极和第五NMOS管栅极的共接点连接。
6.根据权利要求5所述的应用于ADC的高增益高线性度动态放大器，其特征在于，所述共模检测电路还包括：通过受控于共模检测电路输出信号的第一开关连接至第六NMOS管漏极的第五电容，及，通过受控于共模检测电路输出信号的第二开关连接至第七NMOS管漏极的第六电容。
7.根据权利要求6所述的应用于ADC的高增益高线性度动态放大器，其特征在于，所述复位电路包括：
第一PMOS管，其栅极接时钟信号，其源极接电源电压，其漏极接第六NMOS管的漏极，
第二PMOS管，其栅极接时钟信号，其源极接电源电压，其漏极接第七NMOS管的漏极，
第三PMOS管，其栅极接时钟信号，其源极接电源电压，其漏极接第四NMOS管的漏极，
第四PMOS管，其栅极接时钟信号，其源极接电源电压，其漏极接第五NMOS管的漏极，及，
第三NMOS管，其栅极的输入信号为时钟信号和共模检测电路输出信号的与运算结果，其漏极与第一NMOS管源极及第二NMOS管源极的并接点相连，其源极接地。
CN201811119106.8A 2018-09-25 2018-09-25 应用于adc的高增益高线性度动态放大器 Pending CN109474249A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811119106.8A CN109474249A (zh) 2018-09-25 2018-09-25 应用于adc的高增益高线性度动态放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811119106.8A CN109474249A (zh) 2018-09-25 2018-09-25 应用于adc的高增益高线性度动态放大器

Publications (1)

Publication Number Publication Date
CN109474249A true CN109474249A (zh) 2019-03-15

Family

ID=65663226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811119106.8A Pending CN109474249A (zh) 2018-09-25 2018-09-25 应用于adc的高增益高线性度动态放大器

Country Status (1)

Country Link
CN (1) CN109474249A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110176908A (zh) * 2019-05-20 2019-08-27 中国科学院半导体研究所 一种基于动态放大器的开关电容积分器
CN112234948A (zh) * 2020-10-26 2021-01-15 成都华微电子科技有限公司 高速高线性度时间交叉动态运算放大器电路
CN112953420A (zh) * 2021-03-22 2021-06-11 电子科技大学 一种输入管处于线性区的动态运算放大器电路
TWI783335B (zh) * 2020-08-28 2022-11-11 瑞昱半導體股份有限公司 高速差分轉阻抗放大器及其方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345530B1 (en) * 2006-06-01 2008-03-18 National Semiconductor Corporation Regulated switch driving scheme in switched-capacitor amplifiers with opamp-sharing
CN104426547A (zh) * 2013-08-30 2015-03-18 上海华虹宏力半导体制造有限公司 10位流水线模数转换器
CN205320037U (zh) * 2016-01-26 2016-06-15 广东工业大学 堆叠结构的射频功率放大器
CN106452377A (zh) * 2016-09-29 2017-02-22 锐迪科微电子（上海）有限公司 一种自适应补偿的射频功率放大器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345530B1 (en) * 2006-06-01 2008-03-18 National Semiconductor Corporation Regulated switch driving scheme in switched-capacitor amplifiers with opamp-sharing
CN104426547A (zh) * 2013-08-30 2015-03-18 上海华虹宏力半导体制造有限公司 10位流水线模数转换器
CN205320037U (zh) * 2016-01-26 2016-06-15 广东工业大学 堆叠结构的射频功率放大器
CN106452377A (zh) * 2016-09-29 2017-02-22 锐迪科微电子（上海）有限公司 一种自适应补偿的射频功率放大器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JAMES LIN 等: "A 15.5 dB, Wide Signal Swing, Dynamic Amplifier Using a Common-Mode Voltage Detection Technique", 《2011 IEEE INTERNATIONAL SYMPOSIUM OF CIRCUITS AND SYSTEMS》 *
MINGLEI ZHANG 等: "Gain-boosted dynamic amplifier for pipelined-SAR ADCs", 《ELECTRONICS LETTERS》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110176908A (zh) * 2019-05-20 2019-08-27 中国科学院半导体研究所 一种基于动态放大器的开关电容积分器
CN110176908B (zh) * 2019-05-20 2020-11-10 中国科学院半导体研究所 一种基于动态放大器的开关电容积分器
TWI783335B (zh) * 2020-08-28 2022-11-11 瑞昱半導體股份有限公司 高速差分轉阻抗放大器及其方法
CN112234948A (zh) * 2020-10-26 2021-01-15 成都华微电子科技有限公司 高速高线性度时间交叉动态运算放大器电路
CN112234948B (zh) * 2020-10-26 2022-09-06 成都华微电子科技股份有限公司 高速高线性度时间交叉动态运算放大器电路
CN112953420A (zh) * 2021-03-22 2021-06-11 电子科技大学 一种输入管处于线性区的动态运算放大器电路
CN112953420B (zh) * 2021-03-22 2022-09-09 电子科技大学 一种输入管处于线性区的动态运算放大器电路

Similar Documents

Publication Publication Date Title
CN109474249A (zh) 应用于adc的高增益高线性度动态放大器
CN103095302B (zh) 一种应用于高速高精度电路的采样保持电路
EP2251977A2 (en) Low-noise, low-power, low drift offset correction in operational and instrumentation amplifiers
CN103973274A (zh) 锁存比较器
CN106788434A (zh) 一种源极跟随器缓冲电路
CN103956981A (zh) 一种消除直流失调电压的运算放大器电路
CN105187039A (zh) 一种cmos栅压自举开关电路
CN105958948A (zh) 一种低功耗宽范围跨导运算放大器
CN102147630A (zh) 控制器及具有该控制器的驱动电路
CN201846315U (zh) 一种数字可变增益放大器
CN101820257B (zh) 一种开关电容电路及模数转换器
TWI517557B (zh) 三級電晶體串疊之功率放大器
Baschirotto A low-voltage sample-and-hold circuit in standard CMOS technology operating at 40 Ms/s
CN101753104B (zh) 伪差动切换电容式电路
CN209134390U (zh) 一种动态比较器电路
Dessouky et al. A 1 V 1 mW digital-audio/spl Delta//spl Sigma/modulator with 88 dB dynamic range using local switch bootstrapping
Lee et al. Two 1-V fully differential CMOS switched-capacitor amplifiers
CN203537330U (zh) 一种d类音频功放的输入级全差分运算放大器
CN203775151U (zh) 一种消除直流失调电压的运算放大器电路
CN112653434B (zh) 一种时序控制的低功耗共模反馈预放大电路与比较器
CN101098123A (zh) 一种低压低功耗伪两级Class-AB OTA结构
CN112953420A (zh) 一种输入管处于线性区的动态运算放大器电路
Chae et al. A 0.8-/spl mu/W switched-capacitor sigma-delta modulator using a class-C inverter
CN117728778A (zh) 一种低压鲁棒性增强型电容偏置浮动反相放大器
CN108199700A (zh) 一种高精度的比较器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190315