TWI783335B - 高速差分轉阻抗放大器及其方法 - Google Patents

高速差分轉阻抗放大器及其方法 Download PDF

Info

Publication number
TWI783335B
TWI783335B TW109146632A TW109146632A TWI783335B TW I783335 B TWI783335 B TW I783335B TW 109146632 A TW109146632 A TW 109146632A TW 109146632 A TW109146632 A TW 109146632A TW I783335 B TWI783335 B TW I783335B
Authority
TW
Taiwan
Prior art keywords
node
gate
output
capacitor
bias
Prior art date
Application number
TW109146632A
Other languages
English (en)
Other versions
TW202209806A (zh
Inventor
嘉亮 林
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Publication of TW202209806A publication Critical patent/TW202209806A/zh
Application granted granted Critical
Publication of TWI783335B publication Critical patent/TWI783335B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45264—Complementary cross coupled types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45018—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors have added cross couplings

Abstract

一種差分轉阻抗放大器包含：一第一對共閘極放大器，該第一對共閘極放大器包含透過一第一電容器及一第二電容器配置成交叉耦合拓撲的一第一NMOS電晶體及一第二NMOS電晶體；以及一第二對共閘極放大器，該第二對共閘極放大器包含透過一第三電容器及一第四電容器配置成交叉耦合拓撲的一第一PMOS電晶體及一第二PMOS電晶體。該第一對共閘極放大器的輸出及該第二對共閘極放大器的輸出透過一第五電容器及一第六電容器耦合。

Description

高速差分轉阻抗放大器及其方法
本案總體上關於轉阻抗放大器（transimpedance amplifier），尤其是關於可以在大範圍的頻寬上工作的差分轉阻抗放大器（differential transimpedance amplifier, DITA）。
訊號通常由一個準位可變的電壓或電流來表示，準位承載某些隨時間變化的資訊。訊號在某一時刻的準位表示訊號在該時刻的狀態。
轉阻抗放大器在輸入節點接收輸入訊號，並在輸出節點輸出輸出訊號，其中，輸入節點是一個低阻抗節點，而輸出節點是一個高阻抗節點。輸入訊號是電流，而輸出訊號是電壓。輸出訊號和輸入訊號之間的比值是轉阻抗放大器的增益。
差分訊號是包含一第一子訊號及一第二子訊號的訊號，其中，差分訊號的值是該第一子訊號與該第二子訊號之間的差。該第一子訊號及該第二子訊號具有相同的振幅和頻率，但是相位相反。
差分轉阻抗放大器是一種轉阻抗放大器，其輸入訊號和輸出訊號均為差分訊號。
轉阻抗放大器通常由配置成負回授拓撲的運算放大器來實現，且負回授拓撲具有回授電阻，而回授電阻決定轉阻抗放大器的增益。然而，基於穩定性的考量，以負回授拓撲配置的運算放大器的頻寬受到限制。實際上，當採用現代互補式金屬氧化物半導體（complementary metal oxide semiconductor, CMOS）的製程技術時，以配置成回授拓撲的差分運算放大器為基礎的差分轉阻抗放大器最多只能工作在幾兆赫茲（mega-Hertz）。
因此需要一個可以在超過十吉赫茲（giga-Hertz）的頻寬上工作的差分轉阻抗放大器。
在一個實施例中，一種差分轉阻抗放大器包含：包含一第一n通道金屬氧化物半導體（NMOS）電晶體及一第二NMOS電晶體之一第一對共閘極放大器，該第一NMOS電晶體及該第二NMOS電晶體透過一第一電容器和一第二電容器配置成交叉耦合拓撲；以及包含一第一p通道金屬氧化物半導體（PMOS）電晶體及一第二PMOS電晶體之一第二對共閘極放大器，該第一PMOS電晶體及該第二PMOS電晶體透過一第三電容器和一第四電容器配置成交叉耦合拓撲；其中該第一對共閘極放大器的輸出及該第二對共閘極放大器的輸出透過一第五電容器及一第六電容器耦合。
在一個實施例中，一種差分轉阻抗放大器（differential transimpedance amplifier）包含：包含一第一n通道金屬氧化物半導體（NMOS）電晶體及一第二NMOS電晶體之一第一差分對、包含一第一p通道金屬氧化物半導體（PMOS）電晶體及一第二PMOS電晶體之一第二差分對、一第一電容器、一第二電容器、一第三電容器、一第四電容器、一第五電容器、一第六電容器、一第一偏壓網路、一第二偏壓網路、一第三偏壓網路、一第四偏壓網路、一第一負載網路、一第二負載網路、一第三負載網路，以及一第四負載網路；其中，該第一NMOS電晶體的一源極、一閘極及一汲極分別連接到一第一輸入節點、一第一閘極節點及一第一輸出節點；該第二NMOS電晶體的一源極、一閘極及一汲極分別連接到一第二輸入節點、一第二閘極節點及一第二輸出節點；該第一PMOS電晶體的一源極、一閘極及一汲極分別連接到該第一輸入節點、一第三閘極節點及一第三輸出節點；該第二PMOS電晶體的一源極、一閘極及一汲極分別連接到該第二輸入節點、一第四閘極節點及一第四輸出節點；該第一電容器將該第一閘極節點耦接到該第二輸入節點；該第二電容器將該第二閘極節點耦接到該第一輸入節點；該第三電容器將該第三閘極節點耦接到該第二輸入節點；該第四電容器將該第四閘極節點耦接到該第一輸入節點；該第五電容器將該第一輸出節點耦接到該第三輸出節點；該第六電容器將該第二輸出節點耦接到該第四輸出節點；該第一偏壓網路在該第一閘極節點建立一第一直流偏壓；該第二偏壓網路在該第二閘極節點建立一第二直流偏壓；該第三偏壓網路在該第三閘極節點建立一第三直流偏壓；該第四偏壓網路在該第四閘極節點建立一第四直流偏壓；該第一負載網路在一電源節點與該第一輸出節點之間提供直流耦合；該第二負載網路在該電源節點與該第二輸出節點之間提供直流耦合；該第三負載網路在一接地節點與該第三輸出節點之間提供直流耦合；以及該第四負載網路在該接地節點與該第四輸出節點之間提供直流耦合。
在一個實施例中，一種方法包含：整合（incorporating）以共閘極放大器拓撲配置的第一NMOS電晶體，其中，第一NMOS電晶體的源極、閘極與汲極分別連接到第一輸入節點、第一閘極節點與第一輸出節點；整合以共閘極放大器拓撲配置的第二NMOS電晶體，其中，第二NMOS電晶體的源極、閘極與汲極分別連接到第二輸入節點、第二閘極節點與第二輸出節點；整合以共閘極放大器拓撲配置的第一PMOS電晶體，其中，第一PMOS電晶體的源極、閘極與汲極分別連接到第一輸入節點、第三閘極節點與第三輸出節點；整合以共閘極放大器拓撲配置的第二PMOS電晶體，其中，第二PMOS電晶體的源極、閘極與汲極分別連接到第二輸入節點、第四閘極節點與第四輸出節點；使用第一電容器將第二輸入節點耦接到第一閘極節點；使用第二電容器將第一輸入節點耦接到第二閘極節點；使用第三電容器將第二輸入節點耦接到第三閘極節點；使用第四電容器將第一輸入節點耦接到第四閘極節點；使用第五電容器將第一輸出節點耦接到第三輸出節點；使用第六電容器將第二輸出節點耦接到第四輸出節點；使用第一偏壓網路在第一閘極節點建立第一直流偏壓；使用第二偏壓網路在第二閘極節點建立第二直流偏壓；使用第三偏壓網路在第三閘極節點建立第三直流偏壓；使用第四偏壓網路在第四閘極節點建立第四直流偏壓；使用第一負載網路在第一輸出節點與電源節點之間提供直流耦合；使用第二負載網路在第二輸出節點與電源節點之間提供直流耦合；使用第三負載網路在第三輸出節點與接地節點之間提供直流耦合，以及使用第四負載網路在第四輸出節點與接地節點之間提供直流耦合。
本案是關於轉阻抗放大器。雖然說明書描述了本案中實施本發明的數個示例性的實施例，但是應當理解，本發明可以以多種方式實現，並且不限於以下描述的特定示例或是實作該些示例的任何特徵的特定方式。在其他情況下，為了專注於討論本案的各個層面，不顯示或描述眾所周知的細節。
本技術領域具有通常知識者理解與本案中所使用的與微電子有關的術語和基本概念，例如「電壓」、「電流」、「訊號」、「頻率」、「電源」、「（接）地」、「互補式金屬氧化物半導體（complementary metal oxide semiconductor, COMS）」、「n通道金屬氧化物半導體（n-channel metal oxide semiconductor, NMOS）」、「p通道金屬氧化物半導體（p-channel metal oxide semiconductor, PMOS）」、「電容器」、「電阻器」、「放大器」、「共閘極放大器」、「差分」、「交流（AC）」、「直流（DC）」、「偏壓」及「負載」。這類的術語在微電子學的領域中使用，並且相關的概念對於本技術領域具有通常知識者而言是顯而易見的，因此這裡將不詳細說明。
本技術領域具有通常知識可以認得電容器符號、電阻器符號以及可以認得金屬氧化物半導體（metal-oxide semiconductor, MOS）電晶體符號（包含PMOS電晶體和NMOS電晶體），並且可以識別其「源極」、「閘極」和「汲極」等端點。本技術領域具有通常知識可以閱讀包含電容器、電阻器、NMOS電晶體及PMOS電晶體等元件的電路的示意圖，並且不需要關於在示意圖中一個元件如何連接另一元件的詳細描述。與MOS晶體管有關的部分，為了簡潔起見，以下將「源極端子」簡稱為「源極」、將「閘極端子」簡稱為「閘極」，以及將「汲極端子」簡稱為「汲極」。本技術領域具有通常知識者還理解諸如「Ohm（歐姆）」、「KOhm（千歐姆）」、「GHz（吉赫）」、「nm（奈米）」、「mA（微安培）」以及「mm（微米）」等單位的含義。
本案是以工程概念做描述。例如，關於兩個變量X和Y，當說「X等於Y」時，意味著「X大約等於Y」，即「X和Y之間的差小於指定的工程公差」。當說「X為零」時，表示「X約為零」，即「X小於指定的工程公差」。當說「X顯著小於Y」時，意味著「相對於Y而言X可以忽略不計」，即「X與Y的比小於工程公差，因此與Y相比X可以忽略不計」。
在整個本案中，「
Figure 02_image013
」表示電源節點以及「
Figure 02_image015
」表示接地節點。接地節點的電壓基本上是固定的且大約為0。電源節點的電壓基本上是固定的且大約等於一個高於0的電源電壓。在本案中，取決於對於本技術領域具有通常知識來說是顯而易見的上下文，有時
Figure 02_image013
是指電源節點
Figure 02_image013
處的電壓準位。例如，很明顯的，「
Figure 02_image013
為1.05V」的意思是電源節點
Figure 02_image013
上的電壓準位為1.05V。
一個電路是電晶體、電容器、電阻器及/或其他電子元件的集合，電晶體、電容器、電阻器及/或其他電子元件以某種方式相互連接以實現某種功能。網路是電路或電路的集合。
第一節點和第二節點之間的交流耦合導致該第一節點處的電壓瞬時變化約等於該第二節點處的電壓瞬時變化，並且沒有直流可以在該第一節點及該第二節點之間流動。通常使用足夠大的電容器來實現交流耦合。
第一節點和第二節點之間的直流耦合允許直流電流在該第一節點及該第二節點之間流動。
共閘極放大器包含MOS電晶體，該MOS電晶體由其閘極接收控制，並且根據該控制，由其源極接收輸入以及由其汲極輸出輸出。
圖1顯示本案一實施例的差分轉阻抗放大器100（以下簡稱為DTIA 100）的示意圖。DTIA 100分別透過第一輸入節點IN1及第二輸入節點IN2接收第一電流
Figure 02_image009
和第二電流
Figure 02_image011
，並且分別在第一輸出節點ON1、第二輸出節點ON2、第三輸出節點ON3及第四輸出節點ON4分別輸出第一輸出電壓
Figure 02_image001
、第二輸出電壓
Figure 02_image003
、第三輸出電壓
Figure 02_image005
及第四輸出電壓
Figure 02_image007
。DTIA 100包含第一NMOS電晶體MN1、第二NMOS電晶體MN2、第一PMOS電晶體MP1、第二PMOS電晶體MP2、第一負載網路LN1、第二負載網路LN2、第三負載網路LN3、第四負載網路LN4、第一電容器C1、第二電容器C2、第三電容器C3、第四電容器C4、第五電容器C5、第六電容器C6、第一偏壓網路BN1、第二偏壓網路BN2、第三偏壓網路BN3及第四偏壓網路BN4。有四個閘極節點：第一閘極節點GN1、第二閘極節點GN2、第三閘極節點GN3及第四閘極節點GN4。如前面提到的，「
Figure 02_image013
」表示電源節點，而「
Figure 02_image015
」表示接地節點。
為簡潔起見，在下文中將第一（第二）NMOS電晶體MN1（MN2）簡稱為MN1（MN2）、將第一（第二）PMOS電晶體MP1（MP2）簡稱為MP1（MP2）、將第一（第二、第三、第四、第五、第六）電容器C1（C2、C3、C4、C5、C6）簡稱為C1（C2、C3、C4、C5、C6）、將第一（第二、第三、第四）偏壓網路BN1（BN2、BN3、BN4）簡稱為BN1（BN2、BN3、BN4）、將第一（第二、第三、第四）負載網路LN1（LN2、LN3、LN4）簡稱為LN1（LN2、LN3、LN4）、將第一（第二、第三、第四）閘極節點GN1（GN2、GN3、GN4）簡稱為GN1（GN2、GN3、GN4）、將第一（第二、第三、第四）輸出節點ON1（ON2、ON3、ON4）簡稱為ON1（ON2、ON3、ON4）、將第一（第二）輸入節點IN1（IN2）簡稱為IN1（IN2），以及將第一（第二、第三、第四）輸出電壓
Figure 02_image001
（
Figure 02_image003
、
Figure 02_image005
、
Figure 02_image007
）簡稱為
Figure 02_image001
（
Figure 02_image003
、
Figure 02_image005
、
Figure 02_image007
）。採用以上的簡稱不會造成任何不明確，因為本案的所有標號都是唯一的。例如，在整個本案中，除了「該第一NMOS電晶體MN1」之外並沒有其他「MN1」，因此，當提到「MN1」時，必定毫無疑問地是指「該第一NMOS電晶體MN1」。
MN1（MN2）的源極、閘極和汲極分別連接到IN1（IN2）、GN1（GN2）及ON1（ON2）。MP1（MP2）的源極、閘極和汲極分別連接到IN1（IN2）、GN3（GN4）及ON3（ON4）。C1（C2、C3、C4）在IN2（IN1、IN1、IN2）與GN1（GN2、GN3、GN4）之間提供交流耦合。BN1（BN2、BN3、BN4）連接到GN1（GN2、GN3、GN4），以為MN1（MN2、MP1、MP2）建立第一（第二、第三、第四）直流偏壓。LN1（LN2）在ON1（ON2）與電源節點之間提供直流耦合，並作為MN1（MN2）的負載。LN3（LN4）在ON3（ON4）與接地節點
Figure 02_image015
之間提供直流耦合，並作為MP1（MP2）的負載。C5（C6）在ON1（ON2）與ON3（ON4）之間提供交流耦合。
四個電晶體MN1、MN2、MP1及MP2全部都配置為共閘極放大器拓撲，其中偏壓條件分別由BN1、BN2、BN3及BN4建立。MN1與MN2透過C1及C2交叉耦合──MN1的閘極透過C1耦接MN2的源極，且MN2的閘極透過C2耦接MN1的源極。MN1與MN2之間的交叉耦合相互增強了彼此的增益。同樣，MP1與MP2透過C3及C4交叉耦合──MP1的閘極透過C3耦接MP2的源極，且MP2的閘極透過C4耦接MP1的源極。MP1與MP2之間的交叉耦合相互增強了彼此的增益。LN1和LN2被配置為從電源節點
Figure 02_image013
分別為由MN1和MN2所實現的共閘極放大器提供端接（termination），LN3和LN4被配置為從接地節點
Figure 02_image015
分別為由MP1和MP2所實現的共閘極放大器提供端接。
DTIA 100具有兩個重要的特徵。其一，使用互補差分拓撲，其中MN1與MN2形成該第一差分對，MP1與MP2形成該第二差分對，並且該第一差分對與該第二差分對是互補的，並且該第一差分對的直流電流被該第二差分對再利用。流經MN1的直流電被MP1再利用，而流經MN2的直流電被MP2再利用。重復利用電流是一種高效的能源利用方式。其二，有四個輸出：
Figure 02_image001
、
Figure 02_image003
、
Figure 02_image005
及
Figure 02_image007
，但是
Figure 02_image001
與
Figure 02_image005
透過C5交流耦合，而
Figure 02_image003
與
Figure 02_image007
透過C6交流耦合。因為透過C5交流耦合，所以
Figure 02_image001
與
Figure 02_image005
實際上是相同的訊號，其中
Figure 02_image001
的瞬時變化約等於
Figure 02_image005
的瞬時變化。同樣地，因為透過C6交流耦合，所以
Figure 02_image003
與
Figure 02_image007
實際上是相同的訊號。
Figure 02_image001
與
Figure 02_image005
透過C5互相幫助以增大輸出擺幅。在沒有實作C5的情況下，由於MN1沒有將
Figure 02_image001
拉高的能力，所以
Figure 02_image001
因
Figure 02_image013
所限制的寬限（headroom）而有其上限；另一方面，由於MP1沒有將
Figure 02_image005
拉低的能力，所以
Figure 02_image005
因
Figure 02_image015
所限制的寬限而有其下限。藉由透過C5提供交流耦合，MP1可以透過C5拉高
Figure 02_image001
，使其擺動高於上限，而MN1可以透過C5拉低
Figure 02_image005
，使其擺動低於下限。同樣地，
Figure 02_image003
和
Figure 02_image007
透過C6互相幫助以增大輸出擺幅。因此，第一差分對與第二差分對是互補的，並且彼此互相幫助以增大輸出擺幅。
圖2顯示BN1、BN2、BN3及BN4的實施例。BN1包含第一閘極電阻器RG1，第一閘極電阻器RG1被配置為將第一偏壓電壓
Figure 02_image017
耦接到GN1。BN2包含第二閘極電阻器RG2，第二閘極電阻器RG2被配置為將第二偏壓電壓
Figure 02_image019
耦接到GN2。BN3包含第三閘極電阻器RG3，第三閘極電阻器RG3被配置為將第三偏壓電壓
Figure 02_image021
耦接到GN3。BN4包含第四閘極電阻器RG4，第四閘極電阻器RG4被配置為將第四偏壓電壓
Figure 02_image023
耦接到GN4。在一個實施例中，第一偏壓電壓
Figure 02_image017
與第二偏壓電壓
Figure 02_image019
相同，而第三偏壓電壓
Figure 02_image021
與第四偏壓電壓
Figure 02_image023
相同。
圖3顯示LN1、LN2、LN3及LN4的實施例。LN1包含第一汲極電阻器RD1，第一汲極電阻器RD1被配置為耦合電源節點
Figure 02_image013
至ON1。LN2包含第二汲極電阻器RD2，第二汲極電阻器RD2被配置為耦合電源節點
Figure 02_image013
至ON2。LN3包含第三汲極電阻器RD3，第三汲極電阻器RD3被配置為耦合接地節點
Figure 02_image015
至ON3。LN4包含第四汲極電阻器RD4，第四汲極電阻器RD4被配置為耦合接地節點
Figure 02_image015
至ON4。
在圖4所示的另一實施例中，輸出組合網路400用於將
Figure 02_image001
、
Figure 02_image003
、
Figure 02_image005
及
Figure 02_image007
合併為兩個合併的輸出電壓，包含：第一合併輸出電壓
Figure 02_image025
及第二合併輸出電壓
Figure 02_image027
。輸出組合網路400包含四個附加電容器401、402、403及404。四個附加電容器401、402、403及404是相同的。電容器401和403實現第一均值函數（mean function），並且用於建立第一合併輸出電壓
Figure 02_image025
（就交流成分而言，第一合併輸出電壓
Figure 02_image025
等於
Figure 02_image001
和
Figure 02_image005
的平均）；同樣地，電容器402和404實現第二均值函數，並且用於建立第二合併輸出電壓
Figure 02_image027
（就交流成分而言，第二合併輸出電壓
Figure 02_image027
等於
Figure 02_image003
和
Figure 02_image007
的平均）。
DTIA 100可以是高速電路，因為它是速度不受穩定性限制的開迴路（open-loop）電路。
舉例來說（但不以此為限），DTIA 100使用28 nm的CMOS製程製造；
Figure 02_image013
是1.05V；
Figure 02_image015
是0V；第一電流
Figure 02_image009
和第二電流
Figure 02_image011
的大小（振幅）相同（200 mA）、頻率相同（14.4 GHz），但相位相反；四個電晶體MN1、MN2、MP1及MP2的寬度和長度分別為9.6
Figure 02_image029
和30 nm；電容器C1、C2、C3及C4均為200 fF；電容器C5和C6均為32 fF；圖2中的電阻RG1、RG2、RG3及RG4均為12 KOhm；圖2中的
Figure 02_image017
和
Figure 02_image019
均為1.05V；圖2中的
Figure 02_image021
和
Figure 02_image023
均為0V；圖3中的電阻RD1、RD2、RD3及RD4均為800 Ohm；以及圖4中的電容器401、402、403及404均為25 fF。
如圖5的流程圖所示，本案之一實施例的方法包含：（步驟610）整合（incorporating）以共閘極放大器拓撲配置的第一NMOS電晶體，其中，第一NMOS電晶體的源極、閘極與汲極分別連接到第一輸入節點、第一閘極節點與第一輸出節點；（步驟620）整合以共閘極放大器拓撲配置的第二NMOS電晶體，其中，第二NMOS電晶體的源極、閘極與汲極分別連接到第二輸入節點、第二閘極節點與第二輸出節點；（步驟630）整合以共閘極放大器拓撲配置的第一PMOS電晶體，其中，第一PMOS電晶體的源極、閘極與汲極分別連接到第一輸入節點、第三閘極節點與第三輸出節點；（步驟640）整合以共閘極放大器拓撲配置的第二PMOS電晶體，其中，第二PMOS電晶體的源極、閘極與汲極分別連接到第二輸入節點、第四閘極節點與第四輸出節點；（步驟650）使用第一電容器將第二輸入節點耦接到第一閘極節點、使用第二電容器將第一輸入節點耦接到第二閘極節點、使用第三電容器將第二輸入節點耦接到第三閘極節點，以及使用第四電容器將第一輸入節點耦接到第四閘極節點；（步驟660）使用第五電容器將第一輸出節點耦接到第三輸出節點，以及使用第六電容器將第二輸出節點耦接到第四輸出節點；（步驟670）使用第一偏壓網路在第一閘極節點建立第一直流偏壓、使用第二偏壓網路在第二閘極節點建立第二直流偏壓、使用第三偏壓網路在第三閘極節點建立第三直流偏壓，以及使用第四偏壓網路在第四閘極節點建立第四直流偏壓；（步驟680）使用第一負載網路在第一輸出節點與電源節點之間提供直流耦合、使用第二負載網路在第二輸出節點與電源節點之間提供直流耦合、使用第三負載網路在第三輸出節點與接地節點之間提供直流耦合，以及使用第四負載網路在第四輸出節點與接地節點之間提供直流耦合。
本領域技術人員將容易地觀察到，在保持本案的教導的同時，可以對裝置和方法進行多種修改和變更。因此，以上公開不應被解釋為僅由所附權利要求的界限來限定。
100:差分轉阻抗放大器100（DTIA） MN1,MN2,MP1,MP2:電晶體 C1,C2,C3,C4,C5,C6:電容器 IN1,IN2:輸入節點 ON1,ON2,ON3,ON4:輸出節點 LN1,LN2,LN3,LN4:負載網路 BN1,BN2,BN3,BN4:偏壓網路 GN1,GN2,GN3,GN4:閘極節點
Figure 02_image001
,
Figure 02_image003
,
Figure 02_image005
,
Figure 02_image007
:輸出電壓
Figure 02_image009
,
Figure 02_image011
:電流
Figure 02_image013
:電源節點
Figure 02_image015
:接地節點
Figure 02_image031
,
Figure 02_image033
,
Figure 02_image035
,
Figure 02_image037
:閘極電阻器
Figure 02_image017
,
Figure 02_image019
,
Figure 02_image021
,
Figure 02_image023
:偏壓電壓
Figure 02_image039
,
Figure 02_image041
,
Figure 02_image043
,
Figure 02_image045
:汲極電阻器 400:輸出組合網路
Figure 02_image025
,
Figure 02_image027
:合併輸出電壓 401,402,403,404:附加電容器 610~680:步驟
圖1顯示本案一實施例的差分轉阻抗放大器的示意圖； 圖2顯示可用於圖1的差分轉阻抗放大器的偏壓網路的示意圖； 圖3顯示可用於圖1的差分轉阻抗放大器的負載網路的示意圖； 圖4顯示輸出組合網路的示意圖；以及 圖5顯示本案的方法的流程圖。
100:差分轉阻抗放大器100(DTIA)
MN1,MN2,MP1,MP2:電晶體
C1,C2,C3,C4,C5,C6:電容器
IN1,IN2:輸入節點
ON1,ON2,ON3,ON4:輸出節點
LN1,LN2,LN3,LN4:負載網路
BN1,BN2,BN3,BN4:偏壓網路
GN1,GN2,GN3,GN4:閘極節點
V o 1 ,V o 2 ,V o 3 ,V o 4 :輸出電壓
I 1 ,I 2 :電流
V DD :電源節點
V SS :接地節點

Claims (10)

  1. 一種差分轉阻抗放大器(differential transimpedance amplifier)，包含：一第一差分對，包含一第一n通道金屬氧化物半導體(NMOS)電晶體及一第二NMOS電晶體；一第二差分對，包含一第一p通道金屬氧化物半導體(PMOS)電晶體及一第二PMOS電晶體；一第一電容器；一第二電容器；一第三電容器；一第四電容器；一第五電容器；一第六電容器；一第一偏壓網路；一第二偏壓網路；一第三偏壓網路；一第四偏壓網路；一第一負載網路；一第二負載網路；一第三負載網路；以及一第四負載網路；其中，該第一NMOS電晶體的一源極、一閘極及一汲極分別連接到一第一輸入節點、一第一閘極節點及一第一輸出節點；該第二NMOS電晶體的一源極、一閘極及一汲極分別連接到一第二輸入節點、一第二閘極節點及一第二輸出節點；該第一PMOS電晶體的一源極、一閘極及一汲極分別連接到該第一輸入節點、一第三閘極節點及一第三輸出節點；該第二PMOS電晶體的一源極、一閘極及一汲極分別連接到該第二輸入節點、一第四閘極節點及一第四輸出節點；該第一電容器將該第一閘極節點耦接到該第二輸入節點；該第二電容器將該第二閘極節點耦接到該第一輸入節點；該第三電容器將該第三閘極節點耦接到該第二輸入節點；該第四電容器將該第四閘極節點耦接到該第一輸入節點；該第五電容器將該第一輸出節點耦接到該第三輸出節點； 該第六電容器將該第二輸出節點耦接到該第四輸出節點；該第一偏壓網路在該第一閘極節點建立一第一直流偏壓；該第二偏壓網路在該第二閘極節點建立一第二直流偏壓；該第三偏壓網路在該第三閘極節點建立一第三直流偏壓；該第四偏壓網路在該第四閘極節點建立一第四直流偏壓；該第一負載網路在一電源節點與該第一輸出節點之間提供直流耦合；該第二負載網路在該電源節點與該第二輸出節點之間提供直流耦合；該第三負載網路在一接地節點與該第三輸出節點之間提供直流耦合；以及該第四負載網路在該接地節點與該第四輸出節點之間提供直流耦合。
  2. 如請求項1之差分轉阻抗放大器，其中，一第一電流係在該第一輸入節點被接收，一第二電流係在該第二輸入節點被接收，並且該第一電流及該第二電流具有相同的振幅和頻率，但是相位相反。
  3. 如請求項1之差分轉阻抗放大器，進一步包含一輸出組合網路，該輸出組合網路被配置為在該第一輸出節點接收一第一輸出電壓、在該第二輸出節點接收一第二輸出電壓、在該第三節點接收一第三輸出電壓，以及在該第四輸出節點接收一第四輸出電壓，並且輸出一第一合併輸出電壓及一第二合併輸出電壓。
  4. 如請求項1之差分轉阻抗放大器，其中，該第一偏壓網路包含將該第一閘極節點耦接到一第一偏壓電壓的一第一閘極電阻器，該第二偏壓網路包含將該第二閘極節點耦接到一第二偏壓電壓的一第二閘極電阻器，該第三 偏壓網路包含將該第三閘極節點耦接到一第三偏壓電壓的一第三電阻器，並且該第四偏壓網路包含將該第四閘極節點耦接到一第四偏壓電壓的一第四閘極電阻器。
  5. 如請求項1之差分轉阻抗放大器，其中，該第一負載網路包含將該第一輸出節點耦接到該電源節點的一第一汲極電阻器；該第二負載網路包含將該第二輸出節點耦接到該電源節點的一第二汲極電阻器；該第三負載網路包含將該第三輸出節點耦接到該接地節點的一第三汲極電阻器；以及該第四負載網路包含將該第四輸出節點耦接到該電源節點的一第四汲極電阻器。
  6. 一種差分轉阻抗放大器，包含：一第一對共閘極放大器，包含一第一n通道金屬氧化物半導體(NMOS)電晶體及一第二NMOS電晶體，該第一NMOS電晶體及該第二NMOS電晶體透過一第一電容器和一第二電容器配置成交叉耦合拓撲；一第二對共閘極放大器，包含一第一p通道金屬氧化物半導體(PMOS)電晶體及一第二PMOS電晶體，該第一PMOS電晶體及該第二PMOS電晶體透過一第三電容器和一第四電容器配置成交叉耦合拓撲，其中該第一對共閘極放大器的一輸出及該第二對共閘極放大器的一輸出透過一第五電容器及一第六電容器耦合；以及一第一負載網路及一第二負載網路，該第一負載網路及該第二負載網路被配置為分別提供從一電源節點到該第一NMOS電晶體及該第二NMOS電晶體的直流耦合；以及一第三負載網路和一第四負載網路， 該第三負載網路及該第四負載網路被配置為分別提供從一接地節點到該第一PMOS電晶體及該第二PMOS電晶體的直流耦合。
  7. 如請求項6之差分轉阻抗放大器，更包含：一第一偏壓網路及一第二偏壓網路，該第一偏壓網路及該第二偏壓網路被配置為分別為該第一NMOS電晶體及該第二NMOS電晶體建立一偏壓；以及一第三偏壓網路及一第四偏壓網路，該第三偏壓網路及該第四偏壓網路被配置為分別為該第一PMOS電晶體及該第二PMOS電晶體建立一偏壓。
  8. 如請求項6之差分轉阻抗放大器，其中，一第一電流被該第一NMOS電晶體及該第一PMOS電晶體接收，一第二電流被該第二NMOS電晶體及該第二PMOS電晶體接收，並且該第一電流及該第二電流具有相同的振幅和頻率，但是相位相反。
  9. 如請求項6之差分轉阻抗放大器，更包含一輸出組合網路，該輸出組合網路被配置為將該第一對共閘極放大器的該輸出與該第二對共閘極放大器的該輸出合併。
  10. 一種差分轉阻抗放大器，包含：一第一對共閘極放大器，包含一第一n通道金屬氧化物半導體(NMOS)電晶體及一第二NMOS電晶體，該第一NMOS電晶體及該第二NMOS電晶體透過一第一電容器和一第二電容器配置成交叉耦合拓撲；一第二對共閘極放大器，包含一第一p通道金屬氧化物半導體(PMOS)電晶體及一第二PMOS電晶體，該第一PMOS電晶體及該第二PMOS電晶體透過一第三電容器和一第四電容器配置成交叉耦合拓撲，其 中該第一對共閘極放大器的一輸出及該第二對共閘極放大器的一輸出透過一第五電容器及一第六電容器耦合；以及一輸出組合網路，該輸出組合網路被配置為將該第一對共閘極放大器的該輸出與該第二對共閘極放大器的該輸出合併，且該輸出組合網路包含複數個電容。
TW109146632A 2020-08-28 2020-12-29 高速差分轉阻抗放大器及其方法 TWI783335B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/005,564 US11075607B1 (en) 2020-08-28 2020-08-28 High-speed differential transimpedance amplifier and method thereof
US17/005564 2020-08-28

Publications (2)

Publication Number Publication Date
TW202209806A TW202209806A (zh) 2022-03-01
TWI783335B true TWI783335B (zh) 2022-11-11

Family

ID=76971541

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109146632A TWI783335B (zh) 2020-08-28 2020-12-29 高速差分轉阻抗放大器及其方法

Country Status (3)

Country Link
US (1) US11075607B1 (zh)
CN (1) CN114123992A (zh)
TW (1) TWI783335B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102332868A (zh) * 2011-10-18 2012-01-25 东南大学 一种低功耗宽带低噪声放大器
US20150077183A1 (en) * 2013-09-19 2015-03-19 Analog Devices, Inc. Current-feedback operational amplifier
CN109474249A (zh) * 2018-09-25 2019-03-15 东南大学 应用于adc的高增益高线性度动态放大器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1645040B1 (en) * 2003-07-07 2018-09-05 Analog Devices, Inc. Variable attenuation system having continuous input steering
US8634793B2 (en) * 2010-05-10 2014-01-21 Csr Technology Inc. IP2 calibration measurement and signal generation
EP2512030A1 (en) * 2011-04-12 2012-10-17 Nxp B.V. Differential output stage
US9712113B2 (en) * 2015-12-01 2017-07-18 Analog Devices Global Local oscillator paths

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102332868A (zh) * 2011-10-18 2012-01-25 东南大学 一种低功耗宽带低噪声放大器
US20150077183A1 (en) * 2013-09-19 2015-03-19 Analog Devices, Inc. Current-feedback operational amplifier
CN109474249A (zh) * 2018-09-25 2019-03-15 东南大学 应用于adc的高增益高线性度动态放大器

Also Published As

Publication number Publication date
TW202209806A (zh) 2022-03-01
CN114123992A (zh) 2022-03-01
US11075607B1 (en) 2021-07-27

Similar Documents

Publication Publication Date Title
US8120424B2 (en) Class AB output stages and amplifiers including class AB output stages
US9746864B1 (en) Fast transient low drop-out voltage regulator for a voltage-mode driver
CN104467709A (zh) 电流反馈运算放大器
TWI713334B (zh) 高速低電壓串行鏈路接收器及其方法
CN109546975B (zh) 运算跨导放大器
TWI547125B (zh) 線性等化器及其方法
CN110932714A (zh) 一种基于sublvds的传输接口电路
US8963641B1 (en) Source-series terminated differential line driver circuit
KR101694075B1 (ko) 차동 전달 임피던스 증폭기
JP6212307B2 (ja) 多出力相互コンダクタンス増幅器に基づく計装用増幅器
TWI783335B (zh) 高速差分轉阻抗放大器及其方法
US6867649B2 (en) Common-mode and differential-mode compensation for operational amplifier circuits
US6781460B2 (en) Low power low voltage differential signal receiver with improved skew and jitter performance
US20160254793A1 (en) Clock and data drivers with enhanced transconductance and suppressed output common-mode
US7315210B2 (en) Differential operational amplifier
KR101209817B1 (ko) 병렬 등화기
TW201315142A (zh) 限幅放大器及其方法
CN110162498B (zh) 可工作在不同电源电压下的lvds接收电路
JP2019118060A (ja) オペアンプ
Luo et al. A 40 Gb/s fully differential Transimpedance amplifier in 0.13 µm SiGe BiCMOS technology
US20230095506A1 (en) Amplifier circuit, differential amplifier circuit, reception circuit, and semiconductor integrated circuit
JP2005184644A (ja) 電流切り替え型論理回路
Motlak et al. A novel design technique of one stage CMOS OTA for high frequency applications
CN106357228B (zh) 电流放大器及发射机
US7113040B2 (en) Differential amplifier