CN109473339B - 氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法 - Google Patents

氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法 Download PDF

Info

Publication number
CN109473339B
CN109473339B CN201811216532.3A CN201811216532A CN109473339B CN 109473339 B CN109473339 B CN 109473339B CN 201811216532 A CN201811216532 A CN 201811216532A CN 109473339 B CN109473339 B CN 109473339B
Authority
CN
China
Prior art keywords
solution
film layer
polycrystalline silicon
thickness
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811216532.3A
Other languages
English (en)
Other versions
CN109473339A (zh
Inventor
徐兴国
姜波
张凌越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201811216532.3A priority Critical patent/CN109473339B/zh
Publication of CN109473339A publication Critical patent/CN109473339A/zh
Application granted granted Critical
Publication of CN109473339B publication Critical patent/CN109473339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

本发明公开一种氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法，包括：步骤S1：提供硅基衬底，并沉积底层耦合氧化物膜层、多晶硅膜层、氮化硅膜层；步骤S2：配制含有HNO3溶液的H3PO4溶液；步骤S3：将其浸入溶液；步骤S4：根据多晶硅膜层的蚀刻量，调控多晶硅膜层之膜厚和均匀度。本发明根据多晶硅膜层的刻蚀率要求进行溶液之质量配合比设置，依据多晶硅膜层之膜厚及刻蚀后目标厚度值进行浸入高度设置，以及根据多晶硅膜层的刻蚀量及前馈量测的多晶硅膜层之厚度设置工艺制程时间，以实现氮化硅膜层的剥离和准确的控制多晶硅膜层的膜厚及均匀度，不仅操作简单、实施方便，而且可以通过多晶硅膜层的厚度和均匀度控制极大的提升产品良率，值得业界推广应用。

Description

氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法。
背景技术
作为本领域技术人员，容易知晓地，通过炉管工艺生长的多晶硅薄膜，其膜层厚度的差异已经无法满足产品良率的要求，因而在后续的工艺中控制多晶硅膜层厚度的均匀度是提高产品良率的重要手段。
但是，现有针对多晶硅膜层厚度的均匀度之调控手段均不能获得品质优良的膜层均匀度，严重制约了产品良率的提升，故寻求一种氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法已成为本领域技术人员亟待解决的技术问题之一。
故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本发明一种氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法。
发明内容
本发明是针对现有技术中，现有针对多晶硅膜层厚度的均匀度之调控手段均不能获得品质优良的膜层均匀度，严重制约了产品良率的提升等缺陷提供一种氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法。
为实现本发明之目的，本发明提供一种氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法，所述氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法，包括：
执行步骤S1：提供硅基衬底，并在所述硅基衬底上先后分别沉积底层耦合氧化物膜层、多晶硅膜层、氮化硅膜层；
执行步骤S2：配制含有HNO3溶液的H3PO4溶液；
执行步骤S3：将具有底层耦合氧化物膜层、多晶硅膜层、氮化硅膜层的硅基衬底浸入所述含有HNO3溶液的H3PO4溶液中；
执行步骤S4：根据所述多晶硅膜层的蚀刻量，调控多晶硅膜层之膜层厚度和均匀度。
可选地，所述含有HNO3溶液的H3PO4溶液之质量配合比根据所述H3PO4溶液对所述多晶硅膜层的刻蚀率要求进行设置。
可选地，当所述H3PO4溶液对所述多晶硅膜层的刻蚀率要求较高，则所述HNO3溶液质量百分比含量增大；当所述H3PO4溶液对所述多晶硅膜层的刻蚀率要求较低，则所述HNO3溶液质量百分比含量减小。
可选地，在所述含有HNO3溶液的H3PO4溶液中，所述HNO3溶液和所述H3PO4溶液之质量配合比范围为1:10000～1:10。
可选地，所述H3PO4溶液对所述多晶硅膜层的刻蚀率范围为0.1～100A/min。
可选地，所述HNO3溶液和所述H3PO4溶液之质量配合比为1:100时，含有HNO3溶液的H3PO4溶液对所述多晶硅膜层的刻蚀率为18A/min。
可选地，所述具有底层耦合氧化物膜层、多晶硅膜层、氮化硅膜层的硅基衬底浸入所述含有HNO3溶液的H3PO4溶液中的高度依据前层沉积的所述多晶硅膜层之膜层厚度及刻蚀后目标厚度值进行设置。
可选地，根据多晶硅膜层的蚀刻量，调控多晶硅膜层之膜层厚度及均匀度的方法，进一步包括：
执行步骤S41：根据所述H3PO4溶液对所述多晶硅膜层的刻蚀率要求进行所述含有HNO3溶液的H3PO4溶液之质量配合比设置；
执行步骤S42：依据前层沉积的所述多晶硅膜层之膜层厚度及刻蚀后目标厚度值进行具有底层耦合氧化物膜层、多晶硅膜层、氮化硅膜层的硅基衬浸入所述含有HNO3溶液的H3PO4溶液中的高度设置；
执行步骤S43：根据所述多晶硅膜层的刻蚀量及前馈量测的所述多晶硅膜层之厚度，设置含有HNO3溶液的H3PO4溶液之工艺制程时间。
综上所述，本发明所述氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法，根据所述H3PO4溶液对所述多晶硅膜层的刻蚀率要求进行所述含有HNO3溶液的H3PO4溶液之质量配合比设置，依据前层沉积的所述多晶硅膜层之膜层厚度及刻蚀后目标厚度值进行具有底层耦合氧化物膜层、多晶硅膜层、氮化硅膜层的硅基衬底浸入所述含有HNO3溶液的H3PO4溶液中的高度设置，以及根据所述多晶硅膜层的刻蚀量及前馈量测的所述多晶硅膜层之厚度，设置含有HNO3溶液的H3PO4溶液之工艺制程时间，以实现氮化硅膜层的剥离和准确的控制所述多晶硅膜层的膜层厚度及均匀度，不仅操作简单、实施方便，而且可以通过所述多晶硅膜层的厚度和均匀度控制极大的提升产品良率，值得业界推广应用。
附图说明
图1所示为本发明氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法流程图；
图2所示为本发明氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法所针对的氮化硅膜层剥离之结构示意图。
图3所示为本发明氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法所针对的多晶硅膜层浸入含有HNO3溶液的H3PO4溶液之结构示意图。
具体实施方式
为详细说明本发明创造的技术内容、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。
作为本领域技术人员，容易知晓地，通过炉管工艺生长的多晶硅薄膜，其膜层厚度的差异已经无法满足产品良率的要求，因而在后续的工艺中控制多晶硅膜层厚度的均匀度是提高产品良率的重要手段。
但是，现有针对多晶硅膜层厚度的均匀度之调控手段均不能获得品质优良的膜层均匀度，严重制约了产品良率的提升，故寻求一种氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法已成为本领域技术人员亟待解决的技术问题之一。
请参阅图1，图1所示为本发明氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法流程图。所述氮化硅剥离过程中调控多晶硅膜层之膜厚的方法，包括：
执行步骤S1：提供硅基衬，并在所述硅基衬底上先后分别沉积底层耦合氧化物膜层、多晶硅膜层、氮化硅膜层；
执行步骤S2：配制含有HNO3溶液的H3PO4溶液；
执行步骤S3：将具有底层耦合氧化物膜层、多晶硅膜层、氮化硅膜层的硅基衬底浸入所述含有HNO3溶液的H3PO4溶液中；
执行步骤S4：根据所述多晶硅膜层的蚀刻量，调控多晶硅膜层之膜层厚度和均匀度。
为了更直观的揭露本发明之技术特征，凸显本发明之有益效果，现结合具体实施方式，对本发明氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法进行工作原理和应用阐述。在具体实施方式中，所述溶液之配比浓度、浸入溶液之高度、蚀刻率等仅为列举，不应视为对本发明技术方案的限制。
请参阅图2、图3，并结合参阅图1，图2所示为本发明氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法所针对的氮化硅膜层剥离之结构示意图。图3所示为本发明氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法所针对的多晶硅膜层浸入含有HNO3溶液的H3PO4溶液之结构示意图。所述氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法，包括：
执行步骤S1：提供硅基衬11，并在所述硅基衬底11上先后分别沉积底层耦合氧化物膜层12、多晶硅膜层13、氮化硅膜层14；
作为具体实施方式，所述硅基衬底11上所设置的功能膜层包括但不限于底层耦合氧化物膜层12、多晶硅膜层13、氮化硅膜层14。
执行步骤S2：配制含有HNO3溶液的H3PO4溶液；
在本发明中，所述含有HNO3溶液的H3PO4溶液之质量配合比根据所述H3PO4溶液对所述多晶硅膜层13的刻蚀率要求进行设置。容易知晓地，当所述H3PO4溶液对所述多晶硅膜层13的刻蚀率要求较高，则所述HNO3溶液质量百分比含量增大；当所述H3PO4溶液对所述多晶硅膜层13的刻蚀率要求较低，则所述HNO3溶液质量百分比含量减小。
优选地，在所述含有HNO3溶液的H3PO4溶液中，所述HNO3溶液和所述H3PO4溶液之质量配合比范围为1:10000～1:10。所述H3PO4溶液对所述多晶硅膜层13的刻蚀率范围为0.1～100A/min。更具体地，例如所述HNO3溶液和所述H3PO4溶液之质量配合比为1:100时，所述含有HNO3溶液的H3PO4溶液对所述多晶硅膜层13的刻蚀率为18A/min。
明显地，在所述H3PO4溶液中添加HNO3溶液，势必会提高所述H3PO4溶液对所述多晶硅膜层13的刻蚀率，而所述H3PO4溶液对所述氮化硅膜层14和氧化硅膜层(未图示)的刻蚀率基本无变化，即其对所述氮化硅膜层14和氧化硅膜层(未图示)的影响程度可忽略不计。
同时，由于所述H3PO4溶液对氧化物层之高的选择比，通过本发明所述氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法在刻蚀多晶硅膜层的过程中，亦不会对所述底层耦合氧化物膜层12造成损伤。
执行步骤S3：将具有底层耦合氧化物膜层12、多晶硅膜层13、氮化硅膜层14的硅基衬底11浸入所述含有HNO3溶液的H3PO4溶液中；
所述具有底层耦合氧化物膜层12、多晶硅膜层13、氮化硅膜层14的硅基衬底11浸入所述含有HNO3溶液的H3PO4溶液中的高度依据前层沉积的所述多晶硅膜层13之膜层厚度及刻蚀后目标厚度值进行设置。
执行步骤S4：根据多晶硅膜层13的蚀刻量，调控多晶硅膜层13之膜层厚度及均匀度。
作为具体的实施方式，根据多晶硅膜层13的蚀刻量，调控多晶硅膜层13之膜层厚度及均匀度的方法，进一步包括：
执行步骤S41：根据所述H3PO4溶液对所述多晶硅膜层13的刻蚀率要求进行所述含有HNO3溶液的H3PO4溶液之质量配合比设置；
执行步骤S42：依据前层沉积的所述多晶硅膜层13之膜层厚度及刻蚀后目标厚度值进行具有底层耦合氧化物膜层12、多晶硅膜层13、氮化硅膜层14的硅基衬底11浸入所述含有HNO3溶液的H3PO4溶液中的高度设置；
执行步骤S43：根据所述多晶硅膜层13的刻蚀量及前馈量测的所述多晶硅膜层之厚度，设置含有HNO3溶液的H3PO4溶液之工艺制程时间，以实现氮化硅膜层14的剥离和准确的控制所述多晶硅膜层13的膜层厚度及均匀度。
显然地，本发明所述氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法，根据所述H3PO4溶液对所述多晶硅膜层13的刻蚀率要求进行所述含有HNO3溶液的H3PO4溶液之质量配合比设置，依据前层沉积的所述多晶硅膜层13之膜层厚度及刻蚀后目标厚度值进行具有底层耦合氧化物膜层12、多晶硅膜层13、氮化硅膜层14的硅基衬底11浸入所述含有HNO3溶液的H3PO4溶液中的高度设置，以及根据所述多晶硅膜层13的刻蚀量及前馈量测的所述多晶硅膜层之厚度，设置含有HNO3溶液的H3PO4溶液之工艺制程时间，以实现氮化硅膜层14的剥离和准确的控制所述多晶硅膜层13的膜层厚度及均匀度，不仅操作简单、实施方便，而且可以通过所述多晶硅膜层的厚度和均匀度控制极大的提升产品良率，值得业界推广应用。
综上所述，本发明所述氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法，根据所述H3PO4溶液对所述多晶硅膜层的刻蚀率要求进行所述含有HNO3溶液的H3PO4溶液之质量配合比设置，依据前层沉积的所述多晶硅膜层之膜层厚度及刻蚀后目标厚度值进行具有底层耦合氧化物膜层、多晶硅膜层、氮化硅膜层的硅基衬底浸入所述含有HNO3溶液的H3PO4溶液中的高度设置，以及根据所述多晶硅膜层的刻蚀量及前馈量测的所述多晶硅膜层之厚度，设置含有HNO3溶液的H3PO4溶液之工艺制程时间，以实现氮化硅膜层的剥离和准确的控制所述多晶硅膜层的膜层厚度及均匀度，不仅操作简单、实施方便，而且可以通过所述多晶硅膜层的厚度和均匀度控制极大的提升产品良率，值得业界推广应用。
本领域技术人员均应了解，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变型。因而，如果任何修改或变型落入所附权利要求书及等同物的保护范围内时，认为本发明涵盖这些修改和变型。

Claims (7)

1.一种氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法，其特征在于，所述氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法，包括：
执行步骤S1：提供硅基衬底，并在所述硅基衬底上先后分别沉积底层耦合氧化物膜层、多晶硅膜层、氮化硅膜层；
执行步骤S2：配制含有HNO3溶液的H3PO4溶液；
执行步骤S3：将具有底层耦合氧化物膜层、多晶硅膜层、氮化硅膜层的硅基衬底浸入所述含有HNO3溶液的H3PO4溶液中；
执行步骤S4：根据所述多晶硅膜层的蚀刻量，调控多晶硅膜层之膜层厚度和均匀度；
其中，所述具有底层耦合氧化物膜层、多晶硅膜层、氮化硅膜层的硅基衬底浸入所述含有HNO3溶液的H3PO4溶液中的高度依据前层沉积的所述多晶硅膜层之膜层厚度及刻蚀后目标厚度值进行设置。
2.如权利要求1所述氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法，其特征在于，所述含有HNO3溶液的H3PO4溶液之质量配合比根据所述H3PO4溶液对所述多晶硅膜层的刻蚀率要求进行设置。
3.如权利要求2所述氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法，其特征在于，当所述H3PO4溶液对所述多晶硅膜层的刻蚀率要求较高，则所述HNO3溶液质量百分比含量增大；当所述H3PO4溶液对所述多晶硅膜层的刻蚀率要求较低，则所述HNO3溶液质量百分比含量减小。
4.如权利要求1所述氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法，其特征在于，在所述含有HNO3溶液的H3PO4溶液中，所述HNO3溶液和所述H3PO4溶液之质量配合比范围为1:10000～1:10。
5.如权利要求4所述氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法，其特征在于，所述H3PO4溶液对所述多晶硅膜层的刻蚀率范围为0.1～100A/min。
6.如权利要求4所述氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法，其特征在于，所述HNO3溶液和所述H3PO4溶液之质量配合比为1:100时，含有HNO3溶液的H3PO4溶液对所述多晶硅膜层的刻蚀率为18A/min。
7.如权利要求1所述氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法，其特征在于，根据多晶硅膜层的蚀刻量，调控多晶硅膜层之膜层厚度及均匀度的方法，进一步包括：
执行步骤S41：根据所述H3PO4溶液对所述多晶硅膜层的刻蚀率要求进行所述含有HNO3溶液的H3PO4溶液之质量配合比设置；
执行步骤S42：依据前层沉积的所述多晶硅膜层之膜层厚度及刻蚀后目标厚度值进行具有底层耦合氧化物膜层、多晶硅膜层、氮化硅膜层的硅基衬底浸入所述含有HNO3溶液的H3PO4溶液中的高度设置；
执行步骤S43：根据所述多晶硅膜层的刻蚀量及前馈量测的所述多晶硅膜层之厚度，设置将具有底层耦合氧化物膜层、多晶硅膜层、氮化硅膜层的硅基衬底浸入含有HNO3溶液的H3PO4溶液之工艺制程时间。
CN201811216532.3A 2018-10-18 2018-10-18 氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法 Active CN109473339B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811216532.3A CN109473339B (zh) 2018-10-18 2018-10-18 氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811216532.3A CN109473339B (zh) 2018-10-18 2018-10-18 氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法

Publications (2)

Publication Number Publication Date
CN109473339A CN109473339A (zh) 2019-03-15
CN109473339B true CN109473339B (zh) 2020-11-13

Family

ID=65664193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811216532.3A Active CN109473339B (zh) 2018-10-18 2018-10-18 氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法

Country Status (1)

Country Link
CN (1) CN109473339B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331562B (zh) * 2020-10-26 2023-12-22 北京北方华创微电子装备有限公司 氮化硅膜刻蚀方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101876088B (zh) * 2010-03-19 2015-02-04 常州亿晶光电科技有限公司 多晶硅片制绒方法
CN105336695B (zh) * 2014-05-29 2018-06-29 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN106298486B (zh) * 2015-06-09 2019-08-06 北大方正集团有限公司 半导体器件的制备方法
CN106206597B (zh) * 2016-07-27 2019-06-28 上海华虹宏力半导体制造有限公司 避免多晶硅刻蚀残留的方法及分栅快闪存储器制造方法

Also Published As

Publication number Publication date
CN109473339A (zh) 2019-03-15

Similar Documents

Publication Publication Date Title
CN109652784A (zh) 通过循环沉积在衬底上沉积金属硫族化物的方法
US9758865B2 (en) Silicon film forming method, thin film forming method and cross-sectional shape control method
JP6210039B2 (ja) 付着物の除去方法及びドライエッチング方法
KR20130011926A (ko) 어모퍼스 실리콘막의 성막 방법 및 성막 장치
CN109473339B (zh) 氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法
EP2899295A1 (fr) Procédé de réalisation par ald d'une couche mince de formule myx
JP5593320B2 (ja) Ｃｏ膜の形成方法
CN103828029B (zh) 堆积物去除方法
CN103828028A (zh) 等离子体蚀刻方法
US20170117144A1 (en) Chemical Infiltration into Porous Dielectric Films
Gershinskii et al. Investigation of diffusion in the Cu Al thin film system
WO2022206061A1 (zh) 半导体工艺的控制方法和半导体工艺设备
JPH11502975A (ja) エピタキシャル層に関する半導体基板の優先的エッチング
US7955876B2 (en) Method for simulating deposition film shape and method for manufacturing electronic device
CN107742660B (zh) 一种改善多晶黑硅太阳电池晶向间差异的工艺方法
JP2017210632A (ja) 薄膜形成用原料及び薄膜の製造方法
CN103088314A (zh) 成膜装置及其运用方法
CN109594079B (zh) 一种钼铝共用蚀刻液及蚀刻方法
KR101792444B1 (ko) 산화 티탄막의 제거 방법 및 제거 장치
US11208723B2 (en) Organometallic precursor compound for vapor deposition for forming oxide thin film and method for manufacturing same
CN109182998A (zh) 一种微通道板及在微通道板内壁制备Ni掺杂Al2O3高阻薄膜的方法
CN109097757A (zh) 一种镨离子掺杂的二氧化铪铁电薄膜的制备方法
CN103996608B (zh) 改善外延层电阻率均匀性的方法
CN105047551A (zh) 一种镍化硅合金的制备方法
JP2015146430A (ja) アモルファスシリコン膜の成膜方法および成膜装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant