CN109461403B - 一种显示器件及其制备方法和显示装置 - Google Patents

一种显示器件及其制备方法和显示装置 Download PDF

Info

Publication number
CN109461403B
CN109461403B CN201811307742.3A CN201811307742A CN109461403B CN 109461403 B CN109461403 B CN 109461403B CN 201811307742 A CN201811307742 A CN 201811307742A CN 109461403 B CN109461403 B CN 109461403B
Authority
CN
China
Prior art keywords
layer
data line
short
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811307742.3A
Other languages
English (en)
Other versions
CN109461403A (zh
Inventor
汪军
王海涛
李广耀
王庆贺
王东方
袁志东
闫梁臣
钱国平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811307742.3A priority Critical patent/CN109461403B/zh
Publication of CN109461403A publication Critical patent/CN109461403A/zh
Application granted granted Critical
Publication of CN109461403B publication Critical patent/CN109461403B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种显示器件及其制备方法和显示装置，用以解决现有技术中存在制备的COF阻抗较大，且无法利用AT PAD给信号进行AT相关测试问题。本发明实施例中，与覆晶薄膜区域一一对应的数据线组通过过孔直接和短路条电连接，并且存在一短路条与阵列检测接触点电连接，同时与孤岛金属一一对应的透明导电电极ITO通过第二过孔与孤岛金属以及孤岛金属两侧的短路条电连接。相较于现有技术，本发明实施例中，每一条数据线均与短路条直接电连接，同时覆晶薄膜之间通过ITO、孤岛金属连接，如此减小了数据信号传输电路中的阻抗，同时存在一个短路条与阵列检测接触点电连接，如此即可直接通过与阵列检测接触点对覆晶薄膜进行阵列检测。

Description

一种显示器件及其制备方法和显示装置
技术领域
本发明涉及显示设备技术领域，特别涉及一种显示器件及其制备方法和显示装置。
背景技术
COF(Chip On Flex,or,Chip On Film，覆晶薄膜)是运用软质附件电路板作封装芯片载体将软性基板电路接合，或单指未封装芯片的软质附加电路板。取用覆晶薄膜需要先将覆晶薄膜从覆晶薄膜载带上裁切出来，现有技术中一般采用金型冲切的方式对覆晶薄膜载带进行裁切。
现有技术中，制作COF会利用一条shorting bar(短路条)将data R(R数据线)或G(G数据线)在单个COF内shorting(连接)。利用另外一条shorting bar(短路条)在finalITO(悬浮氧化铟锡)时将所有的R数据线或G数据线连接。此时每条data line(数据线)通过PVX(passivation钝化层)孔与shorting bar连接。
此时，由于每条data line均是通过ITO与SD shorting bar搭接，故信号传输时阻抗较大。且SD OS(source&drain open/short test，信号线)时因data未与AT PAD阵列检测接触点连接，故无法利用AT PAD给信号进行AT相关测试。
综上所述，现有技术制备的COF存在阻抗较大，且无法利用AT PAD给信号进行AT相关测试。
发明内容
本发明提供一种显示器件及其制备方法和显示装置，用以解决现有技术中存在制备出的COF阻抗较大，且无法利用AT PAD给信号进行AT相关测试问题。
第一方面，本发明实施例提供一种显示器件，包括：
衬底基板，所述衬底基板具有多个与覆晶薄膜一一对应的覆晶薄膜区域；
形成于所述衬底基板一侧且与所述覆晶薄膜区域一一对应的数据线组，每一个所述数据线组包括多条数据线；
形成于所述数据线组背离所述衬底基板一侧的中间介质层，所述中间介质层上设置有与所述数据线一一正对应的过孔组，每一个所述过孔组包含至少一个第一过孔；
形成于所述中间介质层背离所述衬底基板一侧、且与所述覆晶薄膜一一对应的短路条，每一个所述短路条与对应的数据线之间通过第一过孔电连接，且每相邻的两个所述短路条之间形成有与所述短路条同层设置的孤岛金属；
与所述短路条同层设置的阵列检测接触点，所述阵列检测接触点与一个所述短路条电连接；
形成于所述短路条背离所述衬底基板一侧的钝化层，所述钝化层与所述孤岛金属以及短路条对应的部位设有多个第二过孔；
形成于所述钝化层背离所述衬底基板一侧、且与所述孤岛金属一一对应的透明导电电极ITO，所述ITO用于通过所述第二过孔与所述孤岛金属以及所述孤岛金属两侧的短路条电连接。
本发明实施例中，与覆晶薄膜区域一一对应的数据线组通过中间阶层上的过孔组直接和与覆晶薄膜一一对应的短路条电连接，并且存在一个短路条与阵列检测接触点电连接，同时在钝化层背离衬底基板一侧、且与孤岛金属一一对应的透明导电电极ITO通过第二过孔与孤岛金属以及孤岛金属两侧的短路条电连接。相较于现有技术，本发明实施例中，每一条数据线均与短路条直接电连接，同时覆晶薄膜之间通过ITO、孤岛金属连接，这样减少了传输信号的短路条上透明电极ITO的设置，进而减小了数据信号传输电路中的阻抗，同时存在一个与覆晶薄膜一一对应的短路条与阵列检测接触点电连接，如此即可直接通过与阵列检测接触点对覆晶薄膜进行阵列检测。
在一种可能的实施方式中，构成所述数据线、短路条、孤岛金属以及阵列检测接触点的物质包括下列的部分或全部：
Cu、Al、Mo、MoNb/Cu、Mo/Al/Mo。
在一种可能的实施方式中，所述中间介质层和所述钝化层由SiOx材料制成。
上述显示器件中的中间介质层和所述钝化层由SiOx材料制成，如此可以避免数据线、短路条、孤岛金属以及阵列检测接触点之间发生短路。
本发明实施例提供一种显示器件的制备方法，该方法包括：
在衬底基板上形成数据线金属层，并通过构图工艺在衬底基板上形成与覆晶薄膜区域一一对应的数据线组，每一个所述数据线组包括多条数据线；
在数据线金属层上形成中间介质层，并通过构图工艺在中间介质层上形成与所述数据线一一正对应的过孔组，所述过孔组包含至少一个第一过孔；
在中间介质层上形成测试线路层，并通过构图工艺形成测试线路图案，所述测试线路图案包括与所述覆晶薄膜一一对应的短路条、阵列检测接触点，每一个所述短路条与对应的数据线之间通过第一过孔电连接，且每相邻的两个所述短路条之间形成有与所述短路条同层设置的孤岛金属，所述阵列检测接触点；
在测试线路层上形成钝化层，并通过构图工艺在钝化层与所述孤岛金属以及短路条对应的部位形成多个第二过孔；
通过在钝化层上形成透明导电层，并通过构图工艺形成与孤岛金属一一对应的透明导电电极ITO，所述ITO用于通过所述第二过孔与所述孤岛金属以及所述孤岛金属两侧的短路条电连接。
上述方法中，将与覆晶薄膜区域一一对应的数据线组通过中间阶层上的过孔组直接和与覆晶薄膜一一对应的短路条电连接，并且将一个短路条与阵列检测接触点电连接，同时在钝化层背离衬底基板一侧设置与孤岛金属一一对应的透明导电电极ITO，且ITO透明导电电极通过第二过孔与孤岛金属以及孤岛金属两侧的短路条电连接。相较于现有技术，本发明实施例中，每一条数据线均与短路条直接电连接，同时覆晶薄膜之间通过ITO、孤岛金属连接，这样减少了传输信号的短路条上透明电极ITO的设置，进而减小了数据信号传输电路中的阻抗，同时存在一个与覆晶薄膜一一对应的短路条与阵列检测接触点电连接，如此即可直接通过与阵列检测接触点对覆晶薄膜进行阵列检测。
在一种可能的实施方式中，所述在衬底基板上形成数据线层，并通过构图工艺在衬底基板上形成数据线，包括：
在衬底基板上沉积用于形成数据线的金属材料；
在所述金属材料层上涂布光刻胶，并通过曝光、显影构成用于形成所述数据线的掩膜版；
刻蚀所述金属材料层形成数据线。
在一种可能的实施方式中，所述数据线金属层以及所述测试线路层的厚度为
Figure BDA0001854103500000041
在一种可能的实施方式中，所述中间介质层以及所述钝化层的厚度为
Figure BDA0001854103500000042
在一种可能的实施方式中，所述ITO沉积厚度可为
Figure BDA0001854103500000043
在一种可能的实施方式中，所述光刻胶厚度可为0.5um-10um；显影时间可为10s-500s；曝光量可为10-500；后烘温度可为100-300摄氏度；后烘时间可为10-500s。
本发明提供一种显示装置，所述显示装置包含上述的显示器件。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1A为本发明实施例提供的一种显示器件的结构俯视图；
图1B为本发明实施例提供的一种显示器件的结构剖视图；
图2为本发明实施例提供的一种显示器件的制备方法的流程示意图；
图3A为本发明实施例提供的数据线组制备后的结构俯视图；
图3B为本发明实施例提供的中间介质层制备后的结构俯视图；
图3C为本发明实施例提供的数据测试层备后的结构俯视图；
图3D为本发明实施例提供的钝化层制备后的结构俯视图；
图3E为本发明实施例提供的ITO组制备后的结构俯视图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
如图1A-1B所示，本发明实施例提供一种显示器件，包括：
衬底基板1，所述衬底基板1具有多个与覆晶薄膜2一一对应的覆晶薄膜2区域；
形成于所述衬底基板1一侧且与所述覆晶薄膜2区域一一对应的数据线组3，每一个所述数据线组3包括多条数据线4；
形成于所述数据线组3背离所述衬底基板1一侧的中间介质层5，所述中间介质层5上设置有与所述数据线4一一正对应的过孔组6，每一个所述过孔组6包含至少一个第一过孔7；
形成于所述中间介质层5背离所述衬底基板1一侧、且与所述覆晶薄膜2一一对应的短路条8，每一个所述短路条8与对应的数据线4之间通过第一过孔7电连接，且每相邻的两个所述短路条8之间形成有与所述短路条8同层设置的孤岛金属9；
与所述短路条8同层设置的阵列检测接触点10，所述阵列检测接触点10与一个所述短路条8电连接；
形成于所述短路条8背离所述衬底基板1一侧的钝化层11，所述钝化层11与所述孤岛金属9以及短路条8对应的部位设有多个第二过孔12；
形成于所述钝化层11背离所述衬底基板1一侧、且与所述孤岛金属9一一对应的透明导电电极ITO13，所述ITO13用于通过所述第二过孔12与所述孤岛金属9以及所述孤岛金属9两侧的短路条8电连接。
本发明实施例中，与覆晶薄膜区域一一对应的数据线组通过中间阶层上的过孔组直接和与覆晶薄膜一一对应的短路条电连接，并且存在一个短路条与阵列检测接触点电连接，同时在钝化层背离衬底基板一侧、且与孤岛金属一一对应的透明导电电极ITO通过第二过孔与孤岛金属以及孤岛金属两侧的短路条电连接。相较于现有技术，本发明实施例中，每一条数据线均与短路条直接电连接，同时覆晶薄膜之间通过ITO、孤岛金属连接，这样减少了传输信号的短路条上透明电极ITO的设置，进而减小了数据信号传输电路中的阻抗，同时存在一个与覆晶薄膜一一对应的短路条与阵列检测接触点电连接，如此即可直接通过与阵列检测接触点对覆晶薄膜进行阵列检测。
其中，构成所述数据线4、短路条8、孤岛金属9以及阵列检测接触点10的物质包括但不限于下列的部分或全部：
Cu、Al、Mo、MoNb/Cu、Mo/Al/Mo。
其中，Cu、Al、Mo为单质金属物质；MoNb/Cu为化合物MoNb和Cu金属的混合物；Mo/Al/Mo为Cu、Al、Mo三种单质金属的混合物。
上述显示器件，用单质金属或者金属混合物制作所述数据线4、短路条8、孤岛金属9以及阵列检测接触点10，以实现导电功能。
其中，所述中间介质层5和所述钝化层11由SiOx材料制成。
上述显示器件中的中间介质层5和所述钝化层11由SiOx材料制成，为绝缘材料，如此可以避免数据线4、短路条8、孤岛金属9以及阵列检测接触点10之间发生短路。
此外，上述材料使用可以在具体应用中根据具体需求而设定，在本申请中不做限制。
具体实施中，如图2所示，本发明实施例还提供一种显示器件的制备方法，该方法包括：
步骤201，在衬底基板1上形成数据线4金属层，并通过构图工艺在衬底基板1上形成与覆晶薄膜2区域一一对应的数据线组3，每一个所述数据线组3包括多条数据线4；
步骤202，在数据线4金属层上形成中间介质层5，并通过构图工艺在中间介质层5上形成与所述数据线4一一正对应的过孔组6，所述过孔组6包含至少一个第一过孔7；
步骤203，在中间介质层5上形成测试线路层，并通过构图工艺形成测试线路图案，所述测试线路图案包括与所述覆晶薄膜2一一对应的短路条8、阵列检测接触点10，每一个所述短路条8与对应的数据线4之间通过第一过孔7电连接，且每相邻的两个所述短路条8之间形成有与所述短路条8同层设置的孤岛金属9，所述阵列检测接触点10；
步骤204，在测试线路层上形成钝化层11，并通过构图工艺在钝化层11与所述孤岛金属9以及短路条8对应的部位形成多个第二过孔12；
步骤205，通过在钝化层11上形成透明导电层，并通过构图工艺形成与孤岛金属9一一对应的透明导电电极ITO13，所述ITO13用于通过所述第二过孔12与所述孤岛金属9以及所述孤岛金属9两侧的短路条8电连接。
本发明实施例中制备出的显示器件中，与覆晶薄膜2区域一一对应的数据线组3通过中间阶层上的与所述数据线4一一正对应的过孔组6直接和与覆晶薄膜2一一对应的短路条8电连接，并且存在一短路条8与阵列检测接触点10电连接，同时在钝化层11背离所述衬底基板1一侧、且与所述孤岛金属9一一对应的透明导电电极IT通过所述第二过孔12与所述孤岛金属9以及所述孤岛金属9两侧的短路条8电连接。相较于现有技术，本发明实施例中，每一条数据线均与短路条直接电连接，同时覆晶薄膜之间通过ITO、孤岛金属连接，这样减少了传输信号的短路条上透明电极ITO的设置，进而减小了数据信号传输电路中的阻抗，同时存在一个与覆晶薄膜一一对应的短路条与阵列检测接触点电连接，如此即可直接通过与阵列检测接触点对覆晶薄膜进行阵列检测。
下面将就显示器件的制备流程进行详细说明。
首先，需要在衬底基板1上形成与覆晶薄膜2区域一一对应的数据线组3。
具体的，所述在衬底基板1上形成数据线4层，并通过构图工艺在衬底基板1上形成数据线4，包括：
在衬底基板1上沉积用于形成数据线4的金属材料；在所述金属材料层上涂布光刻胶，并通过曝光、显影构成用于形成所述数据线4的掩膜版；刻蚀所述金属材料层形成数据线4。
如图3A所示，具体实施中，首先需要将衬底基板1清洗干净，随后在清洗干净的衬底基板1上沉积一层用于形成数据线组3的金属材料，随后在沉积的金属材料层上在涂布一层光刻胶，并进行曝光、显影得到刻蚀形成数据线组3的掩膜版，然后根据选择的金属选择好刻蚀的方法，对光刻胶下显露出来的数据线4的金属层进行刻蚀，最终得到所需的与覆晶薄膜2区域一一对应的数据线组3。
可选的，在沉积用于形成数据线4的金属材料时，数据线4金属层的厚度可以在
Figure BDA0001854103500000081
之间。
可选的，在进行光刻时，所述光刻胶厚度可为0.5um-10um；显影时间可为10s-500s；曝光量可为10-500；后烘温度可为100-300摄氏度；后烘时间可为10-500s。
具体实施中，上述参数可以在具体应用中根据具体需求而设定，在本申请中不做限制。
例如，在制备与覆晶薄膜2区域一一对应的数据线组3时，可以在衬底基板1上沉积
Figure BDA0001854103500000091
的Cu材料，随后在沉积的金属材料层上在涂布一层光刻胶，并进行曝光、显影得到刻蚀形成数据线组3的掩膜版，然后根据沉积的Cu材料选择湿刻法对沉积的Cu材料层进行刻蚀，在对光刻胶下显露出来的数据线4的金属层进行刻蚀后，得到所需的与覆晶薄膜2区域一一对应的数据线组3。
随后，在数据线4金属层上形成中间介质层5，并通过构图工艺在中间介质层5上形成与所述数据线4一一正对应的过孔组6，所述过孔组6包含至少一个第一过孔7。
如图3B所示，具体实施中，在形成数据线组3后，在已形成数据线组3的衬底基板1上沉积用于中间介质层的材料，随后在沉积的材料层上在涂布一层光刻胶，并进行曝光、显影得到刻蚀形成与所述数据线4一一正对应的过孔组6的掩膜版，然后对光刻胶下显露出来的中间介质层5进行刻蚀，最终得到所需的与所述数据线4一一正对应的过孔组6。
其中，通过使用干刻蚀法刻蚀形成所述中间介质层5。
可选的，所述中间介质层5的厚度优选为
Figure BDA0001854103500000092
之间。
可选的，所述光刻胶厚度可为0.5um-10um；显影时间可为10s-500s；曝光量可为10-500；后烘温度可为100-300摄氏度；后烘时间可为10-500s。
具体实施中，所述参数可以在具体应用中根据具体需求而设定，在本申请中不做限制。
如图3C所示，具体实施中，在中间介质层5上形成测试线路层，并通过构图工艺形成测试线路图案，所述测试线路图案包括与所述覆晶薄膜2一一对应的短路条8、阵列检测接触点10，每一个所述短路条8与对应的数据线4之间通过第一过孔7电连接，且每相邻的两个所述短路条8之间形成有与所述短路条8同层设置的孤岛金属9。
具体实施中，在形成中间介质层5后，在已形成过孔组6的中间介质层5上沉积用于形成短路条8、阵列检测接触点10和孤岛金属9的中间介质层5的金属材料，随后在沉积的材料层上在涂布一层光刻胶，并进行曝光、显影得到刻蚀形成短路条8、阵列检测接触点10和孤岛金属9的掩膜版，然后对光刻胶下显露出来的金属材料层进行刻蚀，最终得到所需的与所述覆晶薄膜2一一对应的短路条8、阵列检测接触点10以及与所述短路条8同层设置的孤岛金属9。
其中，通过使用湿刻蚀法刻蚀形成所述短路条8、阵列检测接触点10和孤岛金属9
可选的，在沉积用于形成测试线路的金属材料时，测试线路的金属材料层的厚度可以在
Figure BDA0001854103500000101
之间。
可选的，在进行光刻时，所述光刻胶厚度可为0.5um-10um；显影时间可为10s-500s；曝光量可为10-500；后烘温度可为100-300摄氏度；后烘时间可为10-500s。
具体实施中，所述参数可以在具体应用中根据具体需求而设定，在本申请中不做限制。
如图3D所示，具体实施中，在测试线路层上形成钝化层11，并通过构图工艺在钝化层11与所述孤岛金属9以及短路条8对应的部位形成多个第二过孔12。
具体实施中，在形成短路条8、阵列检测接触点10以及与所述短路条8同层设置的孤岛金属9后，在已形成短路条8、阵列检测接触点10以及与所述短路条8同层设置的孤岛金属9的中间介质层5上沉积用于形成钝化层11的材料，随后在沉积的用于形成钝化层的材料层上在涂布一层光刻胶，并进行曝光、显影得到刻蚀形成钝化层11的掩膜版，然后对光刻胶下显露出来的钝化层11进行刻蚀，最终得到所需的设置有多个过孔的钝化层11。
其中，通过使用干刻蚀法刻蚀形成钝化层11。
可选的，所述钝化层11的厚度优选为
Figure BDA0001854103500000102
之间。
可选的，所述光刻胶厚度可为0.5um-10um；显影时间可为10s-500s；曝光量可为10-500；后烘温度可为100-300摄氏度；后烘时间可为10-500s。
具体实施中，所述参数可以在具体应用中根据具体需求而设定，在本申请中不做限制。
如图3E所示，最后，通过在钝化层11上形成透明导电层，并通过构图工艺形成与孤岛金属9一一对应的透明导电电极ITO13，所述ITO13用于通过所述第二过孔12与所述孤岛金属9以及所述孤岛金属9两侧的短路条8电连接。
具体实施中，在钝化层11后，在已形成多个过孔12的钝化层11上沉积ITO材料，随后在沉积的材料层上在涂布一层光刻胶，并进行曝光、显影得到刻蚀形成通过所述第二过孔12与所述孤岛金属9以及所述孤岛金属9两侧的短路条8电连接ITO13的掩膜版，然后对光刻胶下显露出来的金属材料层进行刻蚀，最终得到所需的通过所述第二过孔12与所述孤岛金属9以及所述孤岛金属9两侧的短路条8电连接透明导电电极ITO。
其中，通过使用湿刻蚀法刻蚀形成透明导电电极ITO。
其中所述ITO13沉积厚度可为
Figure BDA0001854103500000111
可选的，所述光刻胶厚度可为0.5um-10um；显影时间可为10s-500s；曝光量可为10-500；后烘温度可为100-300摄氏度；后烘时间可为10-500s。
具体实施中，所述参数可以在具体应用中根据具体需求而设定，在本申请中不做限制。
本发明实施例还提供一种显示装置，该显示装置包含上述的显示器件。
以上参照示出根据本申请实施例的方法、装置(系统)和/或计算机程序产品的框图和/或流程图描述本申请。应理解，可以通过计算机程序指令来实现框图和/或流程图示图的一个块以及框图和/或流程图示图的块的组合。可以将这些计算机程序指令提供给通用计算机、专用计算机的处理器和/或其它可编程数据处理装置，以产生机器，使得经由计算机处理器和/或其它可编程数据处理装置执行的指令创建用于实现框图和/或流程图块中所指定的功能/动作的方法。
相应地，还可以用硬件和/或软件(包括固件、驻留软件、微码等)来实施本申请。更进一步地，本申请可以采取计算机可使用或计算机可读存储介质上的计算机程序产品的形式，其具有在介质中实现的计算机可使用或计算机可读程序代码，以由指令执行系统来使用或结合指令执行系统而使用。在本申请上下文中，计算机可使用或计算机可读介质可以是任意介质，其可以包含、存储、通信、传输、或传送程序，以由指令执行系统、装置或设备使用，或结合指令执行系统、装置或设备使用。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种显示器件，其特征在于，包括：
衬底基板，所述衬底基板具有多个与覆晶薄膜一一对应的覆晶薄膜区域；
形成于所述衬底基板一侧且与所述覆晶薄膜区域一一对应的数据线组，每一个所述数据线组包括多条数据线；
形成于所述数据线组背离所述衬底基板一侧的中间介质层，所述中间介质层上设置有与所述数据线一一正对应的过孔组，每一个所述过孔组包含至少一个第一过孔；
形成于所述中间介质层背离所述衬底基板一侧、且与所述覆晶薄膜一一对应的短路条，每一个所述短路条与对应的数据线之间通过第一过孔电连接，且每相邻的两个所述短路条之间形成有与所述短路条同层设置的孤岛金属；
与所述短路条同层设置的阵列检测接触点，所述阵列检测接触点与一个所述短路条电连接；
形成于所述短路条背离所述衬底基板一侧的钝化层，所述钝化层与所述孤岛金属以及短路条对应的部位设有多个第二过孔；
形成于所述钝化层背离所述衬底基板一侧、且与所述孤岛金属一一对应的透明导电电极ITO，所述ITO用于通过所述第二过孔与所述孤岛金属以及所述孤岛金属两侧的短路条电连接。
2.如权利要求1所述的显示器件，其特征在于，构成所述数据线、短路条、孤岛金属以及阵列检测接触点的物质包括下列的部分或全部：
Cu、Al、Mo、MoNb/Cu、Mo/Al/Mo。
3.如权利要求1所述的显示器件，其特征在于，所述中间介质层和所述钝化层由SiOx材料制成。
4.一种显示器件的制备方法，其特征在于，该方法包括：
在衬底基板上形成数据线金属层，并通过构图工艺在衬底基板上形成与覆晶薄膜区域一一对应的数据线组，每一个所述数据线组包括多条数据线；
在数据线金属层上形成中间介质层，并通过构图工艺在中间介质层上形成与所述数据线一一正对应的过孔组，所述过孔组包含至少一个第一过孔；
在中间介质层上形成测试线路层，并通过构图工艺形成测试线路图案，所述测试线路图案包括与覆晶薄膜一一对应的短路条、阵列检测接触点，每一个所述短路条与对应的数据线之间通过第一过孔电连接，且每相邻的两个所述短路条之间形成有与所述短路条同层设置的孤岛金属；所述阵列检测接触点与一个所述短路条电连接；
在测试线路层上形成钝化层，并通过构图工艺在钝化层与所述孤岛金属以及短路条对应的部位形成多个第二过孔；
通过在钝化层上形成透明导电层，并通过构图工艺形成与孤岛金属一一对应的透明导电电极ITO，所述ITO用于通过所述第二过孔与所述孤岛金属以及所述孤岛金属两侧的短路条电连接。
5.如权利要求4所述的方法，其特征在于，所述在衬底基板上形成数据线层，并通过构图工艺在衬底基板上形成数据线，包括：
在衬底基板上沉积用于形成数据线的金属材料；
在所述金属材料层上涂布光刻胶，并通过曝光、显影构成用于形成所述数据线的掩膜版；
刻蚀所述金属材料层形成数据线。
6.如权利要求4所述的方法，其特征在于，所述数据线金属层以及所述测试线路层的厚度为
Figure FDA0003261284450000021
7.如权利要求4所述的方法，其特征在于，所述中间介质层以及所述钝化层的厚度为
Figure FDA0003261284450000022
8.如权利要求4所述的方法，其特征在于，所述ITO沉积厚度为
Figure FDA0003261284450000023
9.如权利要求5所述的方法，其特征在于，光刻胶厚度为0.5um-10um；显影时间为10s-500s；曝光量为10-500；后烘温度为100-300摄氏度；后烘时间为10-500s。
10.一种显示装置，其特征在于，包含权利要求1-3任一项所述的显示器件。
CN201811307742.3A 2018-11-05 2018-11-05 一种显示器件及其制备方法和显示装置 Active CN109461403B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811307742.3A CN109461403B (zh) 2018-11-05 2018-11-05 一种显示器件及其制备方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811307742.3A CN109461403B (zh) 2018-11-05 2018-11-05 一种显示器件及其制备方法和显示装置

Publications (2)

Publication Number Publication Date
CN109461403A CN109461403A (zh) 2019-03-12
CN109461403B true CN109461403B (zh) 2022-01-11

Family

ID=65609389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811307742.3A Active CN109461403B (zh) 2018-11-05 2018-11-05 一种显示器件及其制备方法和显示装置

Country Status (1)

Country Link
CN (1) CN109461403B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110189671B (zh) * 2019-06-26 2022-02-01 滁州惠科光电科技有限公司 成盒测试电路、阵列基板和液晶显示装置
CN112002700A (zh) * 2020-08-05 2020-11-27 深圳市华星光电半导体显示技术有限公司 显示面板、显示装置以及显示系统
US11532646B2 (en) 2020-08-05 2022-12-20 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel, display device, and display system
CN111951697B (zh) 2020-08-10 2022-02-01 Tcl华星光电技术有限公司 拼接显示屏
CN113539085B (zh) * 2021-05-25 2023-10-24 昆山国显光电有限公司 阵列基板、阵列基板的测试方法及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100980666B1 (ko) * 2010-07-08 2010-09-07 (주)유비프리시젼 Ｌｃｄ 점등용 프로브 블록의 컨텍터 필름
CN102768421A (zh) * 2012-07-24 2012-11-07 深圳市华星光电技术有限公司 液晶面板及其制作方法
CN102955306A (zh) * 2011-08-30 2013-03-06 上海天马微电子有限公司 液晶显示装置及其测试方法
CN105609468A (zh) * 2014-11-14 2016-05-25 乐金显示有限公司 显示装置及其制造方法
CN106952933A (zh) * 2015-12-29 2017-07-14 乐金显示有限公司 具有显示面板的显示装置及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9978674B2 (en) * 2016-04-05 2018-05-22 Samsung Electronics Co., Ltd. Chip-on-film semiconductor packages and display apparatus including the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100980666B1 (ko) * 2010-07-08 2010-09-07 (주)유비프리시젼 Ｌｃｄ 점등용 프로브 블록의 컨텍터 필름
CN102955306A (zh) * 2011-08-30 2013-03-06 上海天马微电子有限公司 液晶显示装置及其测试方法
CN102768421A (zh) * 2012-07-24 2012-11-07 深圳市华星光电技术有限公司 液晶面板及其制作方法
CN105609468A (zh) * 2014-11-14 2016-05-25 乐金显示有限公司 显示装置及其制造方法
CN106952933A (zh) * 2015-12-29 2017-07-14 乐金显示有限公司 具有显示面板的显示装置及其制造方法

Also Published As

Publication number Publication date
CN109461403A (zh) 2019-03-12

Similar Documents

Publication Publication Date Title
CN109461403B (zh) 一种显示器件及其制备方法和显示装置
CN109976578B (zh) 触控基板及其制作方法、触控显示装置
US9865622B2 (en) Array substrate and a method for manufacturing the same
JP5777153B2 (ja) アレイ基板のマザーボードの製造方法
US20200105790A1 (en) Array substrate and manufacturing method therefor, display panel, and display device
WO2017045334A1 (zh) 阵列基板、显示面板、显示装置以及阵列基板的制作方法
US20160233247A1 (en) Array Substrate and Manufacturing Method Thereof, and Display Device
US9448445B2 (en) Electrode structure and manufacturing method thereof, array substrate and manufacturing method thereof, and display device
CN110133895B (zh) 显示基板及其制作方法、显示装置
US8883523B2 (en) Method for detecting pattern offset amount of exposed regions and detecting mark
CN104900589B (zh) 阵列基板及其制作方法、显示器件
US9490271B2 (en) Array substrate having jump wire connecting first and second wirings
CN106909258B (zh) 一种触摸屏功能片引线的结构及其制作方法
CN104793802A (zh) 阵列基板及其制造方法、显示面板和显示装置
WO2015074319A1 (zh) 一种彩膜基板、其制作方法、内嵌式触摸屏及显示装置
US11086460B2 (en) Touch substrate, method for manufacturing same, and touch device
CN105655295A (zh) 一种阵列基板、其制作方法及显示装置
CN105655293B (zh) 阵列基板及其制作方法和显示装置
WO2015172459A1 (zh) 阵列基板及其制造方法、显示装置
CN110098236A (zh) 显示基板及其制作方法、显示装置
CN207966980U (zh) 一种阵列基板、显示面板、显示装置
US20200264730A1 (en) Substrate for touch screen panel, touch screen panel having same and manufacturing method thereof
CN107589606A (zh) 阵列基板及其制作方法、显示装置
CN110221723B (zh) 触控面板制作方法、触控面板及电子装置
CN103605242A (zh) 一种阵列基板及其制备方法和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant