CN109449212A - 一种裸封gpp整流二极管芯片及其制造工艺 - Google Patents

一种裸封gpp整流二极管芯片及其制造工艺 Download PDF

Info

Publication number
CN109449212A
CN109449212A CN201811090939.6A CN201811090939A CN109449212A CN 109449212 A CN109449212 A CN 109449212A CN 201811090939 A CN201811090939 A CN 201811090939A CN 109449212 A CN109449212 A CN 109449212A
Authority
CN
China
Prior art keywords
layer
gpp
naked
envelope
rectifier diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811090939.6A
Other languages
English (en)
Inventor
李健儿
冯艾诚
冯永
颜英慧
胡仲波
鲜贵容
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SICHUAN SHANGTE TECHNOLOGY Co Ltd
Original Assignee
SICHUAN SHANGTE TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SICHUAN SHANGTE TECHNOLOGY Co Ltd filed Critical SICHUAN SHANGTE TECHNOLOGY Co Ltd
Priority to CN201811090939.6A priority Critical patent/CN109449212A/zh
Publication of CN109449212A publication Critical patent/CN109449212A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8613Mesa PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66136PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Weting (AREA)

Abstract

本发明公开了一种裸封GPP整流二极管芯片,包括扩散片、扩散片上的P+层、N+层,其特征在于:在所述扩散片的腐蚀沟槽内设有钝玻璃化层和LTO氧化层,且LTO氧化层位于玻璃钝化层上,在所述P+层和N+层表面分别设有铝层和银层。上述芯片的制备工艺包括S1扩散片生产、S2 P面开槽、S3玻璃钝化、S4 LTO钝化、S5蒸镀铝、S6蒸镀银、S7光刻铝和S8.芯片测试后裂片包装。本发明提供了一种裸封GPP整流二极管芯片及其制造工艺,GPP整流二极管芯片无需铜框焊接和塑封,不会存在焊接开裂的问题,并且可大幅降低加工成本。

Description

一种裸封GPP整流二极管芯片及其制造工艺
技术领域
本发明涉及芯片制造技术领域,尤其涉及一种裸封GPP整流二极管芯片及其制造工艺。
背景技术
整流管是一种将交流电转化为单一方向的脉动直流电的半导体元器件,整流管内的芯片多用半导体材料单晶硅制造。
现有技术中,GPP(玻璃钝化)芯片封装是使用的铜框架与芯片进行高温焊接,引出芯片电极,再用高分子环氧树脂聚合物将其包裹固化,即“塑料封装”。后期在进行铜框架电镀,上电路板焊接实现整流作用。然而上述工艺会存在以下缺陷:
①芯片封装焊接温度接近400℃,高温容易让芯片的电气特性产生变化;
②铜框架、锡膏、塑封料等各项材料膨胀系数差异较大,在工艺控制不佳的情况下热应力容易导致芯片形成微裂纹,从而导致电性衰降和稳定性下降;
③芯片封装成本80%以上为铜框架和塑封料,许多封装厂家研发各种结构的铜框架和封装型号,以减少铜和塑封料的使用从而降低成本,但成本降低空间太小。
发明内容
本发明的目的在于克服现有技术的缺陷,提供一种裸封GPP整流二极管芯片及其制造工艺,GPP整流二极管芯片无需铜框焊接和塑封,不会存在焊接开裂的问题,并且可大幅降低加工成本。
本发明采用的技术方案是:
一种裸封GPP整流二极管芯片,包括扩散片、扩散片上的P+层、N+层,其特征在于:在所述扩散片的腐蚀沟槽内设有玻璃钝化层和LTO氧化层,且LTO氧化层位于玻璃钝化层上,在所述P+层和N+层表面分别设有铝层和银层。
进一步地,所述铝层厚度为≥7μm,所述银层厚度1~2μm,所述LTO氧化膜的厚度所述P+层厚度95~105μm,所述N+层厚度55~60μm。
一种裸封GPP整流二极管芯片的制造工艺,其特征在于,包括以下步骤,
S1.扩散片生产:选用N-型单晶硅片,依次采用1号清洗液、2号清洗液以及以电阻率大于18MΩ.cm的纯水清洗,单次清洗时间≥30min,硅片清洗后甩干,在120℃的氮气烤箱内烘干,烘烤时间≥30min,接着进行扩散构成PN结,即扩散片;
S2.P面开槽:将上一步骤中的硅片进行光刻,置于-5~0℃腐蚀液中,腐蚀时间为10~20min,槽深130-150μm,控制腐蚀速率使得构成台面负斜角40°~75°;
S3.玻璃钝化:依次用混合酸、清洗剂和电阻率大于18MΩ.cm的纯水在清洗槽或超声波清洗机内清洗上一步骤中的硅片,使其表面洁净并烘干,然后在硅片表面均匀涂上配制好的玻璃浆,然后于850-860℃氧气和氮气气氛中烧成,烧制时间15min,升温和保温阶段通氧气12-15L/min,降温阶段氮气15-20L/min;
S4.LTO钝化:采用LPCVD(低压化学气相沉积工艺)在玻璃表面再次钝化一层LTO氧化膜(低温氧化膜);
S5.蒸镀铝:对上一步骤中的硅片表面进行清洗然后将硅片置于蒸发室内,蒸发室抽真空至1.0×10-3Pa,温度200℃,真空功率设置在40%,镀铝完成后于450-500℃,氮气与氢气混合气氛中烧结30-50min;
S6.蒸镀银:将上一步骤中的硅片置于蒸发室内,蒸发室抽真空至1.0×10-3Pa,温度200℃,蒸镀Ti-Ni-Ag合金,完成后于380℃,氮气和氢气混合氛围中回火处理60-90min,最后采用稀盐酸和丙酮清洗;
S7.光刻铝:选用负光刻胶,以1000r/min的速度涂覆在上一步骤中的硅片表面,100-110℃烘烤30min,自动对版曝光8S,显影、漂洗各3min,130-140℃烘烤20min,铝刻蚀液加热到80℃后,将硅片置于铝刻蚀液中腐蚀2-4min,然后采用100-110℃剥离液去除光刻胶,依次采用丙酮超声清洗、电阻率大于18MΩ.cm的纯水超声清洗和异丙醇清洗,于100-120℃氮气氛围中烤箱烘烤30min,得到洁净的芯片;
S8.芯片测试后裂片包装。
进一步地,所述步骤S1中,1号清洗液按照体积比NH4OH:H2O2:H2O=1:2:5构成,2号清洗液按照体积比HCl:H2O2:H2O=1:2:8构成,清洗液的混合温度为80-85℃,混合时间为10min。
进一步地,所述步骤S1中,扩散时以磷纸和硼纸作为扩散源,按一张磷纸、一片硅片、再一张硼纸的顺序间隔排列,将排好的硅片放置在石英舟中,推入扩散炉,将温度升至1265℃,在氮、氧气的保护下进行20~30h的扩散,扩散结束后将石英舟拉出扩散炉,将硅片浸入氢氟酸溶液中以去除硅片表面的磷硅玻璃层和硼硅玻璃层,用电阻率大于18MΩ.cm的纯水冲去硅片表面的氢氟酸并烘干。
进一步地,所述步骤S2中,用于P面开槽的腐蚀液按照体积比氢氟酸:硝酸:冰乙酸:硫酸=9:9:12:4构成。
进一步地,所述步骤S3和S5中,混合酸按体积比硝酸:氢氟酸:冰乙酸=18:1:1构成,清洗剂按体积比氢氟酸:水=1:1构成。
进一步地,所述步骤S3中,玻璃浆按照玻璃粉:纤维素:粘合剂=220~250g:2g:100ml构成,所述纤维素为乙基纤维素,所述粘合剂为丁基卡必醇。
进一步地,步骤S4中,LPCVD淀积时,温度为420~450℃,压强0.3Torr,SiH4流量150cc/min,O2流量40cc/min,淀积时间20~30min。
进一步地,所述步骤S7中,铝刻蚀液按照体积比磷酸:硝酸:冰乙酸:水=40~90:1~20:1~20:8~20配制。
本发明的有益效果是:
1.本发明中,为了解决现有技术中芯片封装焊接时。在工艺控制不佳的情况下热应力容易导致芯片形成微裂纹,从而导致电性衰降和稳定性下降以及成本降低有限的问题,设计了一种裸封GPP整流二极管芯片,在扩散片的两面直接蒸镀铝和银,形成接触电极。由于不在需要封装焊接操作,即是不存在高温焊接造成的芯片裂纹以及电性衰降和稳定性下降的问题,且不采用塑料封装,可进一步降低成本。
2.本发明中,为了保证芯片的性能可靠性,在各个制造工序中,对硅片表面进行了深层次的清理,以保证其清洁程度。
3.本发明中,采用SC-450负光刻胶反刻铝层,去除凹槽铝同时保留芯片表面铝层,增加焊接打线面积,减少表面漏电,提高产品稳定性。
附图说明
图1是本发明中裸封GPP整流二极管芯片的结构示意图。
图2是本发明中裸封GPP整流二极管芯片的制造工艺流程图。
图3是本发明中硅片未进行铝刻蚀前时的状态示意图。
具体实施方式
为了使本发明的目的及技术方案的优点更加清楚明白,以下结合附图及实例,对本发明进行进一步详细说明。
如附图1所示,一种裸封GPP整流二极管芯片,包括扩散片1、扩散片1上的P+层2、N+层3。在扩散片1的腐蚀沟槽4内设有钝玻璃化层5和LTO氧化层6,且LTO氧化层6位于玻璃钝化层5上。在P+层2和N+层3表面分别设有铝层7和银层8。铝层7厚度为≥7μm,银层厚度1~2μmμm。P+层厚度95~105μm,N+层厚度55~60μm,LTO氧化膜6的厚度
一种裸封GPP整流二极管芯片的制造工艺,工艺流程如图2所示,包括以下步骤:
S1.扩散片生产:选用N-型单晶硅片,依次采用1号清洗液、2号清洗液以及以电阻率≥18MΩ.cm的纯水清洗,单次清洗时间≥30min,硅片清洗后甩干或在120℃的氮气烘箱内烘干,烘烤时间≥30min,接着进行扩散构成PN结,即扩散片。
1号清洗液和2号清洗液按下列工序制成:1号清洗液按照体积比NH4OH:H2O2:H2O=1:2:5构成,2号清洗液按照体积比HCL:H2O2:H2O=1:2:8构成,清洗液的混合温度为80-85℃,混合时间为10min。
扩散工艺:以磷纸和硼纸作为扩散源,按一张磷纸、一片硅片、再一张硼纸的顺序间隔排列,将排好的硅片放置在石英舟中,推入扩散炉,将温度升至1265℃,在氮、氧气的保护下进行20~30h的扩散,扩散结束后将石英舟拉出扩散炉,将硅片浸入氢氟酸溶液中以去除硅片表面的磷硅玻璃层和硼硅玻璃层,用电阻率≥18MΩ.cm的纯水冲去硅片表面的氢氟酸并烘干。
本工序先后分别采用高浓度磷源、硼源,在高温条件下扩散进入硅片内部,形成额定浓度、特定深度的N+区和P+区,以便具备单向导电能力。再经过高温退火操作,提高硅片机械强度。
S2.P面开槽:将上一步骤中的硅片进行光刻,置于-5~0℃腐蚀液中,腐蚀时间为10~20min,槽深130-150μm,控制腐蚀速率使得构成台面负斜角40°~75°。
S3.玻璃钝化:依次用混合酸、清洗剂和电阻率≥18MΩ.cm的纯水在清洗槽或超声波清洗机内清洗对上一步骤中的硅片,单次冲洗时间≥10min,使其表面洁净并烘干,然后在硅片表面均匀涂上配制好的玻璃浆,然后于850-860℃氧气和氮气气氛中烧成,烧制时间15min,升温和保温阶段通氧气12-15L/min,降温阶段氮气15-20L/min。严格控制玻璃烧结熔凝温度和氧气、氮气流量是制备优质玻璃钝化层的关键。
混合酸按体积比硝酸:氢氟酸:冰乙酸=18:1:1构成,清洗剂按体积比氢氟酸:水=1:1构成,玻璃浆按照玻璃粉:纤维素:粘合剂=220~250g:2g:100ml构成,纤维素为乙基纤维素,粘合剂为丁基卡必醇。
S4.LTO钝化:采用LPCVD在玻璃表面再次钝化一层LTO氧化膜提高电气特性和可靠性。
采用LPCVD淀积时,温度为420~450℃,压强0.3Torr,SiH4流量150cc/min,O2流量40cc/min,淀积时间20~30min。
S5.蒸镀铝:依次用混合酸、清洗剂和电阻率≥18MΩ.cm的纯水在清洗槽或超声波清洗机内清洗对上一步骤中的硅片表面进行清洗,单次冲洗时间≥10min,使其表面洁净并烘干,然后将硅片置于蒸发室内,蒸发室抽真空至1.0×10-3Pa,温度200℃,真空功率设置在40%左右,镀铝完成后于450-500℃,氮气与氢气混合气氛中烧结30-50min。蒸发台洁净度严格控制,蒸发时间精确控制,以形成均匀的、额定厚度的铝层。
混合酸和清洗剂与上一步骤中使用的相同。
S6.蒸镀银:将上一步骤中的硅片置于蒸发室内,蒸发室抽真空至1.0×10-3Pa,温度200℃,蒸镀Ti-Ni-Ag合金,完成后于380℃,氮气和氢气混合氛围中回火处理60-90min,最后采用稀盐酸和丙酮清洗。
S7.光刻铝:选用SC-450负光刻胶,以1000r/min的速度涂覆在上一步骤中的硅片表面,100-110℃烘烤30min,自动对版曝光8S,显影、漂洗各3min,130-140℃烘烤20min,得到如附图3所示的状态。按照体积比磷酸:硝酸:冰乙酸:水=40~90:1~20:1~20:8~20配制铝刻蚀液,加热到80℃后,将硅片置于铝刻蚀液中腐蚀2-4min,然后采用100-110℃剥离液去除光刻胶,依次采用丙酮超声清洗、电阻率大于18MΩ.cm纯水超声清洗和异丙醇清洗,于100-120℃氮气氛围中烤箱烘烤30min,得到洁净的芯片。
S8.芯片测试后裂片包装,电性合格芯片进行切割分离,以小晶粒或贴蓝膜的形式进行单独存放。
制备的芯片测试,测试结果为:
VB>1100V@IZ1=0.01mA;
IR<0.3uA@VR=1100V。
测试结果表明其电性能优越,且符合使用要求。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何不经过创造性劳动想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求书所限定的保护范围为准。

Claims (10)

1.一种裸封GPP整流二极管芯片,包括扩散片、扩散片上的P+层、N+层,其特征在于:在所述扩散片的腐蚀沟槽内设有钝玻璃化层和LTO氧化层,且LTO氧化层位于玻璃钝化层上,在所述P+层和N+层表面分别设有铝层和银层。
2.根据权利要求1所述的裸封GPP整流二极管芯片,其特征在于:所述铝层厚度为≥7μm,所述银层厚度1~2μm,所述LTO氧化膜的厚度所述P+层厚度95~105μm,所述N+层厚度55~60μm。
3.制造如权利要求1或2所述的裸封GPP整流二极管芯片的工艺,其特征在于,包括以下步骤,
S1.扩散片生产:选用N-型单晶硅片,依次采用1号清洗液、2号清洗液以及以电阻率大于18MΩ.cm的纯水清洗,单次清洗时间≥30min,硅片清洗后甩干,在120℃的氮气烘箱内烘干,烘烤时间≥30min,接着进行扩散构成PN结,即扩散片;
S2.P面开槽:将上一步骤中的硅片进行光刻,置于-5~0℃腐蚀液中,腐蚀时间为10~20min,槽深130-150μm,控制腐蚀速率使得构成台面负斜角40°~75°;
S3.玻璃钝化:依次用混合酸、清洗剂和电阻率大于18MΩ.cm的纯水在清洗槽或超声波清洗机内清洗对上一步骤中的硅片,使其表面洁净并烘干,然后在硅片表面均匀涂上配制好的玻璃浆,然后于850-860℃氧气和氮气气氛中烧成,烧制时间15min,升温和保温阶段通氧气12-15L/min,降温阶段氮气15-20L/min;
S4.LTO钝化:采用LPCVD在玻璃表面再次钝化一层LTO氧化膜;
S5.蒸镀铝:对上一步骤中的硅片表面进行清洗然后将硅片置于蒸发室内,蒸发室抽真空至1.0×10-3Pa,温度200℃,真空功率设置在40%,镀铝完成后于450-500℃,氮气与氢气混合气氛中烧结30-50min;
S6.蒸镀银:将上一步骤中的硅片置于蒸发室内,蒸发室抽真空至1.0×10-3Pa,温度200℃,蒸镀Ti-Ni-Ag合金,完成后于380℃,氮气和氢气混合氛围中回火处理60-90min,最后采用稀盐酸和丙酮清洗;
S7.光刻铝:选用负光刻胶,以1000r/min的速度涂覆在上一步骤中的硅片铝层表面,100-110℃烘烤30min,自动对版曝光8s,显影、漂洗各3min,130-140℃烘烤20min,铝刻蚀液加热到80℃后,将硅片置于铝刻蚀液中腐蚀2-4min,然后采用100-110℃剥离液去除光刻胶,依次采用丙酮超声清洗、电阻率大于18MΩ.cm的纯水超声清洗和异丙醇清洗,于100-120℃氮气氛围中烤箱烘烤30min,得到洁净的芯片;
S8.芯片测试后裂片包装。
4.根据权利要求3所述的裸封GPP整流二极管芯片的制造工艺,其特征在于:所述步骤S1中,1号清洗液按照体积比NH4OH:H2O2:H2O=1:2:5构成,2号清洗液按照体积比HCl:H2O2:H2O=1:2:8构成,清洗液的混合温度为80-85℃,混合时间为10min。
5.根据权利要求4所述的裸封GPP整流二极管芯片的制造工艺,其特征在于:所述步骤S1中,扩散时以磷纸和硼纸作为扩散源,按一张磷纸、一片硅片、再一张硼纸的顺序间隔排列,将排好的硅片放置在石英舟中,推入扩散炉,将温度升至1265℃,在氮、氧气的保护下进行20~30h的扩散,扩散结束后将石英舟拉出扩散炉,将硅片浸入氢氟酸溶液中以去除硅片表面的磷硅玻璃层和硼硅玻璃层,用电阻率大于18MΩ.cm的纯水冲去硅片表面的氢氟酸并烘干。
6.根据权利要求3所述的裸封GPP整流二极管芯片的制造工艺,其特征在于:所述步骤S2中,用于P面开槽的腐蚀液按照体积比氢氟酸:硝酸:冰乙酸:硫酸=9:9:12:4构成。
7.根据权利要求3所述的裸封GPP整流二极管芯片的制造工艺,其特征在于:所述步骤S3和S5中,混合酸按体积比硝酸:氢氟酸:冰乙酸=18:1:1构成,清洗剂按体积比氢氟酸:水=1:1构成。
8.根据权利要求7所述的裸封GPP整流二极管芯片的制造工艺,其特征在于:所述步骤S3中,玻璃浆按照玻璃粉:纤维素:粘合剂=220~250g:2g:100ml构成,所述纤维素为乙基纤维素,所述粘合剂为丁基卡必醇。
9.根据权利要求3所述的裸封GPP整流二极管芯片的制造工艺,其特征在于:步骤S4中,LPCVD淀积时,温度为420~450℃,压强0.3Torr,SiH4流量150cc/min,O2流量40cc/min,淀积时间20~30min。
10.根据权利要求4所述的裸封GPP整流二极管芯片的制造工艺,其特征在于:所述步骤S7中,铝刻蚀液按照体积比磷酸:硝酸:冰乙酸:水=40~90:1~20:1~20:8~20配制。
CN201811090939.6A 2018-09-19 2018-09-19 一种裸封gpp整流二极管芯片及其制造工艺 Pending CN109449212A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811090939.6A CN109449212A (zh) 2018-09-19 2018-09-19 一种裸封gpp整流二极管芯片及其制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811090939.6A CN109449212A (zh) 2018-09-19 2018-09-19 一种裸封gpp整流二极管芯片及其制造工艺

Publications (1)

Publication Number Publication Date
CN109449212A true CN109449212A (zh) 2019-03-08

Family

ID=65530243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811090939.6A Pending CN109449212A (zh) 2018-09-19 2018-09-19 一种裸封gpp整流二极管芯片及其制造工艺

Country Status (1)

Country Link
CN (1) CN109449212A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613540A (zh) * 2020-05-09 2020-09-01 安徽安美半导体有限公司 一种高可靠性整流桥及整流模块的生产工艺
WO2020220664A1 (zh) * 2019-04-30 2020-11-05 苏州固锝电子股份有限公司 一种可并联组合的整流二极管芯片的制造工艺
CN114783893A (zh) * 2022-06-16 2022-07-22 四川上特科技有限公司 一种gpp二极管芯片生产方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401690A (en) * 1993-07-08 1995-03-28 Goodark Electronic Corp. Method for making circular diode chips through glass passivation
CN101399200A (zh) * 2008-11-06 2009-04-01 杭州杭鑫电子工业有限公司 一种p、n纸源同一扩散过程制造硅二极管pn结的方法
CN102789970A (zh) * 2012-08-28 2012-11-21 南通明芯微电子有限公司 一种快恢复二极管芯片的制备方法
CN105826172A (zh) * 2016-05-13 2016-08-03 上海微世半导体有限公司 一种提升半导体芯片可靠性与良率的钝化保护方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401690A (en) * 1993-07-08 1995-03-28 Goodark Electronic Corp. Method for making circular diode chips through glass passivation
CN101399200A (zh) * 2008-11-06 2009-04-01 杭州杭鑫电子工业有限公司 一种p、n纸源同一扩散过程制造硅二极管pn结的方法
CN102789970A (zh) * 2012-08-28 2012-11-21 南通明芯微电子有限公司 一种快恢复二极管芯片的制备方法
CN105826172A (zh) * 2016-05-13 2016-08-03 上海微世半导体有限公司 一种提升半导体芯片可靠性与良率的钝化保护方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
曹秀芳: ""GPP器件关键工艺设备制造技术研究"", 《电子工业专用设备》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020220664A1 (zh) * 2019-04-30 2020-11-05 苏州固锝电子股份有限公司 一种可并联组合的整流二极管芯片的制造工艺
CN111613540A (zh) * 2020-05-09 2020-09-01 安徽安美半导体有限公司 一种高可靠性整流桥及整流模块的生产工艺
CN114783893A (zh) * 2022-06-16 2022-07-22 四川上特科技有限公司 一种gpp二极管芯片生产方法
CN114783893B (zh) * 2022-06-16 2022-09-20 四川上特科技有限公司 一种gpp二极管芯片生产方法

Similar Documents

Publication Publication Date Title
CN115312633B (zh) 一种无掩膜层联合钝化背接触电池及其制备方法
CN109449212A (zh) 一种裸封gpp整流二极管芯片及其制造工艺
US20100243059A1 (en) Solar battery cell
CN103606521A (zh) 瞬态电压抑制二极管芯片的制作工艺
WO2007122897A1 (ja) インターコネクタ付き太陽電池、太陽電池モジュールおよび太陽電池モジュールの製造方法
JPWO2015182503A1 (ja) 太陽電池素子およびその製造方法並びに太陽電池モジュール
US9123840B2 (en) Solar cell element manufacturing method, solar cell element, and solar cell module
CN109192813A (zh) Perc电池背面钝化工艺
CN109888054A (zh) 一种光伏电池无损伤选择性发射极的制备方法
WO2016068237A1 (ja) 太陽電池モジュール
JPH09191118A (ja) 太陽電池の製造方法
CN105470345A (zh) 一种超薄多晶硅太阳能电池片的制备方法
CN102244137A (zh) 太阳能电池及其制造方法
JP2016164969A (ja) 太陽電池素子およびその製造方法
WO2023216652A1 (zh) 一种双面太阳能电池及其制备方法
CN110739366B (zh) 一种修复perc太阳能电池背膜激光开槽损伤的方法
JP5516441B2 (ja) 太陽電池モジュール及びその製造方法
JP6430842B2 (ja) 太陽電池素子の製造方法および太陽電池モジュールの製造方法
JP4808994B2 (ja) 太陽電池の製造方法
JP6741626B2 (ja) 高効率裏面電極型太陽電池及びその製造方法
JP2016189439A (ja) 太陽電池素子およびその製造方法
CN104505439A (zh) 一步完成扩散、表面钝化和减反射的太阳电池制备方法
JP6336139B2 (ja) 太陽電池素子およびその製造方法
JPWO2014002824A1 (ja) 薄膜太陽電池セルおよびその製造方法
JP2019009245A (ja) 高効率太陽電池の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190308

RJ01 Rejection of invention patent application after publication