CN109427953B - 散热基板结构、制造方法、封装结构及封装方法 - Google Patents

散热基板结构、制造方法、封装结构及封装方法 Download PDF

Info

Publication number
CN109427953B
CN109427953B CN201710975993.8A CN201710975993A CN109427953B CN 109427953 B CN109427953 B CN 109427953B CN 201710975993 A CN201710975993 A CN 201710975993A CN 109427953 B CN109427953 B CN 109427953B
Authority
CN
China
Prior art keywords
layer
heat
circuit board
conductive layer
substrate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710975993.8A
Other languages
English (en)
Other versions
CN109427953A (zh
Inventor
刘文芳
李少谦
曾晨威
李宗桦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Publication of CN109427953A publication Critical patent/CN109427953A/zh
Application granted granted Critical
Publication of CN109427953B publication Critical patent/CN109427953B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种散热基板结构、制造方法、封装结构及封装方法，所述散热基板结构包括一多层电路板、导热层、凹穴结构、焊垫以及导通孔。多层电路板包括一核心板以及多数增层板。导热层是设置于核心板与多数增层板中的一层内或一表面上。凹穴结构则相对导热层而形成于多层电路板中，并暴露出导热层的第一表面。焊垫设置于上述导热层的第二表面侧的多层电路板上的表面。导通孔则是形成于多层电路板中，其中部分导通孔连接部分焊垫与导热层。因此，热流可经由焊垫、导通孔至导热层的散热路径散发。

Description

散热基板结构、制造方法、封装结构及封装方法
技术领域
本发明涉及一种散热基板的制作与其设计，尤其涉及一种散热基板结构、制造方法、封装结构及封装方法。
背景技术
现今电子产品为符合轻薄化与多功的趋势，在线路基板的设计上往往需在有限的面积内整合数个IC元件，如何散去IC元件运作时产生的废热成为重要议题。
目前已有的改良方式是设计具有凹穴结构的封装基板，并将IC元件置于凹穴结构内并配合使用散热材料来达到基板散热的目的；或者，使用具有内建散热座及增层电路的散热增益型线路板，以便将IC元件置于散热座结构上达到散热目的。
发明内容
本发明提供一种散热基板结构，能快速地导出发热元件的热流至环境中，避免热量大量堆积于元件及多层电路板内，影响电子产品运作。
本发明再提供一种封装结构，能有效地散热。
本发明另提供一种散热基板结构的制造方法，可制作出散热效果优异的散热基板且适于量产(mass production)。
本发明又提供一种封装方法，能简单地与上述散热基板结构接合而达到有效地散热的效果。
本发明的散热基板结构，包括一多层电路板、至少一导热层、至少一凹穴结构、数个焊垫以及数个导通孔。多层电路板包括一核心板以及多数增层板，每一增层板分别设置于核心板的两面。导热层则设置于核心板与多数增层板中的一层内或一表面上，且导热层具有一第一表面以及与其相对的一第二表面。凹穴结构相对上述导热层而形成于多层电路板中，并暴露出导热层的第一表面。焊垫设置于上述导热层的第二表面侧的多层电路板上的表面。至于导通孔是形成于多层电路板中，其中至少一部分导通孔连接部分焊垫与导热层的第二表面。
在本发明的一实施例中，上述凹穴结构的大小与上述导热层的第一表面的面积相同。
在本发明的一实施例中，上述导热层的第一表面的面积大于上述凹穴结构的大小。
在本发明的一实施例中，上述导热层可为单层结构或多层结构。
在本发明的一实施例中，上述导热层是内嵌于核心板与多数增层板中的一层内。
在本发明的一实施例中，上述导热层是形成于核心板与多数增层板中的一表面上。
在本发明的一实施例中，上述导热层与凹穴结构可为一个导热层搭配多个凹穴结构。
在本发明的一实施例中，上述导热层与凹穴结构可为多个导热层搭配多个凹穴结构，且每一个导热层搭配一个凹穴结构。
在本发明的一实施例中，上述每一个增层板包括一介电材料层以及一导电材料层。
本发明的封装结构包括上述散热基板结构、至少一元件与数个焊材。元件相对散热基板结构的凹穴结构设置于导热层的第二表面侧的多层电路板上。焊材则设置于元件面对所述多层电路板的表面，并与焊垫连结。
在本发明的再一实施例中，上述元件与凹穴结构包括多个元件搭配一个凹穴结构。
在本发明的再一实施例中，上述元件与凹穴结构包括多个元件搭配多个凹穴结构，且每一个元件搭配一个凹穴结构。
在本发明的再一实施例中，上述封装结构还可包括一载板，介于所述元件与所述焊材之间，用以乘载多个所述元件并通过所述焊材连结至所述焊垫。
本发明的散热基板结构的制造方法，包括形成一多层电路板，其包括于一核心板的两面分别形成多数增层板，其中在形成多层电路板期间会于核心板与多数增层板中的一层内或一表面设置至少一导热层；在多层电路板的一表面形成数个焊垫，再形成贯通多层电路板的上述表面并连接导热层的第二表面的数个导通孔；相对导热层于多层电路板中形成至少一凹穴结构，以暴露出导热层的第一表面，其中第一表面相对于第二表面。
在本发明的另一实施例中，形成上述导通孔的方法包括盲孔工艺或通孔工艺。
在本发明的另一实施例中，形成上述凹穴结构包括暴露出导热层的整个第一表面。
在本发明的另一实施例中，形成上述凹穴结构包括暴露出导热层的部分第一表面。
在本发明的另一实施例中，设置上述导热层的方法包括于核心板与多数增层板中的一层内嵌入单层结构或多层结构的导热层。
在本发明的另一实施例中，设置上述导热层的方法包括于核心板与多数增层板中的一表面上形成单层结构或多层结构的导热层。
本发明的封装方法是使用上述的散热基板结构，包括将形成有数个焊材的至少一元件，通过焊接所述焊材与所述焊垫，以形成自元件经由所述焊材、所述焊垫与所述导通孔至所述导热层的散热路径。
在本发明的又一实施例中，上述元件为多个元件时，焊接焊材与焊垫的方法包括利用量产方式同时将多个元件焊接到多层电路板的焊垫上。
在本发明的又一实施例中，上述元件为多个元件时，焊接焊材与焊垫的方法包括先将多个元件焊接到一载板，载板具有数个焊球；再将焊球焊接到多层电路板的焊垫上。
在本发明的以上实施例中，上述焊材包括焊球。
基于上述，本发明通过特别的设计，将发热的元件产生的热流由多层电路板中的导通孔传至导热层，再由导热层传递至环境中，如此不仅可缩短热流传递距离，导热层可快速地导出热流至环境中，避免热量大量堆积于元件及多层电路板内，影响电子产品运作。而且，若采用刚性较高的材料作为导热层，则此结构也能达到提升具凹穴结构设计的多层电路板的机械强度的效果。此外，由于元件放置处与凹穴结构分别位于多层电路板的不同面，并搭配如焊球的焊材结构，所以本发明的散热基板结构应用于LED之类的显示面板时，除了具备散热的效果，因为元件(如LED元件)放置面平整无凹穴，所以还有显示亮度均匀的效果。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A、图1B与图1C是依照本发明的第一实施例的三种封装结构的剖面图。
图2是图1A的散热基板结构的另一例的结构剖面图。
图3A、图3B与图3C是依照本发明的第二实施例的三种封装结构剖面图。
图4是依照本发明的第三实施例的一种封装结构的剖面图。
图5是依照本发明的第四实施例的一种封装结构的剖面图。
图6是依照本发明的第五实施例的一种封装结构的剖面图。
图7是依照本发明的第六实施例的一种封装结构的剖面图。
图8A至图8I是依照本发明的第七实施例的一种散热基板结构的制造流程剖面示意图。
图8J是使用第七实施例的散热基板结构的封装示意图。
图9A至图9G是依照本发明的第八实施例的一种散热基板结构的制造流程剖面示意图。
图9H是使用第八实施例的散热基板结构的封装示意图。
图10A至图10B是依照本发明的第九实施例的一种封装流程剖面示意图。
图11A至图11B是依照本发明的第十实施例的一种封装流程剖面示意图。
附图标号说明
100a、100b、100c、200、300a、300b、300c、400、500、600、700：散热基板结构
102、302、402、702、824、916、1000、1108：多层电路板
102a、102b、116a、402a、800a、800b、900a、900b：表面
104、202、304、404、602、704、804、908、1006、1114：导热层
104a、202a、304a、404a、804a、908a：第一表面
104b、202b、304b、404b、804b、908b：第二表面
106、306、406、502a、502b、502c、706、832、922、1012、1112：凹穴结构
108、308、408、708、838、930、1016、1100：元件
110、310、410、710、836、918、928、1018、1106：焊材
112、312、412、712、826、1008、1110：焊垫
114、130、314、336、338、340、414、714、816、828、906、920、1010、1116：导通孔
116、316、416、800、900、1002：核心板
118a、118b、118c、118d、318a、318b、318c、318d、418a、418b、418c、418d、822、914、1004：增层板
120、320、420、840、932：散热路径
122、328、422、818、910：介电材料层
124、330、424、812、820、902、912：导电材料层
126、332、426、834、926：抗氧化层
128、334、428、830、924：防焊层
322、806：第一材料层
324、808：第二材料层
326、810：第三材料层
716、1102：载板
718、1104：接点
802：开口区
814、904：线路
1014：微型元件传送设备
具体实施方式
下文列举一些实施例并配合附图来进行详细地说明，但所提供的实施例并非用以限制本发明所涵盖的范围。此外，附图仅以说明为目的，并未依照原尺寸作图。为了方便理解，下述说明中相同的元件将以相同的符号标示来说明。另外，关于文中所使用“包含”、“包括”、“具有”等等用语，均为开放性的用语；也就是指包含但不限于。而且，文中所提到的方向性用语，例如：“上”、“下”等，仅是用以参考附图的方向。因此，使用的方向性用语是用来说明，而并非用来限制本发明。
图1A是依照本发明的第一实施例的一种封装结构的剖面图。
请参照图1A，第一实施例中的散热基板结构100a包括一多层电路板102、一导热层104、一凹穴结构106、数个焊垫112以及数个导通孔114。第一实施例的封装结构则包括上述散热基板结构100a与其上的元件108，所述元件108通过焊材110与焊垫112连结。所述多层电路板102一般包括核心板116以及多数增层板118a-d，其中增层板118a和118b设置于核心板116的一面、增层板118c和118d设置于核心板116的另一面，且图中虽显示有4个增层板118a-d，但本发明并不限于此，增层板的数目可依照设计需求而增减。导热层104的位置可设置于核心板116与多数增层板118a-d中的一层内或一表面上；在第一实施例中，导热层104是形成于核心板116的表面116a上，且导热层104具有一第一表面104a以及与其相对的一第二表面104b。凹穴结构106则相对上述导热层104而形成于多层电路板102中，并暴露出导热层104的第一表面104a。在第一实施例中，凹穴结构106的大小与导热层104的第一表面104a的面积相同。焊垫112设置于导热层104的第二表面104b侧的多层电路板102的表面。至于导通孔114是形成于多层电路板102中，其中导通孔114连接部分焊垫112与导热层104的第二表面104b。在本实施例中，元件108相对凹穴结构106设置于导热层104的第二表面104b侧的多层电路板102上；焊材110则设置于元件108面对所述多层电路板102的表面。当发热的元件108通过焊材110与焊垫112连结，可得到自元件108经由焊材110、焊垫112与导通孔114至导热层104的散热路径120。
请再度参照图1A，所述核心层116可为一种绝缘性材料，如：陶瓷材料、环氧树脂、改质环氧树脂、聚脂、丙烯酸酯、氟素聚合物、聚亚苯基氧化物、聚酰亚胺、酚醛树脂、硅素聚合物、BT树脂、氰酸聚酯、聚乙烯或前述的高分子的组合。每一个增层板118a-d例如有一介电材料层122以及一导电材料层124。所述介电材料层122可为一种绝缘性材料，如：陶瓷材料、环氧树脂、改质环氧树脂、聚脂、丙烯酸酯、氟素聚合物、聚亚苯基氧化物、聚酰亚胺、酚醛树脂、硅素聚合物、BT树脂、氰酸聚酯、聚乙烯或前述的高分子的组合。导电材料层124可为一种包含铜或其他具导电性质的金属或非金属材料。至于导通孔114的材料也可为一种包含铜或其他具导电性质的金属或非金属材料。此外，导通孔114依照工艺可包括盲孔或通孔，且以本实施例来说，导通孔114较佳是盲孔。举例来说，导通孔114可以在增层板118a与118b进行增层期间，与导电材料层124一起制作，例如在形成增层板118a的导电材料层124之后，可通过激光打穿增层板118a的介电材料层122，但不打穿导热层104，然后于穿孔部位形成铜或其他具导电性质的材料，接着在焊垫112之后，通过激光打穿增层板118b的介电材料层122，但不打穿导电材料层124，再于穿孔部位形成铜或其他具导电性质的材料，所以导通孔114如图1A所示为以数个位于不同介电材料层的单一层盲孔堆叠而成的叠孔。
在本实施例中，导热层104为单层结构，且导热层104可为具导电与导热特性的材料，如金、银、铝、铜、镍等可导电金属或碳系化合物等材料；导热层104也可为具绝缘与导热特性的材料，如氮化硼、碳化硅、氮化铝、氧化铝、钻石薄膜、钻石铝复合材、石墨铝复合材、碳纤维铝复合材或碳化硅铝复合材或以上材料复合材。另外，在本实施例中，在每一个焊垫112的表面还可具有一抗氧化层126，用以防止焊垫112氧化。在散热基板结构100a还可包括一防焊层128覆盖多层电路板102面对元件108的表面102a并露出每一个焊垫112的表面，且可于多层电路板102具有凹穴结构106的另一表面也设置防焊层128，以覆盖除凹穴结构106以外的多层电路板102表面102b。
由于第一实施例中将会发热的元件108产生的热流经由焊材110传至多层电路板102中的导通孔114再传至导热层104散热，因此不仅可缩短热流传递距离，导热层104还可快速地导出热流至环境中，避免热量大量堆积于元件108及多层电路板102内，影响电子产品运作。而且，元件108也可通过部分焊材110(如焊球)连至多层电路板102中的线路，并通过其中的导电材料层124与导通孔130达到信号传输的功能；譬如图1A中有五个焊材440，其中只有三个连至导热层104形成散热路径120，其余两个则是为了信号传输而经由焊垫112连至多层电路板102内的线路(未示出)。
图1B是第一实施例的另一种封装结构的剖面图，其中采用与图1A相同的元件符号来表示相同或近似的元件，并且省略了相同技术内容的说明。
在图1B的散热基板结构100b中，导热层104是形成于增层板118a的二表面中较接近元件108的一侧的表面上。因此，导通孔132是形成于多层电路板102内的增层板118b中，并连接焊垫112与导热层104的第二表面104b，而得到较图1A更短的散热路径120。
图1C是第一实施例的又一种封装结构的剖面图，其中采用与图1A相同的元件符号来表示相同或近似的元件，并且省略了相同技术内容的说明。
在图1C的散热基板结构100c中，导热层134是形成于增层板118d内并位于增层板118d的二表面之中较接近元件108的一侧的表面上。因此，导通孔136是形成于多层电路板102内的增层板118a、118b、118c与核心板116中，并连接焊垫112与导热层134，而得到较图1A更长的散热路径120，且导热层134可以是较厚的结构。
图2是图1A的散热基板结构的另一例的结构剖面图，其中采用与图1A相同的元件符号来表示相同的元件，并且省略了相同技术内容的说明。在图2的散热基板结构200中，导热层202的第一表面202a的面积大于凹穴结构106的大小。若采用刚性较高的材料作为导热层202，则此结构也能达到提升具凹穴结构106设计的多层电路板102的机械强度的效果。
图3A是依照本发明的第二实施例的一种封装结构的剖面图。
请参照图3A，第二实施例中的散热基板结构300a包括一多层电路板302、一导热层304、一凹穴结构306、数个焊垫312以及数个导通孔314。第二实施例的封装结构则包括上述散热基板结构300a与其上的元件308，所述元件308可通过焊材310与焊垫312连结。所述多层电路板302包括一核心板316以及多数增层板318a-d。在第二实施例中，导热层304是内嵌于核心板316中，且导热层304具有一第一表面304a以及与其相对的一第二表面304b。凹穴结构306相对上述导热层304而形成于多层电路板302中，并暴露出导热层304的第一表面304a。焊垫312设置于导热层204的第二表面304b侧的多层电路板302的表面。至于导通孔314是形成于多层电路板302中，其中导通孔314连接部分焊垫312与导热层304的第二表面304b。在本实施例中，元件308相对凹穴结构306设置于导热层304的第二表面304b侧的多层电路板302上；焊材310则设置于元件308面对所述多层电路板302的表面。当发热的元件308通过焊材310与焊垫312连结，可得到自元件308经由焊材310、焊垫312与导通孔314至导热层304的散热路径320。
在第二实施例中，导热层304为多层结构，如包含一第一材料层322、一第二材料层324与一第三材料层326的结构层，其中第一、第二、第三材料层322、324与326可为具导电与导热特性的材料，如金、银、铝、铜、镍等可导电金属或碳系化合物等材料；第一、第二、第三材料层322、324与326也可为具绝缘与导热特性的材料，如氮化硼、碳化硅、氮化铝、氧化铝、钻石薄膜、钻石铝复合材、石墨铝复合材、碳纤维铝复合材或碳化硅铝复合材或以上材料复合材。第一、第二、第三材料层322、324与326可相同也可不同；譬如第二材料层324至少与第一材料层322或第三材料层326不同，但本发明并不限于此。在第二实施例中也可将上述多层结构的导热层304改用第一实施例的单层结构。
请再度参照图3A，所述凹穴结构306的大小与导热层304的第一表面304a的面积相同。所述核心层316可为一种绝缘性材料，如：陶瓷材料、环氧树脂、改质环氧树脂、聚脂、丙烯酸酯、氟素聚合物、聚亚苯基氧化物、聚酰亚胺、酚醛树脂、硅素聚合物、BT树脂、氰酸聚酯、聚乙烯或前述的高分子的组合。每一个增层板318a-d包括一介电材料层328以及一导电材料层330，其中介电材料层328可为一种绝缘性材料，如：陶瓷材料、环氧树脂、改质环氧树脂、聚脂、丙烯酸酯、氟素聚合物、聚亚苯基氧化物、聚酰亚胺、酚醛树脂、硅素聚合物、BT树脂、氰酸聚酯、聚乙烯或前述的高分子的组合；导电材料层330可为一种包含铜或其他具导电性质的金属或非金属材料。
在第二实施例中，导通孔314包括盲孔或通孔，且图3A是以数个位于不同介电材料层的单一层盲孔堆叠而成的叠孔为例。而导通孔314的材料可为一种包含铜或其他具导电性质的金属或非金属材料。此外，散热基板结构300a还可包括一抗氧化层332，设置于每一个焊垫312的表面。在本实施例中，散热基板结构300a还可包括一防焊层334，覆盖多层电路板302面对元件308的表面并露出焊垫312的表面与抗氧化层332。由于第二实施例中将会发热的元件308产生的热流经由焊材310传至多层电路板302中的导通孔314再传至导热层304散热，因此导热层304能迅速将热流导出至环境中，避免热量大量堆积于元件308及多层电路板302内。而且，元件308也可通过部分焊材310(如焊球)连至多层电路板302中的线路，并通过其中的导电材料层330与导通孔336达到信号传输的功能。
图3B是第二实施例的另一种封装结构的剖面图，其中采用与图3A相同的元件符号来表示相同或近似的元件，并且省略了相同技术内容的说明。
在图3B的散热基板结构300b中，导热层304是内嵌于增层板318a中。因此，导通孔338是形成于多层电路板302内的增层板318b中的单一层盲孔，并连接焊垫312与导热层304，而得到较图3A更短的散热路径320。
图3C是第二实施例的又一种封装结构的剖面图，其中采用与图3A相同的元件符号来表示相同或近似的元件，并且省略了相同技术内容的说明。
在图3C的散热基板结构300c中，导热层304是内嵌于增层板318d中。因此，导通孔340是形成于多层电路板302内的增层板318a、318b和318c以及核心板316中，并连接焊垫312与导热层304，而得到较图3A更长的散热路径320。
图4是依照本发明的第三实施例的一种封装结构的剖面图。
在图4中，散热基板结构400包括一多层电路板402、一导热层404、一凹穴结构406、数个焊垫412以及数个导通孔414。第三实施例的封装结构包括散热基板结构400和数个元件408，其通过焊材410与焊垫412连结。多层电路板402包括一核心板416以及多数增层板418a-d，增层板418a-d分别设置于核心板416的两面。导热层404是内嵌于核心板416中，但本发明并不限于此，导热层404也可设置于核心板416与增层板418a-d中的一层内或一表面上。凹穴结构406相对导热层404而形成于多层电路板402中，并暴露出导热层404的第一表面404a。焊垫412设置于导热层404的第二表面404b侧的多层电路板402的表面402a。至于导通孔414是形成于多层电路板402中以数个位于不同介电材料层的单一层盲孔堆叠而成的叠孔，其中导通孔414连接部分焊垫412与导热层404的第二表面404b。在本实施例中，数个元件408相对凹穴结构406设置于导热层404的第二表面404b侧的多层电路板402上；焊材410则设置于元件408面对所述多层电路板402的表面。当元件408通过焊材310与焊垫312连结，可得到自元件408经由焊材410、焊垫412与导通孔414至导热层404的散热路径。
在第三实施例中，凹穴结构406的大小与导热层404的面积相同；导热层404为多层结构。其余相近或相同于上述实施例的构件的说明可参考前述实施例，如介电材料层422、导电材料层424、抗氧化层426、防焊层428等，本实施例不再重复赘述。
由于第三实施例的元件408放置处与凹穴结构406分别位于多层电路板402的不同面，并搭配如焊球的焊材410结构，所以散热基板结构400应用于LED之类的显示面板时，除了具备散热的效果，因为元件408(如LED元件)放置面(即表面402a)平整无凹穴，所以与凹穴与元件设置于同一面的其他设计相比，本实施例彼此接近的元件408设计还能有显示亮度均匀的效果。
图5是依照本发明的第四实施例的一种封装结构的剖面图，其中沿用第三实施例的元件符号与部分内容，其中采用相同的元件符号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，本实施例不再重复赘述。
请参照图5，与第三实施例的差异在于其中的散热基板结构500具有多个凹穴结构502a、502b和502c。凹穴结构502a、502b和502c分别对应多个元件408，且每一个元件408搭配一个凹穴结构502a、502b或502c，而导热层404仍保持单一个。
图6是依照本发明的第五实施例的一种封装结构的剖面图，其中沿用第四实施例的元件符号与部分内容，其中采用相同的元件符号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，本实施例不再重复赘述。
请参照图6，与第四实施例的差异在于其中的散热基板结构600是由多个导热层602搭配多个凹穴结构502a-c，且每一个导热层602搭配一个凹穴结构502a-c。多个凹穴结构502a-c可搭配多个元件408，且每一个元件408搭配一个凹穴结构502a-c。在本实施例中，导热层602为单层结构并且是形成于核心板416的表面上。
图7是依照本发明的第六实施例的一种封装结构的剖面图，其中为了简洁起见，省略部分非必要构件的绘制。
在图7中，散热基板结构700包括一多层电路板702、多个导热层704、多个凹穴结构706、数个焊垫712以及数个导通孔714。第六实施例的封装结构则包括上述散热基板结构700与其上的多个元件708，且于元件708和散热基板结构700之间设有载板716，用以乘载多个元件708并通过焊材710连结至焊垫712。因此第六实施例适用于量产(massproduction)。也就是说，若是要设置大量元件708于多层电路板702的表面702a上，可先将数个元件708通过接点718连接在载板716上。载板716如同小型的电路板具有线路与如焊球的焊材710。然后，可将一块块已安装好元件708的载板716焊接到多层电路板702的表面702a上。至于省略部分的说明可参考前述实施例，本实施例不再重复赘述。
本发明的散热基板结构的制造方法则需先形成一多层电路板，并在其中的核心板与多数增层板中的一层内或一表面设置至少一导热层，譬如图8A至图8I显示的是依照本发明的第七实施例的形成散热基板结构的制造流程剖面示意图；图8J显示的是使用第七实施例的散热基板结构的封装示意图。
请先参照图8A，准备一个核心板800，其具有相对的表面800a和800b，并对开口区802利用机械钻孔、激光或其他方式形成开口。
然后，请参照图8B，在核心板800中内嵌入多层结构的导热层804。导热层804可为包含一第一材料层806、一第二材料层808与一第三材料层810的结构层，其中第一、第二、第三材料层806、808与810可为具导电与导热特性的材料，如金、银、铝、铜、镍等可导电金属或碳系化合物等材料；第一、第二、第三材料层806、808与810也可为具绝缘与导热特性的材料，如氮化硼、碳化硅、氮化铝、氧化铝、钻石薄膜、钻石铝复合材、石墨铝复合材、碳纤维铝复合材或碳化硅铝复合材或以上材料复合材。第一、第二、第三材料层806、808与810可相同也可不同；譬如第二材料层808至少与第一材料层806或第三材料层810不同，但本发明并不限于此。
接着，请参照图8C，在核心板800相对的表面800a和800b上形成导电材料层812。导电材料层812可为一种包含铜或其他具导电性质的金属或非金属材料。
随后，请参照图8D，利用图案化工艺搭配盲孔工艺或通孔工艺于核心板800表面800a和800b形成线路814，并于核心板800内形成导通孔816。在本图的步骤中可运用既有技术来制作。
接着，请参照图8E，利用介电材料层818与导电材料层820进行增层，而形成多数增层板822。在图中的箭头指向代表增层的方向，且增层的方式例如先形成介电材料层818，再如图8D所示进行图案化工艺以和/或是盲孔工艺或通孔工艺，故不再赘述。
然后，请参照图8F，完成的多层电路板824具有一导热层804内嵌于核心板800内。当然若是导热层804的位置有变更，也可按照以上图8A至图8E的流程，在其中适时地加入内嵌导热层804的步骤，且导热层804也可为单层结构。由于增层期间会同时进行盲孔工艺或通孔工艺，所以形成导通孔828的方法包括于增层过程中堆叠数个位于不同层的单一层盲孔。因此增层后除了形成多层电路板824内部的线路814，也会在增层板822内形成贯通多层电路板824的表面824a并连接导热层804的第二表面804b的数个导通孔828。所述导通孔828的材料可为一种包含铜或其他具导电性质的金属或非金属材料。然后，在多层电路板824的表面824a形成数个焊垫826。
随后，请参照图8G，可视情况形成一防焊层830覆盖多层电路板824的表面824a，并露出每一个焊垫826的表面。在另一实施例中，可省略此一步骤而直接进行下一步骤。
接着，请参照图8H，以激光或机械钻孔等方式，在多层电路板824中形成相对导热层804的凹穴结构832，以暴露出导热层804的整个第一表面804a。在另一实施例中，凹穴结构832也可只暴露出导热层804的部分第一表面804a。
然后，请参照图8I，可视情况于每一个焊垫826的表面形成一抗氧化层834。在另一实施例中，可省略此一步骤而直接进行下一步骤。
最后，请参照图8J，将形成有焊材836的一元件838通过焊接焊材836与焊垫826，以形成自元件838经由焊材836、焊垫826与导通孔828至导热层804的散热路径840。所述焊材836例如焊球。
由于第七实施例中将会发热的元件838产生的热流经由焊材836传至多层电路板824中的导通孔828再传至导热层804散热，因此导热层804能迅速将热流导出至环境中，避免热量大量堆积于元件838及多层电路板824内。而且，元件838也可通过部分焊材836连至多层电路板824中的线路，达到信号传输的功能。
图9A至图9G是依照本发明的第八实施例的一种散热基板结构的制造流程剖面示意图；图9H显示的是使用第八实施例的散热基板结构的封装示意图。
请先参照图9A，准备一个核心板900，并于其表面900a和900b分别增层导电材料层902。导电材料层902可为一种包含铜或其他具导电性质的金属或非金属材料。
接着，请参照图9B，利用图案化工艺搭配盲孔工艺或通孔工艺于核心板900表面900a和900b形成线路904，并于核心板900内形成导通孔906。在本图的步骤中可运用既有技术来制作。
然后，请参照图9C，在核心板900的表面900a上形成单层结构的导热层908，且露出导热层908的第二表面908b，而导热层908的第一表面908a是与核心板900的表面900a接触。导热层908可为具导电与导热特性的材料，如金、银、铝、铜、镍等可导电金属或碳系化合物等材料；导热层908也可为具绝缘与导热特性的材料，如氮化硼、碳化硅、氮化铝、氧化铝、钻石薄膜、钻石铝复合材、石墨铝复合材、碳纤维铝复合材或碳化硅铝复合材或以上材料复合材。此外，导热层908也可为第七实施例中的多层结构，故不再赘述。
接着，请参照图9D，利用介电材料层910与导电材料层912进行增层，而形成多数增层板914。在图中的箭头指向代表增层的方向，且增层过程中可包含如图9B所示的图案化工艺以和/或是盲孔工艺或通孔工艺，故不再赘述。
然后，请参照图9E，完成的多层电路板916具有一导热层908形成于核心板900的表面900a上。当然若是导热层908的位置有变更，也可按照以上图9A至图9D的流程，在其中适时地加入形成导热层908的步骤。由于形成导通孔920的方法包括于增层过程中堆叠数个位于不同层的单一层盲孔。因此增层后即形成贯通多层电路板916的表面916a并连接导热层908的第二表面908b的数个导通孔920。接着，在多层电路板916的表面916a形成数个焊垫918。
随后，请参照图9F，可视情况形成一防焊层924覆盖多层电路板916的表面，并露出每一个焊垫918的表面。在另一实施例中，可省略此一步骤而直接进行下一步骤。接着，以激光或机械钻孔等方式，在多层电路板916中形成相对导热层908的凹穴结构922，以暴露出导热层908的部分第一表面908a。若采用刚性较高的材料作为导热层908，则此结构也能达到提升具凹穴结构922设计的多层电路板916的机械强度的效果。
然后，请参照图9G，可视情况于每一个焊垫918的表面形成一抗氧化层926。在另一实施例中，可省略此一步骤而直接进行下一步骤。
最后，请参照图9H，将形成有焊材928的元件930通过焊接焊材928与焊垫918，以形成自元件930经由焊材928、焊垫918与导通孔920至导热层908的散热路径932。
图10A至图10B是依照本发明的第九实施例的一种封装流程剖面示意图，且为了简洁起见，其中省略部分非必要构件的绘制。
请先参照图10A，其中的多层电路板1000具有核心板1002以及多数增层板1004，且一导热层1006已内嵌于核心板1002内。而形成在多层电路板1000表面的焊垫1008通过增层板1004中的贯通孔1010与导热层1006的第一表面1006a耦接，并在多层电路板1000中形成相对导热层1006的凹穴结构1012，以暴露出导热层1006的第二表面1006b。然后，可利用量产(mass production)方式，以一微型元件传送设备1014同时将多个元件1016的焊材1018焊接到多层电路板1000的焊垫1008上。所制得的散热基板结构显示于图10B，其中多个元件1016搭配一个凹穴结构1012与一个导热层1006，但本发明并不限于此；第九实施例的制造流程也可应用于图5或图6的散热基板结构的制造中。
图11A至图11B是依照本发明的第十实施例的一种封装流程剖面示意图，且为了简洁起见，其中省略部分构件的绘制。
请先参照图11A，将多个元件1100通过接点1104焊接到一载板1102的一面上，载板1102的另一面具有数个焊材1106。载板1102如同小型的电路板，因此内部可具有线路(未绘出)以及如焊球的焊材1106。
然后，请参照图11B，将焊球1106焊接到多层电路板1108的焊垫1110上。由于多层电路板1108内已形成有凹穴结构1112、导热层1114以及贯通孔1116，所以根据本实施例的方式能将较繁杂的元件端工艺与后端封装工艺分开进行，再通过简单的封装技术进行接合，如球栅阵列封装(Ball Grid Array，BGA)。
综上所述，本发明于多层线路板内部加入一导热层，并将发热的元件以焊材与位于该多层线路板表面的焊垫进行接合，且焊垫与导热层之间以贯通孔进行导通，同时在元件的相对面形成露出导热层表面的凹穴结构，使导热层通过此凹穴结构全部或部分暴露于环境中。因此，本发明的结构可将元件产生的热流由上述焊材、焊垫与贯通孔传至导热层，再由导热层传递至环境中，如此不仅可缩短热流传递距离，导热层还可快速地导出热流至环境中，避免热量大量堆积于元件及多层电路板内，影响电子产品运作。另外，若使用刚性较高的导热层材料搭配导热层部分暴露于环境中的设计，此结构也能达到提升具凹穴结构设计多层电路板刚性的效果。此外，由于元件放置处与凹穴结构分别位于多层电路板的不同面，所以本发明的散热基板结构应用于LED之类的显示面板时，除了具备散热的效果，因为元件(如LED元件)放置面平整无凹穴，所以可使元件密集地排列在同一面上而有显示亮度均匀的效果。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (21)

1.一种散热基板结构，包括：
多层电路板，包括核心板以及多数增层板，每一所述增层板分别设置于所述核心板的两面；
至少一导热层，内嵌于所述核心板中所述至少一导热层具有第一表面以及与其相对的第二表面，所述第一表面以及所述第二表面分别与所述核心板的所述两面共面；
至少一凹穴结构，相对所述至少一导热层而形成于所述多层电路板中，并暴露出所述至少一导热层的所述第一表面；
多数个焊垫，设置于所述至少一导热层的所述第二表面侧的所述多层电路板上的表面；以及
多数个导通孔，形成于所述多层电路板中，其中至少一部分所述导通孔连接部分所述焊垫与所述至少一导热层的所述第二表面。
2.根据权利要求1所述的散热基板结构，其中所述导通孔包括盲孔或通孔。
3.根据权利要求1所述的散热基板结构，其中所述至少一凹穴结构的大小与所述至少一导热层的所述第一表面的面积相同。
4.根据权利要求1所述的散热基板结构，其中所述至少一导热层的所述第一表面大于所述至少一凹穴结构的大小。
5.根据权利要求1所述的散热基板结构，其中所述至少一导热层为单层结构或多层结构。
6.根据权利要求1所述的散热基板结构，其中所述至少一导热层与所述至少一凹穴结构包括一个所述导热层搭配多个所述凹穴结构。
7.根据权利要求1所述的散热基板结构，其中所述至少一导热层与所述至少一凹穴结构包括多个所述导热层搭配多个所述凹穴结构，且每一个所述导热层搭配一个所述凹穴结构。
8.根据权利要求1所述的散热基板结构，其中所述多数增层板中的每一个包括一介电材料层以及一导电材料层。
9.一种封装结构，包括：
根据权利要求1～8中任一项所述的散热基板结构；
至少一元件，相对所述散热基板结构的所述至少一凹穴结构设置于所述至少一导热层的所述第二表面侧的所述多层电路板上；以及
多数个焊材，设置于所述至少一元件面对所述多层电路板的表面，并与所述多数个焊垫连结。
10.根据权利要求9所述的封装结构，其中所述至少一元件与所述至少一凹穴结构包括多个所述元件搭配一个所述凹穴结构。
11.根据权利要求9所述的封装结构，其中所述至少一元件与所述至少一凹穴结构包括多个所述元件搭配多个所述凹穴结构，且每一个所述元件搭配一个所述凹穴结构。
12.根据权利要求9所述的封装结构，还包括一载板，介于多个所述元件与所述焊材之间，用以乘载多个所述元件并通过所述焊材连结至所述多数个焊垫。
13.一种散热基板结构的制造方法，包括：
内嵌至少一导热层于核心板中，其中所述至少一导热层具有第一表面以及与其相对的第二表面，以使所述第一表面以及所述第二表面分别与所述核心板的两面共面；
于所述核心板的所述两面分别形成多数增层板以形成多层电路板；
在所述多层电路板的表面形成多数个焊垫；
形成贯通所述多层电路板的所述表面并连接所述至少一导热层的所述第二表面的多数个导通孔；以及
相对所述至少一导热层于所述多层电路板中形成至少一凹穴结构，以暴露出所述至少一导热层的所述第一表面。
14.根据权利要求13所述的散热基板结构的制造方法，其中焊材包括焊球。
15.根据权利要求13所述的散热基板结构的制造方法，其中形成所述多数个导通孔的方法包括盲孔工艺或通孔工艺。
16.根据权利要求13所述的散热基板结构的制造方法，其中形成所述至少一凹穴结构包括暴露出所述至少一导热层的整个所述第一表面。
17.根据权利要求13所述的散热基板结构的制造方法，其中形成所述至少一凹穴结构包括暴露出所述至少一导热层的部分所述第一表面。
18.根据权利要求13所述的散热基板结构的制造方法，其中导热层为单层结构或多层结构。
19.一种使用根据权利要求1～8中任一项所述的散热基板结构的封装方法，包括：
将形成有多数个焊材的至少一元件，通过焊接所述多数个焊材与所述多数个焊垫，以形成自所述至少一元件经由所述焊材、所述焊垫与所述导通孔至所述至少一导热层的散热路径。
20.根据权利要求19所述的封装方法，其中所述至少一元件为多个元件时，焊接所述多数个焊材与所述多数个焊垫的方法包括：利用量产方式同时将所述多个元件焊接到所述多层电路板的所述多数个焊垫上。
21.根据权利要求19所述的封装方法，其中所述至少一元件为多个元件时，焊接所述多数个焊材与所述多数个焊垫的方法包括：将所述多个元件焊接到一载板，所述载板具有多数个焊球；以及将所述多数个焊球焊接到所述多层电路板的所述多数个焊垫上。
CN201710975993.8A 2017-08-30 2017-10-19 散热基板结构、制造方法、封装结构及封装方法 Active CN109427953B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106129499 2017-08-30
TW106129499A TWI641095B (zh) 2017-08-30 2017-08-30 散熱基板的結構及製造方法與封裝結構與方法

Publications (2)

Publication Number Publication Date
CN109427953A CN109427953A (zh) 2019-03-05
CN109427953B true CN109427953B (zh) 2020-05-19

Family

ID=65034544

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710975993.8A Active CN109427953B (zh) 2017-08-30 2017-10-19 散热基板结构、制造方法、封装结构及封装方法

Country Status (4)

Country Link
US (1) US10497847B2 (zh)
KR (1) KR102103713B1 (zh)
CN (1) CN109427953B (zh)
TW (1) TWI641095B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102584991B1 (ko) * 2019-06-14 2023-10-05 삼성전기주식회사 반도체 패키지
KR102574409B1 (ko) * 2019-07-01 2023-09-04 삼성전기주식회사 반도체 패키지
CN114641122B (zh) * 2020-12-16 2024-06-28 深南电路股份有限公司 线路板及其制备方法
CN113079635B (zh) * 2021-03-09 2022-02-18 赣州新联兴科技有限公司 一种5g基站用高频高速pcb板及其制作方法
CN115250584A (zh) * 2021-04-28 2022-10-28 宏恒胜电子科技（淮安）有限公司 具有散热功能的线路板及其制作方法
CN114430614A (zh) * 2022-01-28 2022-05-03 珠海方正科技多层电路板有限公司 线路板及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101226976A (zh) * 2007-10-09 2008-07-23 番禺得意精密电子工业有限公司 发光二极管装置及其定位结构
CN101685781A (zh) * 2008-09-23 2010-03-31 钰桥半导体股份有限公司 高散热性封装基板的制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043500A (ja) * 2000-05-17 2002-02-08 Ngk Spark Plug Co Ltd 配線基板
JP2004214428A (ja) * 2003-01-06 2004-07-29 Hitachi Ltd 厚膜多層配線基板
TWI377653B (en) 2009-02-16 2012-11-21 Unimicron Technology Corp Package substrate strucutre with cavity and method for making the same
US20140251658A1 (en) 2013-03-07 2014-09-11 Bridge Semiconductor Corporation Thermally enhanced wiring board with built-in heat sink and build-up circuitry
JP2015082645A (ja) * 2013-10-24 2015-04-27 イビデン株式会社 フレックスリジッド配線板及びフレックスリジッド配線板の製造方法
US10121768B2 (en) * 2015-05-27 2018-11-06 Bridge Semiconductor Corporation Thermally enhanced face-to-face semiconductor assembly with built-in heat spreader and method of making the same
US20170194300A1 (en) * 2015-05-27 2017-07-06 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
KR20160013706A (ko) * 2014-07-28 2016-02-05 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
US9706639B2 (en) * 2015-06-18 2017-07-11 Samsung Electro-Mechanics Co., Ltd. Circuit board and method of manufacturing the same
TWI590499B (zh) * 2015-08-31 2017-07-01 欣興電子股份有限公司 封裝結構及其製作方法
KR20170056391A (ko) * 2015-11-13 2017-05-23 삼성전기주식회사 프론트 엔드 모듈
KR102492796B1 (ko) * 2018-01-29 2023-01-30 삼성전자주식회사 반도체 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101226976A (zh) * 2007-10-09 2008-07-23 番禺得意精密电子工业有限公司 发光二极管装置及其定位结构
CN101685781A (zh) * 2008-09-23 2010-03-31 钰桥半导体股份有限公司 高散热性封装基板的制作方法

Also Published As

Publication number Publication date
US10497847B2 (en) 2019-12-03
US20190067543A1 (en) 2019-02-28
TWI641095B (zh) 2018-11-11
KR102103713B1 (ko) 2020-04-24
CN109427953A (zh) 2019-03-05
TW201913923A (zh) 2019-04-01

Similar Documents

Publication Publication Date Title
CN109427953B (zh) 散热基板结构、制造方法、封装结构及封装方法
JP5224845B2 (ja) 半導体装置の製造方法及び半導体装置
US7656015B2 (en) Packaging substrate having heat-dissipating structure
TWI437949B (zh) A wiring board provided with an electronic component, and a heat dissipation method of a wiring board provided with an electronic component
EP1796163B1 (en) Semiconductor device and electronic control unit using the same
KR100825766B1 (ko) Ｌｔｃｃ 패키지 및 그 제조방법
JP2010080572A (ja) 電子装置
TW201343013A (zh) 封裝載板及其製作方法
US8994168B2 (en) Semiconductor package including radiation plate
TW201422075A (zh) 封裝載板
JP2006073651A (ja) 半導体装置
US20060091524A1 (en) Semiconductor module, process for producing the same, and film interposer
TW200824055A (en) Carrier structure embedded with chip and method for fabricating thereof
JP6286477B2 (ja) パッケージキャリアおよびその製造方法
EP1571706B1 (en) Electronic device
JP2006295119A (ja) 積層型半導体装置
TWI389278B (zh) 封裝基板製程
JP5760260B2 (ja) 部品内蔵プリント基板及びその製造方法
US20050258533A1 (en) Semiconductor device mounting structure
JP5285204B2 (ja) 半導体装置及び半導体装置製造用基板
US8598463B2 (en) Circuit board and manufacturing method thereof
JP2010074072A (ja) 半導体装置および半導体装置の製造方法
KR102194720B1 (ko) 방열 구조체를 포함하는 회로기판
US20040262746A1 (en) High-density chip scale package and method of manufacturing the same
JP5411174B2 (ja) 回路板およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant