CN109427583B - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN109427583B CN109427583B CN201710736160.6A CN201710736160A CN109427583B CN 109427583 B CN109427583 B CN 109427583B CN 201710736160 A CN201710736160 A CN 201710736160A CN 109427583 B CN109427583 B CN 109427583B
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- structure body
- initial
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 158
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 239000010410 layer Substances 0.000 claims abstract description 523
- 238000005530 etching Methods 0.000 claims abstract description 88
- 239000011241 protective layer Substances 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000011282 treatment Methods 0.000 claims abstract description 44
- 239000007789 gas Substances 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 25
- 238000001312 dry etching Methods 0.000 claims description 16
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 14
- 229920002313 fluoropolymer Polymers 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- CKUAXEQHGKSLHN-UHFFFAOYSA-N [C].[N] Chemical compound [C].[N] CKUAXEQHGKSLHN-UHFFFAOYSA-N 0.000 claims description 6
- 229920000642 polymer Polymers 0.000 claims description 6
- 229910052582 BN Inorganic materials 0.000 claims description 4
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 239000004215 Carbon black (E152) Substances 0.000 claims description 2
- 239000004811 fluoropolymer Substances 0.000 claims description 2
- 229930195733 hydrocarbon Natural products 0.000 claims description 2
- 150000002430 hydrocarbons Chemical class 0.000 claims description 2
- 238000002161 passivation Methods 0.000 description 29
- 239000006227 byproduct Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- -1 silicon carbide nitride Chemical class 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种半导体器件及其形成方法，方法包括：在基底第一区上形成第一栅极结构本体、位于第一栅极结构本体侧壁和顶部表面的第一初始保护层、以及覆盖第一初始保护层的第一介质层；刻蚀去除第一区部分第一介质层，使第一区第一介质层形成第二介质层，且暴露出第一栅极结构本体顶部的第一初始保护层和第一栅极结构本体侧壁的部分第一初始保护层；进行至少一次中间处理工艺直至将第二介质层去除，且使第一初始保护层形成位于第一栅极结构本体侧壁和顶部表面的第一保护层，中间处理工艺包括：平坦化第一栅极结构本体顶部的部分第一初始保护层后，回刻蚀第一区部分第二介质层。所述方法提高了半导体器件性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。
MOS晶体管的工作原理是：在栅极结构施加电压，通过调节栅极结构底部沟道的电流来产生开关信号。
然而，现有技术中MOS晶体管构成的半导体器件的性能仍有待提高。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底，所述基底包括第一区；在基底第一区上形成第一栅极结构本体、位于第一栅极结构本体侧壁和顶部表面的第一初始保护层、以及覆盖第一初始保护层的第一介质层；刻蚀去除第一区部分第一介质层，使第一区第一介质层形成第二介质层，且暴露出第一栅极结构本体顶部的第一初始保护层和第一栅极结构本体侧壁的部分第一初始保护层；进行至少一次中间处理工艺直至将第二介质层去除，且使第一初始保护层形成位于第一栅极结构本体侧壁和顶部表面的第一保护层，所述中间处理工艺包括：平坦化第一栅极结构本体顶部的部分第一初始保护层；平坦化第一栅极结构本体顶部的部分第一初始保护层后，回刻蚀第一区部分第二介质层。
可选的，平坦化第一栅极结构本体顶部的部分第一初始保护层的步骤包括：在所述第二介质层和第一初始保护层上形成覆盖层；平坦化覆盖层和第一栅极结构本体顶部的部分第一初始保护层后，去除覆盖层。
可选的，所述覆盖层的材料为碳氟聚合物、碳氢氟聚合物或碳氮聚合物；所述覆盖层在干刻蚀机台中形成。
可选的，当所述覆盖层的材料为碳氟聚合物或碳氢氟聚合物时，形成所述覆盖层的工艺参数包括：采用的气体包括碳氟基气体、碳氢氟基气体、Cl2和Ar，碳氟基气体的流量为10sccm～500sccm，碳氢氟基气体的流量为10sccm～500sccm，Cl2的流量为10sccm～500sccm，Ar的流量为10sccm～500sccm，等离子体化源功率为400瓦～2000瓦，偏置功率为0瓦，温度为0摄氏度～150摄氏度。
可选的，当所述覆盖层的材料为碳氮聚合物时，形成所述覆盖层的工艺参数包括：采用的气体包括CH4和N2，CH4的流量为10sccm～500sccm，N2的流量为10sccm～500sccm，等离子体化源功率为200瓦～2000瓦，偏置功率为0瓦～500瓦，温度为0摄氏度～150摄氏度。
可选的，平坦化覆盖层和第一栅极结构本体顶部的部分第一初始保护层的工艺包括回刻蚀工艺，参数包括：采用的气体包括CF4和CH2F2，CF4的流量为50sccm～500sccm，CH2F2的流量为30sccm～100sccm，源射频功率为100瓦～1000瓦，偏置电压为50伏～500伏，腔室压强为5mtorr～200mtorr。
可选的，去除所述覆盖层的工艺包括干法刻蚀工艺。
可选的，进行两次中间处理工艺直至将第二介质层去除；所述两次中间处理工艺的步骤包括：在所述第二介质层和第一初始保护层上形成第一覆盖层；平坦化第一覆盖层和第一栅极结构本体顶部的部分第一初始保护层后，去除第一覆盖层；去除第一覆盖层后，进行第一次回刻蚀部分第二介质层；进行第一次回刻蚀部分第二介质层后，在所述第二介质层和第一初始保护层上形成第二覆盖层；平坦化第二覆盖层和第一栅极结构本体顶部的部分第一初始保护层后，去除第二覆盖层；去除第二覆盖层后，进行第二次回刻蚀部分第二介质层直至将第二介质层去除。
可选的，进行三次中间处理工艺直至将第二介质层去除；所述三次中间处理工艺的步骤包括：在所述第二介质层和第一初始保护层上形成第一覆盖层；平坦化第一覆盖层和第一栅极结构本体顶部的部分第一初始保护层后，去除第一覆盖层；去除第一覆盖层后，进行第一次回刻蚀部分第二介质层；进行第一次回刻蚀部分第二介质层后，在所述第二介质层和第一初始保护层上形成第二覆盖层；平坦化第二覆盖层和第一栅极结构本体顶部的部分第一初始保护层后，去除第二覆盖层；去除第二覆盖层后，进行第二次回刻蚀部分第二介质层；进行第二次回刻蚀部分第二介质层后，在所述第二介质层和第一初始保护层上形成第三覆盖层；平坦化第三覆盖层和第一栅极结构本体顶部的部分第一初始保护层后，去除第三覆盖层；去除第三覆盖层后，进行第三次回刻蚀部分第二介质层直至将第二介质层去除。
可选的，进行一次中间处理工艺直至将第二介质层去除；所述一次中间处理工艺的步骤包括：在所述第二介质层和第一初始保护层上形成第一覆盖层；平坦化第一覆盖层和第一栅极结构本体顶部的部分第一初始保护层后，去除第一覆盖层；去除第一覆盖层后，回刻蚀部分第二介质层直至将第二介质层去除。
可选的，所述第一初始保护层包括位于第一栅极结构本体顶部表面的第一初始顶保护层、以及位于第一初始顶保护层侧壁和第一栅极结构本体侧壁的第一初始侧墙；所述第一保护层包括位于第一栅极结构本体顶部表面的第一顶保护层、以及位于第一顶保护层侧壁和第一栅极结构本体侧壁的第一侧墙。
可选的，所述第一保护层的材料为氮化硅、氮氧化硅、氮碳化硅或氮化硼；所述第一介质层和第二介质层的材料包括氧化硅。
可选的，刻蚀去除第一区部分第一介质层的工艺包括各向异性干刻工艺，参数包括：采用的气体包括碳氟基气体。
可选的，在中间处理工艺中，回刻蚀第一区部分第二介质层的工艺对第二介质层的刻蚀速率相对于对第一初始保护层的刻蚀速率之比值大于3:1。
可选的，在中间处理工艺中，回刻蚀第一区部分第二介质层的工艺包括各向异性干刻工艺，参数包括：采用的气体包括碳氟基气体。
可选的，进行2次～50次中间处理工艺直至将第二介质层去除。
可选的，所述基底还包括第二区，第二区和第一区邻接；所述半导体器件的形成方法还包括：在所述基底第二区上形成第二栅极结构，第二栅极结构包括第二栅极结构本体、以及位于第二栅极结构本体侧壁和顶部表面的第二保护层；所述第一介质层还覆盖第二栅极结构；在刻蚀去除第一区部分第一介质层之前，在第二区的第一介质层上形成掩膜层；以所述掩膜层为掩膜刻蚀去除第一区部分第一介质层；以所述掩膜层为掩膜进行若干次中间处理工艺直至将第二介质层去除；去除第二介质层后，去除所述掩膜层。
可选的，所述基底还包括第三区，第三区与第一区邻接；所述第一栅极结构本体的一端还延伸至基底第三区上；所述第一栅极结构本体包括延伸至基底第三区上的连接区，第一初始保护层还覆盖连接区的侧壁和顶部表面；所述第一介质层还位于所述连接区上；进行至少一次中间处理工艺后，第一保护层还覆盖连接区的侧壁和顶部表面；所述半导体器件的形成方法还包括：形成贯穿第三区第一介质层和第三区第一保护层的第一栅极插塞，第一栅极插塞位于连接区上且与连接区电学连接。
可选的，将第二介质层去除后，第一栅极结构本体和第一保护层的两侧具有凹槽，所述凹槽的侧壁暴露出第一保护层；所述半导体器件的形成方法还包括：在所述凹槽中形成第一源漏插塞。
本发明还提供一种采用上述任意一项方法形成的半导体器件。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体器件的形成方法中，进行至少一次中间处理工艺直至将第二介质层去除，且使第一初始保护层形成位于第一栅极结构本体侧壁和顶部表面的第一保护层。去除第二介质层后形成的空间用于形成位于第一栅极结构本体和第一保护层两侧的插塞。所述中间处理工艺包括：平坦化第一栅极结构本体顶部的部分第一初始保护层后，回刻蚀第一区部分第二介质层。平坦化第一栅极结构本体顶部的部分第一初始保护层，使第一初始保护层顶部表面的平坦性较好，因此在回刻蚀第一区部分第二介质层的过程中，产生的副产物不仅容易覆盖在第一初始保护层的中间区域，还容易覆盖在第一初始保护层的边缘区域，从而降低对第一栅极结构本体顶部第一初始保护层的拐角处的刻蚀损耗。经过至少一次中间处理工艺直至将第二介质层去除后，第一栅极结构本体顶部第一保护层拐角处的损耗较少，避免暴露出第一栅极结构本体，避免漏电。从而提高了半导体器件的性能。
进一步，进行2次～50次中间处理工艺直至将第二介质层去除，能够保证第一保护层的形貌变化较小，且需要较少次数的中间处理工艺，降低了成本。
附图说明
图1至图2是一种半导体器件自对准刻蚀形成过程的结构示意图；
图3至图16是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的半导体器件的性能较差。
图1至图2是一种半导体器件自对准刻蚀过程的结构示意图。
参考图1，提供基底100，基底100包括第一区M和与第一区M邻接的第二区N；在基底100第一区M上形成栅极结构和覆盖栅极结构的介质层120，栅极结构包括栅极结构本体110、以及位于栅极结构本体110侧壁和顶部表面的保护层112，所述介质层120还位于基底100第二区N上。
参考图2，在第二区N的介质层120上形成掩膜层(未图示)；以所述掩膜层为掩膜刻蚀去除第一区M的介质层120，且在栅极结构之间形成凹槽130，所述凹槽130的侧壁暴露出保护层112；形成凹槽130后，去除掩膜层。
之后，还包括：在所述凹槽130中形成插塞。
然而，上述方法形成的半导体器件的性能较差，经研究发现，原因在于：
刻蚀去除第一区M介质层120的工艺为各向异性干刻工艺。由于在刻蚀去除第一区M介质层120的过程中，各向异性干刻工艺对栅极结构本体110顶部保护层112的边缘区域表面的刻蚀损耗大于对中间区域表面的刻蚀损耗，因此导致栅极结构本体110顶部保护层112的边缘区域表面低于中间区域表面。
其次，在刻蚀去除第一区M介质层120的过程中会产生副产物，副产物会覆盖在保护层112表面。由于在刻蚀去除第一区M介质层120的过程中，栅极结构本体110顶部保护层112的边缘区域表面低于中间区域表面，因此导致所述副产物难以覆盖在栅极结构本体110顶部保护层112的边缘区域，对栅极结构本体110顶部保护层112的边缘区域的保护作用较弱，因此栅极结构本体110顶部保护层112边缘拐角处的损耗较大。
综上，导致将刻蚀去除第一区M第一介质层120后，容易暴露出栅极结构本体110，导致漏电。
在此基础上，本发明提供一种半导体器件的形成方法，刻蚀去除第一区部分第一介质层，使第一区第一介质层形成第二介质层，且暴露出第一栅极结构本体顶部的第一初始保护层和第一栅极结构本体侧壁的部分第一初始保护层；进行至少一次中间处理工艺直至将第二介质层去除，且使第一初始保护层形成位于第一栅极结构本体侧壁和顶部表面的第一保护层，中间处理工艺包括：平坦化第一栅极结构本体顶部的部分第一初始保护层；平坦化第一栅极结构本体顶部的部分第一初始保护层后，回刻蚀第一区部分第二介质层。所述方法使半导体器件的性能提高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图16是本发明一实施例中半导体器件形成过程的结构示意图。
结合参考图3和图4，图4为沿图3中切割线X-Y的剖面示意图，提供基底，基底包括第一区A。
本实施例中，以所述半导体器件为鳍式场效应晶体管为示例进行说明，在其它实施例中，半导体器件为平面式的MOS晶体管。
所述基底还包括第二区B，第二区B与第一区A邻接。
本实施例中，所述基底包括半导体衬底200和位于半导体衬底200上的鳍部。在其它实施例中，当半导体器件为平面式的MOS晶体管时，基底为平面式的半导体衬底。
所述半导体衬底200可以是单晶硅、多晶硅或非晶硅。半导体衬底200也可以是硅、锗、锗化硅等半导体材料。本实施例中，半导体衬底200的材料为单晶硅。
所述鳍部的材料和半导体衬底200的材料相同。或者，鳍部的材料和半导体衬底200的材料不相同。
所述鳍部通过图形化半导体衬底200而形成；或者，在所述半导体衬底200上形成鳍部材料层；图形化鳍部材料层而形成鳍部。
所述鳍部包括位于基底第一区A上的第一鳍部202和位于基底第二区B上的第二鳍部203。
所述第一鳍部202的数量为一个或多个。本实施例中，第一鳍部202的数量为多个。所述第二鳍部203的数量为一个或多个。本实施例中，第二鳍部203的数量为多个。
所述基底还包括第三区C，第三区C与第一区A邻接，自第三区C至第一区A的方向垂直于第一鳍部202的延伸方向。自第三区C至第一区A的方向平行于后续第一栅极结构的延伸方向。
本实施例中，所述半导体衬底200上还具有隔离层201，隔离层201覆盖第一鳍部202的部分侧壁和第二鳍部203的部分侧壁，所述隔离层201的顶部表面低于第一鳍部202的顶部表面和第二鳍部203的顶部表面。所述隔离层201的材料包括氧化硅。
继续结合参考图3和图4，在基底第一区A上形成第一栅极结构本体210、位于第一栅极结构本体210侧壁和顶部表面的第一初始保护层、以及覆盖第一初始保护层的第一介质层220。
本实施例中，还包括：在所述基底第二区B上形成第二栅极结构，第二栅极结构包括第二栅极结构本体211、以及位于第二栅极结构本体211侧壁和顶部表面的第二保护层；所述第一介质层220还覆盖第二栅极结构。
所述第一栅极结构本体210包括位于基底上的第一栅介质层和位于第一栅介质层上的第一栅电极层。所述第一栅介质层的材料为高K(K大于3.9)介质材料。所述第一栅电极层的材料为金属，如钨。
本实施例中，所述第一栅极结构本体210横跨所述第一鳍部202、覆盖第一鳍部202的部分顶部表面和部分侧壁表面。所述第一栅介质层位于部分隔离层201表面、覆盖第一鳍部202的部分顶部表面和部分侧壁表面。
所述第一初始保护层包括位于第一栅极结构本体210顶部表面的第一初始顶保护层212、以及位于第一初始顶保护层212侧壁和第一栅极结构本体210侧壁的第一初始侧墙213。
所述第一栅极结构本体210的一端还延伸至基底第三区C上；所述第一栅极结构本体210包括延伸至基底第三区C上的连接区，第一初始保护层还覆盖连接区的侧壁和顶部表面；所述第一介质层220还位于所述连接区上。
所述第二栅极结构本体211包括位于基底第二区B上的第二栅介质层和位于第二栅介质层上的第二栅电极层。所述第二栅介质层的材料为高K(K大于3.9)介质材料。所述第二栅电极层的材料为金属，如钨。
本实施例中，所述第二栅极结构本体211横跨所述第二鳍部203、覆盖第二鳍部203的部分顶部表面和部分侧壁表面。所述第二栅介质层位于第二区B的部分隔离层201表面、覆盖第二鳍部203的部分顶部表面和部分侧壁表面。
所述第二保护层包括位于第二栅极结构本体211顶部表面的第二顶保护层214、以及位于第二顶保护层214侧壁和第二栅极结构本体211侧壁的第二侧墙215。
所述第一栅极结构本体210的数量为一个或多个。本实施例中，第一栅极结构本体210的数量为多个。所述第二栅极结构本体211的数量为一个或多个。本实施例中，第二栅极结构本体211的数量为多个。
当第一栅极结构本体210的数量为多个，第二栅极结构本体211的数量为多个时，在一个实施例中，第一栅极结构本体210的密度大于第二栅极结构本体211的密度，即相邻第一栅极结构本体210之间的距离小于相邻第二栅极结构本体211之间的距离。
所述第一介质层220包括底层介质层221和位于底层介质层221上的顶层介质层222。
所述第一介质层220的材料包括氧化硅。
所述第一初始保护层的材料为氮化硅、氮氧化硅、氮碳化硅或氮化硼。所述第二保护层的材料为氮化硅、氮氧化硅、氮碳化硅或氮化硼。
具体的，在基底第一区A上形成第一伪栅极结构，第一伪栅极结构的一端还延伸至基底第三区C上；在基底第二区B上形成第二伪栅极结构；在第一伪栅极结构的侧壁形成第一初始侧墙213，在第二伪栅极结构的侧壁形成第二侧墙215；在第一伪栅极结构和第一初始侧墙213两侧的第一鳍部202中形成第一源漏掺杂层(未标示)；在第二伪栅极结构和第二侧墙215两侧的第二鳍部203中形成第二源漏掺杂层(未标示)；形成第一源漏掺杂层和第二源漏掺杂层后，在所述基底上形成底层介质层221，底层介质层221覆盖第一初始侧墙213侧壁和第二侧墙215侧壁，且暴露出第一初始侧墙213和第一伪栅极结构的顶部表面、以及第二侧墙215和第二伪栅极结构的顶部表面；之后，去除第一伪栅极结构，在底层介质层221中形成第一栅开口，去除第二伪栅极结构，在底层介质层221中形成第二栅开口；在第一栅开口中形成第一初始栅极结构本体；在第二栅开口中形成第二初始栅极结构本体；回刻蚀第一初始栅极结构本体以降低第一初始栅极结构本体的高度，使第一初始栅极结构本体形成第一栅极结构本体210；回刻蚀第二初始栅极结构本体以降低第二初始栅极结构本体的高度，使第二初始栅极结构本体形成第二栅极结构本体211；在第一栅开口中形成位于第一栅极结构本体210顶部表面的第一初始顶保护层212；在第二栅开口中形成位于第二栅极结构本体211顶部表面的第二顶保护层214；在第一初始顶保护层212、第二顶保护层214、第一初始侧墙213、第二侧墙215和底层介质层221上形成顶层介质层222。
所述第一源漏掺杂层位于第一栅极结构本体210和第一初始保护层两侧的基底中，具体的，第一源漏掺杂层位于第一栅极结构本体210和第一初始保护层两侧的第一鳍部202中。所述第二源漏掺杂层位于第二栅极结构两侧的基底中，具体的，第二源漏掺杂层位于第二栅极结构两侧的第二鳍部中203。
接着，刻蚀去除第一区A部分第一介质层220，使第一区A第一介质层220形成第二介质层，且暴露出第一栅极结构本体210顶部的第一初始保护层和第一栅极结构本体210侧壁的部分第一初始保护层。
本实施例中，还包括：在刻蚀去除第一区A部分第一介质层220之前，在第二区B的第一介质层220上形成掩膜层；以所述掩膜层为掩膜刻蚀去除第一区A部分第一介质层220。
参考图5，图5为在图4基础上的示意图，在第二区B的第一介质层220上形成掩膜层230。
所述掩膜层230的材料包括含碳有机聚合物。
本实施例中，掩膜层230覆盖第二区B的第一介质层220以及第三区C的第一介质层220，且暴露出第一区A的第一介质层220。
参考图6，刻蚀去除第一区A部分第一介质层220，使第一区A第一介质层220形成第二介质层240，且暴露出第一栅极结构本体210顶部的第一初始保护层和第一栅极结构本体210侧壁的部分第一初始保护层。
以所述掩膜层230为掩膜刻蚀去除第一区A部分第一介质层220，以形成第二介质层240。
具体的，刻蚀去除第一区A部分第一介质层220，使第一区A第一介质层220形成第二介质层240，且暴露出第一初始顶保护层212和部分第一初始侧墙213。
刻蚀去除第一区A部分第一介质层220的工艺包括各向异性干刻工艺，参数包括：采用的气体包括碳氟基气体。
在一个实施例中，刻蚀去除第一区A部分第一介质层220的工艺包括第一刻蚀工艺和第一刻蚀工艺之后进行的第二刻蚀工艺。第一刻蚀工艺用于去除第一区A高于第一初始顶保护层212顶部表面的第一介质层220，第二刻蚀工艺用于去除第一区A低于第一初始顶保护层212顶部表面的部分第一介质层220。第一刻蚀工艺对第一介质层220相对于对第一初始保护层的刻蚀选择比值为第一比值，第二刻蚀工艺对第一介质层220相对于对第一初始保护层的刻蚀选择比值为第二比值。
本实施例中，第一比值小于第二比值，好处包括：降低第一刻蚀工艺对刻蚀选择比的要求，降低第一刻蚀工艺的精度要求。
在一个具体的实施例中，第一刻蚀工艺的参数包括：采用的气体包括CF4；第二刻蚀工艺的参数包括：采用的气体包括C4F6。相应的，第一比值小于3:1，第二比值大于3:1。
在其它实施例中，第一比值等于第二比值。
为了方便说明，高于第一栅极结构本体210顶部表面的第一初始保护层包括中间区域和位于中间区域周围的边缘区域。在刻蚀去除第一区A部分第一介质层220的过程中，对第一初始保护层边缘区域的刻蚀损耗大于对第一初始保护层中间区域的刻蚀损耗，使第一初始保护层边缘区域表面低于第一初始保护层中间区域表面。
接着，进行至少一次中间处理工艺直至将第二介质层240去除，且使第一初始保护层形成位于第一栅极结构本体210侧壁和顶部表面的第一保护层，所述中间处理工包括：平坦化第一栅极结构本体210顶部的部分第一初始保护层；平坦化第一栅极结构本体210顶部的部分第一初始保护层后，回刻蚀第一区A部分第二介质层240。
本实施例中，以所述掩膜层230为掩膜进行至少一次中间处理工艺直至将第二介质层240去除；去除第二介质层240后，去除所述掩膜层230。
平坦化第一栅极结构本体210顶部的部分第一初始保护层的步骤包括：在所述第二介质层240和第一初始保护层上形成覆盖层；平坦化覆盖层和第一栅极结构本体210顶部的部分第一初始保护层；平坦化覆盖层和第一栅极结构本体210顶部的部分第一初始保护层后，去除覆盖层。
本实施例中，以进行两次中间处理工艺为示例进行说明。
参考图7，在所述第二介质层240和第一初始保护层上形成第一覆盖层250。
所述第一覆盖层250的材料为碳氟聚合物、碳氢氟聚合物或碳氮聚合物；所述第一覆盖层250在干刻蚀机台中形成。
当所述第一覆盖层250的材料为碳氟聚合物或碳氢氟聚合物时，形成所述第一覆盖层250的工艺参数包括：采用的气体包括碳氟基气体、碳氢氟基气体、Cl2和Ar，碳氟基气体的流量为10sccm～500sccm，碳氢氟基气体的流量为10sccm～500sccm，Cl2的流量为10sccm～500sccm，Ar的流量为10sccm～500sccm，等离子体化源功率为400瓦～2000瓦，偏置功率为0瓦，温度为0摄氏度～150摄氏度，如30摄氏度或90摄氏度。
当所述第一覆盖层250的材料为碳氮聚合物时，形成所述第一覆盖层250的工艺参数包括：采用的气体包括CH4和N2，CH4的流量为10sccm～500sccm，N2的流量为10sccm～500sccm，等离子体化源功率为200瓦～2000瓦，偏置功率为0瓦～500瓦，温度为0摄氏度～150摄氏度，如80摄氏度。
参考图8，平坦化第一覆盖层250和第一栅极结构本体210顶部的部分第一初始保护层。
平坦化第一覆盖层250和第一栅极结构本体210顶部的部分第一初始保护层的工艺包括回刻蚀工艺。平坦化第一覆盖层250和第一栅极结构本体210顶部的部分第一初始保护层过程包括：刻蚀第一覆盖层250，首先暴露出第一栅极结构本体210顶部第一初始保护层的中间区域，继续刻蚀第一覆盖层250和暴露出的第一初始保护层的中间区域，使第一初始保护层的中间区域的高度降低，在刻蚀第一覆盖层250和暴露出的第一初始保护层的中间区域的过程中，逐渐暴露出第一栅极结构本体210顶部第一初始保护层的边缘区域。由于第一栅极结构本体210顶部第一初始保护层的中间区域暴露在回刻蚀工艺的时间多于第一初始保护层的边缘区域暴露在回刻蚀工艺的时间，因此对第一栅极结构本体210顶部第一初始保护层的中间区域的刻蚀程度大于对第一初始保护层边缘区域的刻蚀程度，因此使第一覆盖层250和第一栅极结构本体210顶部第一初始保护层平坦化。
在一个实施例中，平坦化第一覆盖层250和第一栅极结构本体210顶部的部分第一初始保护层的工艺，对第一覆盖层250的刻蚀速率大于等于对第一初始保护层的刻蚀速率，避免对第一初始保护层的损耗过大，这样能够主要依赖第一初始保护层的中间区域和边缘区域暴露在刻蚀环境中的时间差别来实现对第一栅极结构本体210顶部第一初始保护层的平坦化。
具体的，平坦化第一覆盖层250和第一栅极结构本体210顶部的部分第一初始保护层的工艺参数包括：采用的气体包括CF4和CH2F2，CF4的流量为50sccm～500sccm，CH2F2的流量为30sccm～100sccm，源射频功率为100瓦～1000瓦，偏置电压为50伏～500伏，腔室压强为5mtorr～200mtorr。
平坦化第一覆盖层250和第一栅极结构本体210顶部的部分第一初始保护层，未暴露出第一栅极结构本体210。
平坦化第一覆盖层250和第一栅极结构本体210顶部的部分第一初始保护层，使第一初始保护层顶部表面的平坦性较好，避免第一初始保护层边缘区域的顶部表面低于第一初始保护层中间区域的顶部表面。
参考图9，平坦化第一覆盖层250和第一栅极结构本体210顶部的部分第一初始保护层后，去除第一覆盖层250(参考图8)。
去除第一覆盖层250的工艺包括干法刻蚀工艺。
参考图10，去除第一覆盖层250(参考图8)后，进行第一次回刻蚀部分第二介质层240。
第一次回刻蚀部分第二介质层240的工艺包括各向异性干刻工艺，参数包括：采用的气体包括碳氟基气体，如C4F6。
在一个实施例中，第一次回刻蚀部分第二介质层240的工艺对第二介质层240的刻蚀速率相对于对第一初始保护层的刻蚀速率之比值大于3:1，如5:1或10:1。
在第一次回刻蚀部分第二介质层240的过程中，会产生刻蚀副产物。由于第一初始保护层顶部表面的平坦性较好，因此在第一次回刻蚀部分第二介质层240的初始阶段，刻蚀副产物不仅能覆盖在第一初始保护层的中间区域，还容易覆盖在第一初始保护层的边缘区域，降低对第一初始保护层边缘区域的损耗。
需要说明的是，在第一次回刻蚀部分第二介质层240后，使第一初始保护层边缘区域表面低于第一初始保护层中间区域表面。
参考图11，进行第一次回刻蚀部分第二介质层240后，在所述第二介质层240和第一初始保护层上形成第二覆盖层260。
第二覆盖层260的材料参照第一覆盖层250的材料。第二覆盖层260的形成工艺参照第一覆盖层250的形成工艺。
参考图12，平坦化第二覆盖层260和第一栅极结构本体210顶部的部分第一初始保护层。
平坦化第二覆盖层260和第一栅极结构本体210顶部的部分第一初始保护层的工艺包括回刻蚀工艺，参数包括：采用的气体包括CF4和CH2F2，其它参数。
平坦化第二覆盖层260和第一栅极结构本体210顶部的部分第一初始保护层，未暴露出第一栅极结构本体210。
平坦化第二覆盖层260和第一栅极结构本体210顶部的部分第一初始保护层，使第一初始保护层顶部表面的平坦性较好，避免第一初始保护层边缘区域的顶部表面低于第一初始保护层中间区域的顶部表面。
参考图13，平坦化第二覆盖层260和第一栅极结构本体210顶部的部分第一初始保护层后，去除第二覆盖层260(参考图12)。
去除第二覆盖层260的工艺包括干法刻蚀工艺。
参考图14，去除第二覆盖层260(参考图12)后，进行第二次回刻蚀部分第二介质层240直至将第二介质层240去除，且使第一初始保护层形成位于第一栅极结构本体210侧壁和顶部表面的第一保护层。
第二次回刻蚀部分第二介质层240的工艺包括各向异性干刻工艺，参数包括：采用的气体包括碳氟基气体，如C4F6。
在一个实施例中，第二次回刻蚀部分第二介质层240的工艺对第二介质层240的刻蚀速率相对于对第一初始保护层的刻蚀速率之比值大于3:1，如5:1或10:1。
所述第一保护层包括位于第一栅极结构本体210顶部表面的第一顶保护层216、以及位于第一顶保护层216侧壁和第一栅极结构本体210侧壁的第一侧墙217。
去除第二介质层240后，第一栅极结构本体210和第一保护层的两侧具有凹槽270，凹槽270的侧壁暴露出第一保护层。具体的，去除第二介质层240后，第一栅极结构本体210和第一侧墙217的两侧具有凹槽270，凹槽270的侧壁暴露出第一侧墙217。
所述第一源漏掺杂层位于第一栅极结构本体210和第一保护层两侧的基底中，具体的，第一源漏掺杂层位于第一栅极结构本体210和第一保护层两侧的第一鳍部202中。
在另一个实施例中，进行三次中间处理工艺直至将第二介质层去除；所述三次中间处理工艺的步骤包括：在所述第二介质层和第一初始保护层上形成第一覆盖层；平坦化第一覆盖层和第一栅极结构本体顶部的部分第一初始保护层后，去除第一覆盖层；去除第一覆盖层后，进行第一次回刻蚀部分第二介质层；进行第一次回刻蚀部分第二介质层后，在所述第二介质层和第一初始保护层上形成第二覆盖层；平坦化第二覆盖层和第一栅极结构本体顶部的部分第一初始保护层后，去除第二覆盖层；去除第二覆盖层后，进行第二次回刻蚀部分第二介质层；进行第二次回刻蚀部分第二介质层后，在所述第二介质层和第一初始保护层上形成第三覆盖层；平坦化第三覆盖层和第一栅极结构本体顶部的部分第一初始保护层后，去除第三覆盖层；去除第三覆盖层后，进行第三次回刻蚀部分第二介质层直至将第二介质层去除。
在又一个实施例中，进行一次中间处理工艺直至将第二介质层去除；所述一次中间处理工艺的步骤包括：在所述第二介质层和第一初始保护层上形成第一覆盖层；平坦化第一覆盖层和第一栅极结构本体顶部的部分第一初始保护层后，去除第一覆盖层；去除第一覆盖层后，回刻蚀部分第二介质层直至将第二介质层去除。
在一个实施例中，进行2次～50次中间处理工艺直至将第二介质层去除。好处包括：能够保证第一保护层的形貌变化较小，且需要较少次数的中间处理工艺，降低了成本。
在其它实施例中，不对中间处理工艺的次数进行限定。
进行至少一次中间处理工艺后，第一保护层还覆盖连接区的侧壁和顶部表面。
参考图15，去除第二介质层240后，去除所述掩膜层230(参考图14)。
参考图16，去除所述掩膜层230后，在所述凹槽270中形成第一源漏插塞280。
第一源漏插塞280位于第一源漏掺杂层上且与第一源漏掺杂层电学连接。
本实施例中，还包括：形成贯穿第三区C第一介质层220和第三区C第一保护层的第一栅极插塞(未图示)，具体的，第一栅极插塞贯穿第三区C第一介质层220和第三区C第一顶保护层216，第一栅极插塞位于连接区上且与连接区电学连接。
具体的，形成贯穿第三区C第一介质层220和第三区C第一顶保护层216的第一栅极孔，第一栅极孔位于连接区上；在第一栅极孔中形成第一栅极插塞。
本实施例中，第一栅极结构本体210的延伸方向与所述第一源漏插塞280的延伸方向平行，且第一栅极结构本体210在延伸方向上的尺寸大于第一源漏插塞280在延伸方向上的尺寸。第一栅极结构本体210包括连接区，第一栅极插塞位于连接区上，所述连接区适于与第一栅极插塞连接。连接区与相邻第一栅极插塞之间的第一栅极结构本体210没有交叠区域。因此，利于形成第一栅极孔。
本实施例中，还包括：形成贯穿第二区B第一介质层220和第二顶保护层214的第二栅极插塞300，第二栅极插塞300与第二栅极结构本体211电学连接；在第二栅极结构两侧的第二区B第一介质层220中形成第二源漏插塞290，第二源漏插塞290与第二源漏掺杂层电学连接。
本实施例中，第二栅极插塞300位于第二源漏插塞290之间。
相应的，本实施例还提供一种采用上述方法形成的半导体器件。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体器件的形成方法，其特征在于，包括：
提供基底，所述基底包括第一区；
在基底第一区上形成第一栅极结构本体、位于第一栅极结构本体侧壁和顶部表面的第一初始保护层、以及覆盖第一初始保护层的第一介质层；
刻蚀去除第一区部分第一介质层，使第一区第一介质层形成第二介质层，且暴露出第一栅极结构本体顶部的第一初始保护层和第一栅极结构本体侧壁的部分第一初始保护层；
进行至少一次中间处理工艺直至将第二介质层去除，且使第一初始保护层形成位于第一栅极结构本体侧壁和顶部表面的第一保护层，所述中间处理工艺包括：平坦化第一栅极结构本体顶部的部分第一初始保护层；平坦化第一栅极结构本体顶部的部分第一初始保护层后，回刻蚀第一区部分第二介质层；
平坦化第一栅极结构本体顶部的部分第一初始保护层的步骤包括：在所述第二介质层和第一初始保护层上形成覆盖层；平坦化覆盖层和第一栅极结构本体顶部的部分第一初始保护层后，去除覆盖层。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述覆盖层的材料为碳氟聚合物、碳氢氟聚合物或碳氮聚合物；所述覆盖层在干刻蚀机台中形成。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，当所述覆盖层的材料为碳氟聚合物或碳氢氟聚合物时，形成所述覆盖层的工艺参数包括：采用的气体包括碳氟基气体、碳氢氟基气体、Cl2和Ar，碳氟基气体的流量为10sccm～500sccm，碳氢氟基气体的流量为10sccm～500sccm，Cl2的流量为10sccm～500sccm，Ar的流量为10sccm～500sccm，等离子体化源功率为400瓦～2000瓦，偏置功率为0瓦，温度为0摄氏度～150摄氏度。
4.根据权利要求2所述的半导体器件的形成方法，其特征在于，当所述覆盖层的材料为碳氮聚合物时，形成所述覆盖层的工艺参数包括：采用的气体包括CH4和N2，CH4的流量为10sccm～500sccm，N2的流量为10sccm～500sccm，等离子体化源功率为200瓦～2000瓦，偏置功率为0瓦～500瓦，温度为0摄氏度～150摄氏度。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，平坦化覆盖层和第一栅极结构本体顶部的部分第一初始保护层的工艺包括回刻蚀工艺，参数包括：采用的气体包括CF4和CH2F2，CF4的流量为50sccm～500sccm，CH2F2的流量为30sccm～100sccm，源射频功率为100瓦～1000瓦，偏置电压为50伏～500伏，腔室压强为5mtorr～200mtorr。
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，去除所述覆盖层的工艺包括干法刻蚀工艺。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，进行两次中间处理工艺直至将第二介质层去除；所述两次中间处理工艺的步骤包括：在所述第二介质层和第一初始保护层上形成第一覆盖层；平坦化第一覆盖层和第一栅极结构本体顶部的部分第一初始保护层后，去除第一覆盖层；去除第一覆盖层后，进行第一次回刻蚀部分第二介质层；进行第一次回刻蚀部分第二介质层后，在所述第二介质层和第一初始保护层上形成第二覆盖层；平坦化第二覆盖层和第一栅极结构本体顶部的部分第一初始保护层后，去除第二覆盖层；去除第二覆盖层后，进行第二次回刻蚀部分第二介质层直至将第二介质层去除。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，进行三次中间处理工艺直至将第二介质层去除；所述三次中间处理工艺的步骤包括：在所述第二介质层和第一初始保护层上形成第一覆盖层；平坦化第一覆盖层和第一栅极结构本体顶部的部分第一初始保护层后，去除第一覆盖层；去除第一覆盖层后，进行第一次回刻蚀部分第二介质层；进行第一次回刻蚀部分第二介质层后，在所述第二介质层和第一初始保护层上形成第二覆盖层；平坦化第二覆盖层和第一栅极结构本体顶部的部分第一初始保护层后，去除第二覆盖层；去除第二覆盖层后，进行第二次回刻蚀部分第二介质层；进行第二次回刻蚀部分第二介质层后，在所述第二介质层和第一初始保护层上形成第三覆盖层；平坦化第三覆盖层和第一栅极结构本体顶部的部分第一初始保护层后，去除第三覆盖层；去除第三覆盖层后，进行第三次回刻蚀部分第二介质层直至将第二介质层去除。
9.根据权利要求1所述的半导体器件的形成方法，其特征在于，进行一次中间处理工艺直至将第二介质层去除；所述一次中间处理工艺的步骤包括：在所述第二介质层和第一初始保护层上形成第一覆盖层；平坦化第一覆盖层和第一栅极结构本体顶部的部分第一初始保护层后，去除第一覆盖层；去除第一覆盖层后，回刻蚀部分第二介质层直至将第二介质层去除。
10.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一初始保护层包括位于第一栅极结构本体顶部表面的第一初始顶保护层、以及位于第一初始顶保护层侧壁和第一栅极结构本体侧壁的第一初始侧墙；所述第一保护层包括位于第一栅极结构本体顶部表面的第一顶保护层、以及位于第一顶保护层侧壁和第一栅极结构本体侧壁的第一侧墙。
11.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一保护层的材料为氮化硅、氮氧化硅、氮碳化硅或氮化硼；所述第一介质层和第二介质层的材料包括氧化硅。
12.根据权利要求1所述的半导体器件的形成方法，其特征在于，刻蚀去除第一区部分第一介质层的工艺包括各向异性干刻工艺，参数包括：采用的气体包括碳氟基气体。
13.根据权利要求1所述的半导体器件的形成方法，其特征在于，在中间处理工艺中，回刻蚀第一区部分第二介质层的工艺对第二介质层的刻蚀速率相对于对第一初始保护层的刻蚀速率之比值大于3:1。
14.根据权利要求1所述的半导体器件的形成方法，其特征在于，在中间处理工艺中，回刻蚀第一区部分第二介质层的工艺包括各向异性干刻工艺，参数包括：采用的气体包括碳氟基气体。
15.根据权利要求1所述的半导体器件的形成方法，其特征在于，进行2次～50次中间处理工艺直至将第二介质层去除。
16.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述基底还包括第二区，第二区和第一区邻接；所述半导体器件的形成方法还包括：在所述基底第二区上形成第二栅极结构，第二栅极结构包括第二栅极结构本体、以及位于第二栅极结构本体侧壁和顶部表面的第二保护层；所述第一介质层还覆盖第二栅极结构；在刻蚀去除第一区部分第一介质层之前，在第二区的第一介质层上形成掩膜层；以所述掩膜层为掩膜刻蚀去除第一区部分第一介质层；以所述掩膜层为掩膜进行若干次中间处理工艺直至将第二介质层去除；去除第二介质层后，去除所述掩膜层。
17.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述基底还包括第三区，第三区与第一区邻接；所述第一栅极结构本体的一端还延伸至基底第三区上；所述第一栅极结构本体包括延伸至基底第三区上的连接区，第一初始保护层还覆盖连接区的侧壁和顶部表面；所述第一介质层还位于所述连接区上；进行至少一次中间处理工艺后，第一保护层还覆盖连接区的侧壁和顶部表面；所述半导体器件的形成方法还包括：形成贯穿第三区第一介质层和第三区第一保护层的第一栅极插塞，第一栅极插塞位于连接区上且与连接区电学连接。
18.根据权利要求1所述的半导体器件的形成方法，其特征在于，将第二介质层去除后，第一栅极结构本体和第一保护层的两侧具有凹槽，所述凹槽的侧壁暴露出第一保护层；所述半导体器件的形成方法还包括：在所述凹槽中形成第一源漏插塞。
19.一种根据权利要求1至18任意一项方法形成的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710736160.6A CN109427583B (zh) | 2017-08-24 | 2017-08-24 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710736160.6A CN109427583B (zh) | 2017-08-24 | 2017-08-24 | 半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109427583A CN109427583A (zh) | 2019-03-05 |
| CN109427583B true CN109427583B (zh) | 2021-07-13 |
Family
ID=65501476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710736160.6A Active CN109427583B (zh) | 2017-08-24 | 2017-08-24 | 半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109427583B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111312806B (zh) * | 2020-03-04 | 2021-07-02 | 中国科学院金属研究所 | 一种单层原子沟道鳍式场效应晶体管的制备方法及产品 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050068372A (ko) * | 2003-12-30 | 2005-07-05 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택홀 형성 방법 |
| CN1635628A (zh) * | 2003-12-30 | 2005-07-06 | 中芯国际集成电路制造(上海)有限公司 | 带有氧化层隔离物的dram结构及其制造方法 |
| KR20080062011A (ko) * | 2006-12-28 | 2008-07-03 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| CN106206413A (zh) * | 2014-10-23 | 2016-12-07 | 台湾积体电路制造股份有限公司 | 形成源极/漏极接触件的方法 |
| CN106952870A (zh) * | 2016-01-07 | 2017-07-14 | 台湾积体电路制造股份有限公司 | 半导体器件结构及其形成方法 |
-
2017
- 2017-08-24 CN CN201710736160.6A patent/CN109427583B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050068372A (ko) * | 2003-12-30 | 2005-07-05 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택홀 형성 방법 |
| CN1635628A (zh) * | 2003-12-30 | 2005-07-06 | 中芯国际集成电路制造(上海)有限公司 | 带有氧化层隔离物的dram结构及其制造方法 |
| KR20080062011A (ko) * | 2006-12-28 | 2008-07-03 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| CN106206413A (zh) * | 2014-10-23 | 2016-12-07 | 台湾积体电路制造股份有限公司 | 形成源极/漏极接触件的方法 |
| CN106952870A (zh) * | 2016-01-07 | 2017-07-14 | 台湾积体电路制造股份有限公司 | 半导体器件结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109427583A (zh) | 2019-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI542007B (zh) | 元件與其形成方法 | |
| TW201946121A (zh) | 半導體裝置的形成方法 | |
| CN111180513B (zh) | 半导体器件及其形成方法 | |
| CN110797262B (zh) | 半导体器件及其形成方法 | |
| US9865709B2 (en) | Selectively deposited spacer film for metal gate sidewall protection | |
| US11532479B2 (en) | Cut metal gate refill with void | |
| TW201916122A (zh) | 半導體元件的製造方法 | |
| US20170018460A1 (en) | Semiconductor structure with self-aligned spacers and method of fabricating the same | |
| CN107785266B (zh) | 半导体结构的制造方法 | |
| CN109979986B (zh) | 半导体器件及其形成方法 | |
| CN113555285A (zh) | 半导体结构的形成方法 | |
| TW202125708A (zh) | 半導體裝置的製造方法 | |
| KR100691011B1 (ko) | 반도체 소자의 제조방법 | |
| US10930785B2 (en) | Semiconductor device | |
| CN107785262B (zh) | 半导体结构的制造方法 | |
| CN107785318B (zh) | 半导体结构的制造方法 | |
| CN109427583B (zh) | 半导体器件及其形成方法 | |
| CN111554578B (zh) | 半导体结构及其形成方法 | |
| CN109103102B (zh) | 半导体结构及其形成方法 | |
| CN109148576B (zh) | 半导体器件及其形成方法 | |
| US20110033997A1 (en) | Method of manufacturing semiconductor device | |
| CN109148577B (zh) | 半导体器件及其形成方法 | |
| CN109103252B (zh) | 半导体器件及其形成方法 | |
| CN113745112B (zh) | 半导体器件的形成方法 | |
| CN109994548B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |