CN109427275B - 移位寄存器单元、栅极驱动电路以及驱动方法 - Google Patents

移位寄存器单元、栅极驱动电路以及驱动方法 Download PDF

Info

Publication number
CN109427275B
CN109427275B CN201710751117.7A CN201710751117A CN109427275B CN 109427275 B CN109427275 B CN 109427275B CN 201710751117 A CN201710751117 A CN 201710751117A CN 109427275 B CN109427275 B CN 109427275B
Authority
CN
China
Prior art keywords
pull
node
shift register
terminal
touch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710751117.7A
Other languages
English (en)
Other versions
CN109427275A (zh
Inventor
薛伟
冯思林
董职福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710751117.7A priority Critical patent/CN109427275B/zh
Priority to EP18807545.1A priority patent/EP3678117A4/en
Priority to US16/307,851 priority patent/US11249595B2/en
Priority to PCT/CN2018/083423 priority patent/WO2019041827A1/zh
Priority to JP2018563808A priority patent/JP7208017B2/ja
Publication of CN109427275A publication Critical patent/CN109427275A/zh
Application granted granted Critical
Publication of CN109427275B publication Critical patent/CN109427275B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04184—Synchronisation with the driving of the display or the backlighting unit to avoid interferences generated internally
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2354/00—Aspects of interface with display user

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

公开了一种栅极驱动电路(GOA)的移位寄存器单元、包括该移位寄存器单元的栅极驱动电路以及应用于该移位寄存器单元的驱动方法。移位寄存器单元包括输入子电路，配置成将输入信号输出至第一节点(PH)；上拉控制子电路，配置成在所述第一节点(PH)的控制下通过第一电源线(VDD)对上拉节点(PU)充电；输出子电路，配置成在上拉节点(PU)的控制下将时钟信号线(CLK)的时钟信号输出至输出端；第一触摸控制子电路，其第一端与触控保持信号线连接，第二端与上拉节点PU连接，第三端与输出端连接，第四端与第二电源线(VGL)连接，并且被配置为在触控保持信号线的控制下通过第二电源线(VGL)将上拉节点(PU)和输出端的电平下拉至第二电位。

Description

移位寄存器单元、栅极驱动电路以及驱动方法
技术领域
本公开涉及显示技术领域，具体涉及一种移位寄存器单元、包括该移位寄存器单元的栅极驱动电路以及应用于该移位寄存器单元的驱动方法。
背景技术
在触摸显示屏工作期间，为了不影响触控效果，在接收触控保持信号期间栅极驱动电路的各级不输出信号。
在现有的栅极驱动电路的设计中，在触控保持信号接收期间仅将输出端拉低至低电平以防止栅极驱动输出。在此期间输出电容仍处于充电状态。因此，在触摸显示屏的工作期间输出电容可能出现漏电情况，导致在触控期间影响触控效果。
发明内容
针对以上问题，本公开提出了一种移位寄存器单元、包括该移位寄存器单元的栅极驱动电路以及应用于该移位寄存器单元的驱动方法。该移位寄存器单元能够在触控期间将输出电容放电，保持输出电容的两端(输出端和上拉节点)在触控期间被下拉到低电平，使得在触控期间防止栅极驱动输出干扰触控效果。此外，在触控期间保存该行输入信号，使得在触控阶段结束之后正常输出该行信号。
根据本公开的一方面，提出了一种移位寄存器单元，包括：输入子电路，配置成将输入信号输出至第一节点(PH)；上拉控制子电路，其第一端与第一节点(PH)连接，第二端与上拉节点(PU)连接，第三端与第一电源线(VDD)连接，并且被配置为在所述第一节点(PH)的控制下通过第一电源线(VDD)对上拉节点(PU)充电；输出子电路，其第一端与上拉节点(PU)连接，第二端与时钟信号线(CLK)连接，第三端与输出端连接，并且被配置为在上拉节点(PU)的控制下将时钟信号线(CLK)的时钟信号输出至输出端；第一触摸控制子电路，其第一端与触控保持信号线连接，第二端与上拉节点PU连接，第三端与输出端连接，第四端与第二电源线(VGL)连接，并且被配置为在触控保持信号线的控制下通过第二电源线(VGL)将上拉节点(PU)和输出端的电平下拉至第二电位。
在一个实施例中，该移位寄存器单元还包括：第二触摸控制子电路，其第一端与触控保持信号线连接，第二端与第一节点(PH)连接，并且被配置为：在触控保持信号的控制下将所述触控保持信号线的触控保持信号输出至第一节点(PH)。
在一个实施例中，该移位寄存器单元还包括：输入保持子电路，其第一端与第一节点(PH)连接，第二端与第二电源线(VGL)连接，并且被配置为保持所述第一节点(PH)的电平。
在一个实施例中，输入保持子电路还包括第三端，其第三端与输出端连接。
在一个实施例中，该移位寄存器单元还包括：下拉控制子电路，其第一端与上拉节点(PU)相连接，第二端与第二电源线(VGL)相连接，第三端与第三电源线(GCH)连接，并且被配置为控制下拉节点(PD)的电平；下拉子电路，其第一端与下拉节点(PD)连接，第二端与上拉节点(PU)连接，第三端与输出端连接，第四端与第二电源线(VGL)连接，并且被配置为在下拉节点(PD)的控制下通过第二电源线(VGL)将上拉节点(PU)和输出端的电平下拉至第二电位。
在一个实施例中，该移位寄存器单元还包括：复位子电路，其第一端连接复位信号线(Reset)，其第二端连接上拉节点(PU)，其第三端与第二电源线(VGL)连接，并且被配置为在复位信号线的控制下对上拉节点(PU)进行复位。
根据本公开的另一方面，提出了一种应用于该移位寄存器单元的驱动方法，包括：输入阶段，其中输入子电路将输入信号输出至第一节点(PH)；上拉控制子电路在所述第一节点(PH)的控制下通过第一电源线(VDD)对上拉节点(PU)充电；触控阶段，其中第一触摸控制子电路在触控保持信号线的控制下将上拉节点(PU)和输出端下拉至第二电位。
在一个实施例中，在触控阶段中，所述驱动方法还包括：第二触摸控制子电路在触控保持信号线的控制下保持所述第一节点(PH)的电位。
在一个实施例中，在触控阶段中，所述驱动方法还包括：在第一节点(PH)充电至第一电位状态时，输入保持子电路保持所述第一节点(PH)的电位不变。
在一个实施例中，所述驱动方法还包括：恢复阶段，其中上拉控制子电路在所述第一节点(PH)的控制下将第一电源信号输出至上拉节点，以及输出阶段，其中所述输出子电路在上拉节点(PU)的控制下将时钟信号输出至输出端。
在一个实施例中，所述驱动方法还包括：复位阶段，其中复位子电路在复位信号线的控制下将上拉节点(PU)下拉至第二电位。
根据本公开的另一方面，提出了一种应用如上所述的移位寄存器单元的栅极驱动电路，其包括级联的N级移位寄存器，其中，第i级的移位寄存器的输入端与第i-1级的移位寄存器的输出端连接，第i级的移位寄存器的输出端与第i-1级的移位寄存器的复位端连接，其中N为大于2的整数，1<i≤N；第1级的移位寄存器的输入端与帧输入信号控制线连接；第N级的移位寄存器的复位端与帧复位信号控制线连接。
利用本公开提供的移位寄存器单元、栅极驱动电路以及驱动方法，能够在触控阶段期间将移位寄存器单元的输出电容放电，保持输出电容的两端(输出端和上拉节点)在触控阶段期间均被下拉到低电平，使得在触控阶段期间防止移位寄存器单元和栅极驱动电路的栅极驱动信号干扰触控效果。此外，在触控阶段期间保存该行输入信号，使得在触控阶段结束之后该移位寄存器能够正常输出与所保持的输入信号所对应的栅极驱动信号。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员而言，在没有做出创造性劳动的前提下，还可以根据这些附图获得其他的附图。以下附图并未刻意按实际尺寸等比例缩放绘制，重点在于示出本公开的主旨。
图1是根据本公开的实施例的一种移位寄存器单元的示意性框图；
图2图示了根据本公开的实施例的一种移位寄存器单元的示例电路结构；
图3图示了本公开的实施例的一种移位寄存器单元的示意性框图；
图4图示了根据本公开的实施例的一种移位寄存器单元的示例电路结构；
图5A是根据本公开的实施例的应用于移位寄存器单元的驱动方法的流程图；
图5B是根据本公开的实施例的应用于移位寄存器单元的驱动方法的流程图；
图6图示了可用于本公开的实施例的图4所示的移位寄存器单元的有关信号时序；
图7图示了在输入阶段a1中本公开的实施例的图4所示的移位寄存器单元的等效电路图；
图8图示了在第二阶段b中本公开的实施例的图4所示的移位寄存器单元的等效电路图；
图9图示了在恢复阶段c中本公开的实施例的图4所示的移位寄存器单元的等效电路图；
图10图示了在输出阶段d中本公开的实施例的图4所示的移位寄存器单元的等效电路图；
图11图示了在复位阶段e中本公开的实施例的图4所示的移位寄存器单元的等效电路图；以及
图12是根据本公开的实施例的应用移位寄存器单元的栅极驱动电路。
具体实施方式
下面将结合附图对本公开实施例中的技术方案进行清楚、完整地描述，显而易见地，所描述的实施例仅仅是本公开的部分实施例，而不是全部的实施例。基于本公开实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，也属于本公开保护的范围。
本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
图1是根据本公开的实施例的一种移位寄存器单元的示意性框图。如图1所示，该移位寄存器单元100包括：输入子电路110，其配置成接收输入信号并将输入信号输出至第一节点PH；上拉控制子电路120，其第一端与第一节点PH连接，第二端与上拉节点PU连接，第三端与第一电源线VDD连接，并且被配置为在所述第一节点PH的控制下通过第一电源线VDD对上拉节点PU充电；输出子电路130，其第一端与上拉节点PU连接，第二端与时钟信号线CLK连接，第三端与输出端Output_N连接，并且被配置为在上拉节点PU的控制下将时钟信号线CLK的时钟信号输出至输出端Output_N；第一触摸控制子电路140，其第一端与触控保持信号线TP_SW连接，第二端与上拉节点PU连接，第三端与输出端Output_N连接，第四端与第二电源线VGL连接，并且被配置为在触控保持信号线TP_SW的控制下通过第二电源线VGL将上拉节点PU和输出端Output_N的电平下拉至第二电源线VGL的电位。
根据本公开的移位寄存器单元100，能够在触控期间保持输出端Output_N和上拉节点PU在触控期间被下拉到低电平，使得在触控期间防止栅极驱动输出干扰触控效果。
可以理解的是，触控保持信号线TP_SW输出的触控保持信号为脉冲信号，其有效电平时段与触控信号的有效电平时段一致。
图2图示了根据本公开的实施例的一种移位寄存器单元的示例电路结构。以下结合图1和图2对该移位寄存器单元的电路结构进行详细说明。
如图2所示，在一个实施例中，输入子电路110包括输入晶体管M13，其中输入晶体管M13的栅极与第一极相连接并连接至输入端；输出子电路130包括输出晶体管M3及输出电容C1，其中输出晶体管M3的栅极与输出电容C1的第一端相连并连接到上拉节点PU，输出晶体管M3的第二端与输出电容C1的第二端相连并连接到输出端Output_N，输出晶体管M3的第二端与时钟信号线CLK连接。
在一个实施例中，第一触摸控制子电路140包括第一触摸控制晶体管M4、第二触摸控制晶体管M12，其中第一触摸控制晶体管M4的栅极与触控保持信号线TP_SW连接，第一极与输出端Output_N连接，第二极与第二电源线VGL连接，第二触摸控制晶体管M12的栅极与触控保持信号线TP_SW连接，第一极与上拉节点PU连接，第二极与第二电源线VGL连接。
在一个实施例中，上拉控制子电路120包括上拉控制晶体管M1，其中上拉控制晶体管M1的栅极与第一节点PH连接，第一极与第一电源线VDD连接，第二极与上拉节点PU连接。
根据本公开的移位寄存器单元200，当触控保持信号线TP_SW输入触控保持信号时，通过触控保持信号控制第一触摸控制晶体管M4和第二触摸控制晶体管M12导通，可以将上拉节点PU和输出端Output_N下拉到第二电源线VGL输入的低电平。
图3图示了本公开的实施例的一种移位寄存器单元的示意性框图。图3中示出的输入子电路310、上拉控制子电路320、输出子电路330与第一触摸控制子电路340与图1中示出的输入子电路110、上拉控制子电路120、输出子电路130与第一触摸控制子电路140结构相同，在此不再赘述。
如图3所示，该移位寄存器单元300还可以包括：输入保持子电路380，其第一端与第一节点PH连接，第二端与第二电源线VGL连接，并且被配置为保持所述第一节点PH的电平。在一个实施例中，该输入保持子电路380还包括第三端，其第三端与输出端Output_N连接。
该移位寄存器单元300还可以包括：第二触摸控制子电路350，其第一端与触控保持信号线TP_SW连接，第二端与第一节点PH连接，并且被配置为在触控保持信号的控制下将所述触控保持信号线TP_SW的触控保持信号输出至第一节点PH，以在触控保持信号的控制下进一步维持第一节点PH的电位。
该移位寄存器单元300还可以包括：下拉控制子电路370，其第一端与上拉节点PU相连接，第二端与第二电源线VGL相连接，第三端与第三电源线GCH连接，并且被配置为控制下拉节点PD的电平；下拉子电路360，其第一端与下拉节点PD连接，第二端与上拉节点PU连接，第三端与输出端Output_N连接，第四端与第二电源线VGL连接，并且被配置为在下拉节点PD的控制下通过第二电源线VGL将上拉节点PU和输出端Output_N的电平下拉至第二电源线VGL的电位。
该移位寄存器单元300还可以包括：复位子电路390，其第一端连接复位信号线Reset，其第二端连接上拉节点PU，其第三端与第二电源线VGL连接，并且被配置为在复位信号线Reset的控制下对上拉节点PU进行复位。
根据本公开的移位寄存器单元300，不仅能够在触控期间利用下拉子电路及第一触摸控制子电路保持输出端Output_N和上拉节点PU在触控期间被下拉到低电平，使得在触控期间防止栅极驱动输出干扰触控效果；而且，还能够利用输入保持子电路在触控期间保存该移位寄存器单元的输入信号，使得在触控阶段结束之后该移位寄存器单元能够正常输出与所保持的输入信号所对应的栅极驱动信号。
图4图示了根据本公开的实施例的一种移位寄存器单元的示例电路结构。以下结合图3和图4对该移位寄存器单元的电路结构进行详细说明。其中输入子电路310、上拉控制子电路320、输出子电路330与第一触摸控制子电路340与图1中示出的输入子电路110、上拉控制子电路120、输出子电路130与第一触摸控制子电路140电路结构相同，在此不再赘述。
如图4所示，在一个实施例中，输入保持子电路380包括输入保持电容C2，其中输入保持电容C2的第一端与第一节点PH连接，第二端与第二电源线VGL连接。
在一个实施例中，所述输入保持子电路380还可以包括输入保持晶体管M14，其中输入保持晶体管M14的栅极与输出端Output_N连接，第一极与输入保持电容C2的第一端连接，第二极与输入保持电容C2的第二端连接。从而，在该移位寄存器单元400的输出端Output_N输出了栅线驱动信号之后，通过该输入保持晶体管M14将输入保持电容C2放电，以避免电荷累积对该移位寄存器单元400的后续操作产生不利影响。
在一个实施例中，第二触摸控制子电路350包括第三触摸控制晶体管M15、第四触摸控制晶体管M16，其中第三触摸控制晶体管M15的栅极与第一节点PH连接，第一极与触控保持信号线TP_SW连接，第二极与第四触摸控制晶体管M16的栅极连接，以及第四触摸控制晶体管M16的第一极与触控保持信号线TP_SW连接，第二极与第一节点PH连接。
在一个实施例中，下拉控制子电路370包括第一下拉控制晶体管M9、第二下拉控制晶体管M5、第三下拉控制晶体管M8、第四下拉控制晶体管M6，其中第一下拉控制晶体管M9的栅极与第一极相连并连接到第三电源线GCH，第二极连接到第二下拉控制晶体管M5的栅极，并连接到第三下拉控制晶体管M8的第一极；第二下拉控制晶体管M5的第一极与第三电源线GCH连接，第二极与下拉节点PD连接；第三下拉控制晶体管M8的栅极与上拉节点PU连接，第二极与第二电源线VGL连接；第四下拉控制晶体管M6的栅极与上拉节点PU连接，第一极与下拉节点PD连接，第二极与第二电源线VGL连接；下拉子电路360包括第一下拉晶体管M10和第二下拉晶体管M11，其中第一下拉晶体管M10的栅极与下拉节点PD连接，第一极与输出端Output_N连接，第二极与第二电源线VGL连接；第二下拉晶体管M11的栅极与下拉节点PD连接，第一极与上拉节点PU连接，第二极与第二电源线VGL连接。
在一个实施例中，复位子电路390包括复位晶体管M2，其中复位晶体管M2的栅极与复位信号线Reset连接，第一极与上拉节点PU连接，第二极与第二电源线VGL连接。
尽管在图2与图4中示出的所有晶体管均是N型晶体管，其控制极为N型晶体管的栅极，输入极为N型晶体管的漏极，输出极为N型晶体管的源极；然而，为实现本公开的原理，该移位寄存器单元中的一个或者多个晶体管采用P型晶体管也是可能的，只要相应地调整源极和漏极的位置以及相应的栅极接入的电平即可。例如，在本申请中的实施例中使用的所有晶体管均是N型晶体管，则第一电位是高电平，第二电位是低电平。如果将N型晶体管替换为P型晶体管，则第一电位是低电平，第二电位是高电平。具体细节不在此赘述，但也应该在本发明的保护范围内。
根据本公开的又一方面，还提供了一种应用于如图1-4任一所示的移位寄存器单元的驱动方法。
图5A是根据本公开的实施例的应用于移位寄存器单元的驱动方法的流程图。
如图5A所示，在步骤502，接收输入信号，通过输入子电路将输入信号传输至第一节点，使得输出子电路能够进行正常工作。
在步骤504，接收触控保持信号，在触控保持信号的控制下，通过第一触摸控制子电路将上拉节点和输出端的电位下拉至低电平，从而防止移位寄存器输出信号，使得不会对触控操作产生不利影响。
图5B是根据本公开的实施例的应用于移位寄存器单元的驱动方法的流程图。
如图5B所示，步骤502，接收输入信号，通过输入子电路将输入信号传输至第一节点，使得输出子电路能够进行正常工作。
步骤504，接收触控保持信号，在触控保持信号的控制下，通过第一触摸控制子电路将上拉节点和输出端的电位下拉至低电平，从而防止移位寄存器输出信号，使得不会对触控操作产生不利影响。并且，在该步骤504中还对输入信号进行保持。
在一个实施例中，在步骤504中可以通过第二触摸控制子电路对输入信号进行保持。在另一实施例中，在步骤504中可以通过输入保持子电路对输入信号进行保持。
然后，在步骤506，根据输入保持子电路所保持的输入信号，将上拉节点的电平上拉为高电平，使得输出子电路能够进行正常工作。
附加地，在一个实施例中，该驱动方法还可以包括步骤508。在步骤508中，接收复位信号，在复位信号的控制下通过复位子电路将上拉节点的电位下拉至低电平。
在根据本公开实施例的应用于移位寄存器单元的驱动方法中，可以利用第一触摸控制子电路在触控保持信号输入阶段将上拉节点PU和输出端Output_N的电位下拉至低电平，以保证在触控阶段没有栅极驱动输出。同时，在触控保持信号输入阶段，利用输入保持电路保存输入信号，保证在触控阶段结束后可以正常输出信号。
图6图示了可用于本公开的实施例的图4所示的移位寄存器单元的有关信号时序。下面，首先以图2所示的移位寄存器单元200作为第N级移位寄存器单元为例，参照图6所示的信号时序来说明其具体的工作原理，其中，该移位寄存器单元200的输入信号线Input接入输入信号；第一电源线VDD接入第一电源信号；第二电源线VGL接入低电平；第三电源线GCH接入高电平；时钟信号线CLK接入时钟信号；触控保持信号线TP_SW接入触控保持信号。输入信号线Input连接图2所示的移位寄存器单元的前一级移位寄存器单元的输出端OUT_N-1。
在输入阶段a中，向输入信号线Input输入高电平信号，向第一电源线VDD输入高电平，向触控保持信号线TP_SW输入低电平，向时钟信号线输入低电平。
在输入信号的控制下输入晶体管M13导通，并将输入信号输出至第一节点PH。在第一节点PH的控制下，上拉控制晶体管M1导通，从而将第一电源线VDD输入的信号经由上拉控制晶体管M1传输到上拉节点PU。
在触控阶段b中，向输入信号线Input输入低电平，向第一电源线VDD输入低电平，向触控保持信号线输入高电平，向时钟信号线输入低电平。
在触控保持信号的控制下，第一触摸控制晶体管M4和第二触摸控制晶体管M12导通，第一触摸控制晶体管M4、第二触摸控制晶体管M12被导通，并将上拉节点PU和输出端Output_N下拉到第二信号线VGL输入的低电平。
接下来，再以图4所示的移位寄存器单元400作为第N级移位寄存器单元为例，参照图6所示的信号时序来说明其具体的工作原理，其中，该移位寄存器单元400的输入信号线Input接入输入信号；第一电源线VDD接入第一电源信号；第二电源线VGL接入低电平；时钟信号线CLK接入时钟信号；触控保持信号线TP_SW接入触控保持信号；第三电源线GCH接入第三电源信号。输入信号线Input连接图2所示的移位寄存器单元的前一级移位寄存器单元的输出端OUT_N-1，复位端RESET连接图2所示的移位寄存器单元的后一级移位寄存器单元的输出端OUT_N+1，即，扫描方向为正向扫描。
在图6所示的a、b、c、d、e五个阶段中，该移位寄存器单元400进行如下操作：
如图6所示，在输入阶段a中，向输入信号线Input输入高电平，在a1阶段向第一电源线VDD输入高电平，在a2阶段向第一电源线VDD输入低电平，向触控保持信号线TP_SW输入低电平，向时钟信号线CLK输入低电平，向复位信号线Reset输入低电平。在输入阶段a中，本领域技术人员应当理解，第一级移位寄存器单元的输入信号可以是初始输入信号。
图7图示了在a1阶段中本公开的实施例的图4所示的移位寄存器单元的等效电路图。参考图6、图7所示，在a1阶段，在输入信号的高电平控制下，输入晶体管M13导通，将输入信号传输至第一节点PH，该输入信号经由第一节点PH传输至输入保持电容C2，并对输入保持电容C2进行充电，使得第一节点PH充电至高电平。
根据以上描述，在a1阶段，第一节点PH在输入信号Input的控制下充电至高电平。由于上拉控制晶体管M1的栅极与第一节点PH相连接，上拉控制晶体管M1在第一节点PH的高电平控制下导通，从而第一电源线VDD输出的高电平经由上拉控制晶体管M1传输到上拉节点PU。经由上拉节点PU，第一电源线VDD输出的高电平对输出电容C1充电，并将上拉节点PU上拉到高电平。在上拉节点PU的控制下，输出晶体管M3导通。由于时钟信号线CLK在a1阶段的输入为低电平，因此输出端Output_N为低电平。
在a1阶段，向复位信号线Reset输入低电平，因此复位晶体管M2断开。
在a1阶段，如上所述，上拉节点PU被上拉到高电平。因此，第四下拉控制晶体管M6在上拉节点PU的控制下导通。由于第二电源线VGL输入的是低电平，因此下拉节点PD被下拉到低电平。例如，通过设计第三下拉控制晶体管M8和第一下拉控制晶体管M9的沟道宽长比，使得在上拉节点PU为高电平控制第四下拉控制晶体管M6和第三下拉控制晶体管M8导通时第二下拉控制晶体管M5的栅极为低电平，因此第二下拉控制晶体管M5截止，从而通过第四下拉控制晶体管M6将下拉节点PD下拉至低电平。因此，在a1阶段，第一下拉晶体管M10、第二下拉晶体管M11在上拉节点PD的控制下断开，保证正常输出。
在第a1阶段中，由于向触控保持信号线TP_SW输入低电平，因此第一触摸控制晶体管M4、第二触摸控制晶体管M12在触控保持信号线TP_SW输入的低电平控制下断开。如上所述，此时第一节点PH被上拉到高电平，因此第三触摸控制晶体管M15在第一节点PH的控制下导通。触控保持信号经由第三触摸控制晶体管M15传输到第四触摸控制晶体管M16的栅极。在触控保持信号线TP_SW输入的触控保持信号为低电平的情况下，第四触摸控制晶体管M16断开，保证正常输入。
在a2阶段中，第一电源线VDD的输入信号变为低电平，向触控保持信号线TP_SW输入低电平，向时钟信号线CLK输入低电平，向复位信号线Reset输入低电平。
在a2阶段中，由于输入信号仍保持为高电平，因此第一节点PH保持高电平，并控制上拉控制晶体管M1保持导通。在上拉控制晶体管M1导通的情况下，第一电源线VDD输入的信号经由上拉控制晶体管M1传输至上拉节点PU。由于第一电源线VDD在a2阶段输入低电平，因此上拉节点PU在a2阶段被下拉至低电平。
另一方面，在下拉节点PU为低电平并控制第四下拉控制晶体管M6和第三下拉控制晶体管M8截止时，第一下拉控制晶体管M9和第二下拉控制晶体管M5在第三电源线GCH的控制下导通，从而将下拉节点PD上拉至高电平。在下拉节点PD的控制下，第一下拉晶体管M10及第二下拉晶体管M11被导通，并进一步将上拉节点PU保持为低电平。
应理解的是，在另一个实施例中，第一电源线VDD接入的第一电源信号可以与触控保持信号线TP_SW接入触控保持信号同时发生跳变，在此情况下，第一电源线VDD在输入阶段a中始终输入高电平。即，输入阶段a中可以省略a2阶段，仅包括a1阶段。在此情况下，通过设计上拉控制晶体管M1与第二触摸控制晶体管M12的沟道宽长比，使得第一电源线VDD与触控保持信号线TP_SW同时发生跳变时，即使存在信号延迟，也可以及时将上拉节点PU下拉到低电平。
如图6所示，在触控阶段b中，向输入信号线Input输入低电平，向第一电源线VDD输入低电平，向时钟信号线CLK输入低电平，向第二电源线VGL输入低电平，向复位信号线Reset输入低电平，向触控保持信号线TP_SW输入高电平。
图8图示了在触控阶段b中本公开的实施例的图4所示的移位寄存器单元的等效电路图。参考图6、图8所示，如上所述，由于第一节点PH在输入阶段a中保持高电平状态，因此当输入信号从高电平变为低电平，触控保持信号从低电平变为高电平时，第一节点PH仍处于高电平状态。因此第三触摸控制晶体管M15处于导通状态，由于此时第一电源线VDD为低电平，因此通过上拉控制晶体管M1将上拉节点PU的电位下拉到低电平。
另一方面，当触控保持信号从低电平变为高电平时，第一触摸控制晶体管M4、第二触摸控制晶体管M12被导通，并将上拉节点PU和输出端Output_N下拉到第二信号线VGL输入的低电平。由此，在触控时段，保证栅线驱动信号不会对触摸产生影响。
此外，当触控保持信号从低电平变为高电平时，触控保持信号经由导通的第三触摸控制晶体管M15传输至第四触摸控制晶体管M16的栅极，并控制第四触摸控制晶体管M16导通。在第四触摸控制晶体管M16导通的情况下，触控保持信号经由第四触摸控制晶体管M16传输至第一节点PH，并对输入保持电容C2进行充电。因此，在触控阶段b中，第一节点PH在输入的触控保持信号的控制下保持高电平的状态。
由于上拉节点PU被下拉到低电平，因此，在上拉节点PU的控制下，第三下拉控制晶体管M8、第四下拉控制晶体管M6截止。此时，下拉节点PD电位为高电平，在下拉节点PD的控制下，第一下拉晶体管M10、第二下拉晶体管M11导通，将上拉节点PU与输出端Output_N维持在低电平的状态。
在触控阶段b中，由于输出端Output_N维持为低电平，所以输入保持晶体管M14一直截止，使得输入保持电容C2上面电压保持，保持第一节点PH为高电平。
应理解的是，在另一个实施例中，第一电源线VDD接入的第一电源信号可以始终为高电平信号。在此情况下，通过设计上拉控制晶体管M1和第二触摸控制晶体管M12的沟道宽长比，使得当触控保持信号TP_SW控制第二触摸控制晶体管M12导通时将上拉节点PU拉低到低电平。
如图6所示，在恢复阶段c中，向输入信号线Input输入低电平，向第一电源线VDD输入高电平，向时钟信号线CLK输入低电平，向第二电源线VGL输入低电平，向复位信号线Reset输入低电平，向触控保持信号线TP_SW输入低电平。
图9图示了在恢复阶段c中本公开的实施例的图4所示的移位寄存器单元的等效电路图。参考图6、图9所示，由于输入保持电容C2的保持作用，上拉控制晶体管M1、第三触摸控制晶体管M15晶体管导通。由于触控保持信号TP_SW为低电平，第四触摸控制晶体管M16截止。
在该恢复阶段，由于第一电源线VDD恢复至高电平，上拉控制晶体管M1将第一电源线VDD的高电平信号传输至上拉节点PU，并经由上拉节点PU对输出电容C1充电。
如上所述，输出电容C1充电后，上拉节点PU被上拉为高电平。在上拉节点PU的控制下，第三下拉控制晶体管M8、第四下拉控制晶体管M6导通，将下拉节点PD下拉为第二电源线VGL输入的低电平。在下拉节点PD的控制下，第一下拉晶体管M10、第二下拉晶体管M11截止，从而保证该移位寄存器单元的输出端正常地输出时钟信号线CLK的信号。
在恢复阶段c中，由于触控保持信号线TP_SW输入的触控保持信号为低电平，因此第一触摸控制晶体管M4、第二触摸控制晶体管M12截止，同样保证该移位寄存器单元的输出端正常输出。
如上所述，在恢复阶段c中，由于保持电容C2保持了输入信号并且第一电源线VDD恢复至高电平，上拉节点PU被重新上拉为高电平，从而将该移位寄存器单元的操作状态恢复至VDD跳变为低且出现触摸控制信号时的状态。
此外，输出晶体管M3在上拉节点PU的控制下导通，由于时钟信号线CLK输入的时钟信号为低电平，所以输出端Output_N保持低电平。
如图6所示，在输出阶段d中，向输入信号线Input输入低电平，向第一电源线VDD输入高电平，向时钟信号线CLK输入高电平，向第二电源线VGL输入低电平，向复位信号线Reset输入低电平，向触控保持信号线TP_SW输入低电平。
图10图示了在输出阶段d中本公开的实施例的图4所示的移位寄存器单元的等效电路图。参考图6、图10所示，如上所述，在恢复阶段c中，通过第一电源线VDD输出的高电平将上拉节点PU保持在高电平电位，因此M3在上拉节点PU的控制下保持导通。
在输出阶段d中，由于时钟信号线CLK输入高电平，因此经由输出晶体管M3将时钟信号线CLK输入的高电平传输至输出端Output_N，并作为输出信号输出。同时，由于输出电容C1的自举作用，上拉节点PU的电位被进一步拉升。
此外，由于输出端Output_N被上拉到高电平，输入保持晶体管M14导通，输入保持电容C2放电。第一节点PH被下拉到低电平，使得上拉控制晶体管M1截止。
如图6所示，在复位阶段e中，向输入信号线Input输入低电平，向第一电源线VDD输入高电平，向时钟信号线CLK输入低电平，向第二电源线VGL输入低电平，向复位信号线Reset输入高电平，向触控保持信号线TP_SW输入低电平。
图11图示了在复位阶段e中本公开的实施例的图4所示的移位寄存器单元的等效电路图。参考图5、图11所示，在复位阶段e中，如上所述，在输出阶段d中第一节点PH已恢复至低电平，上拉控制晶体管M1断开，因此第一电源线VDD输出的高电平无法传输至PU点。
由于向复位信号线Reset输入高电平，控制复位晶体管M2导通，因此上拉节点PU的电平被下拉到第二电源线VGL输入的低电平。
根据本公开的移位寄存器单元，在触控保持信号输入期间，在触控保持信号的控制下通过第一触摸控制晶体管M4、第二触摸控制晶体管M12可以将输出端Output_N和上拉节点PU保持为低电平，防止输出端Output_N输出信号，避免了移位寄存器单元的栅线驱动信号对触摸电路的不利影响，并且避免了可能由于输出电容C1的漏电问题而造成的异常栅线驱动信号。此外，通过第一下拉晶体管M10、第二下拉晶体管M11可以进一步保持输出端Output_N和上拉节点PU为低电平。进一步的，通过输入保持电容C2存储在触摸阶段输入的触控保持信号，使得在触摸阶段结束以后本级移位寄存器可以正常输出该级的驱动信号。
根据本公开的另一方面，还提供了一种栅极驱动电路。如图12所示，该栅极驱动电路包括多级级联的移位寄存器单元，其中任意一级或多级的移位寄存器单元可以采用如图1-4之一所示的移位寄存器单元的结构。例如，该栅极驱动电路中多级级联的所有移位寄存器单元均采用如上所述的移位寄存器单元的结构。
图12是根据本公开的实施例的应用移位寄存器单元的栅极驱动电路。如图12所示，其中，第一级移位寄存器单元的输出端OUTPUT连接到第二级移位寄存器单元的输入信号线Input，最后一级移位寄存器单元的输出端OUTPUT连接到倒数第二级移位寄存器单元的复位端RESET，除了第一级移位寄存器单元之外，每一级移位寄存器单元的输出端OUTPUT还连接到上一级移位寄存器单元的复位端RESET，除了最后一级移位寄存器单元之外，每一级移位寄存器单元的输出端OUTPUT还连接到下一级移位寄存器单元的输入信号线Input，即，对于第N级移位寄存器单元，其输入信号线Input连接到第N-1级移位寄存器单元的输出端OUTPUT，复位端RESET连接到第N+1级移位寄存器单元的输出端OUTPUT。第N级移位寄存器单元的时钟信号线CLK连接到第一时钟信号线CKL1，第N+1级移位寄存器单元的时钟信号线CLK连接到第二时钟信号线CKL2，其中第一时钟信号CKL1与第二时钟信号CKL2相位相差180度且电平相反。此外，可以理解的是，上述N级级联的移位寄存器单元可以连接到同一根触控保持信号线TP_SW，也可以连接到不同的触控保持信号线TP_SW。
本公开的实施例还包括应用上述栅极驱动电路的显示基板、显示面板和显示装置。其中，触控保持信号线TP_SW输出的触控保持信号为脉冲信号，其有效电平时段与显示基板或显示面板或显示装置中所传输的触控信号的有效电平时段一致。
在如上所述的包括N级级联的移位寄存器单元的栅极驱动电路中，其中任意一级或多级移位寄存器单元可以采用根据本公开的如前所述的任一实施例的移位寄存器单元。此外，在栅极驱动电路的触摸阶段，所述一级或多级移位寄存器可以接收触控保持信号并执行本发明图5所示的各阶段操作。其余级移位寄存器可以保持其正常操作。
在触摸阶段，当根据本公开的实施例的栅极驱动电路中的移位寄存器接收触控保持信号时，通过第一触摸控制子电路和/或下拉子电路将输出端电位下拉为低电位，从而避免在触摸阶段输出栅极驱动输出，进一步地，通过输入保持子电路保持了输入信号，从而在触摸时段之后恢复移位寄存器单元的正常操作。
除非另有定义，这里使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员共同理解的相同含义。还应当理解，诸如在通常字典里定义的那些术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。
上面是对本发明的说明，而不应被认为是对其的限制。尽管描述了本发明的若干示例性实施例，但本领域技术人员将容易地理解，在不背离本发明的新颖教学和优点的前提下可以对示例性实施例进行许多修改。因此，所有这些修改都意图包含在权利要求书所限定的本发明范围内。应当理解，上面是对本发明的说明，而不应被认为是限于所公开的特定实施例，并且对所公开的实施例以及其他实施例的修改意图包含在所附权利要求书的范围内。本发明由权利要求书及其等效物限定。

Claims (17)

1.一种移位寄存器，包括：
输入子电路，配置成将输入信号输出至第一节点(PH)；
上拉控制子电路，其第一端与所述第一节点(PH)连接，第二端与上拉节点(PU)连接，第三端与第一电源线(VDD)连接，并且被配置为在所述第一节点(PH)的控制下通过所述第一电源线(VDD)对所述上拉节点(PU)充电；
输出子电路，其第一端与所述上拉节点(PU)连接，第二端与时钟信号线(CLK)连接，第三端与输出端连接，并且被配置为在所述上拉节点(PU)的控制下将所述时钟信号线(CLK)的时钟信号输出至所述输出端；
第一触摸控制子电路，其第一端与触控保持信号线连接，第二端与所述上拉节点(PU)连接，第三端与所述输出端连接，第四端与第二电源线(VGL)连接，并且被配置为在所述触控保持信号线的控制下通过所述第二电源线(VGL)将所述上拉节点(PU)和所述输出端的电平下拉至第二电位；
输入保持子电路，其第一端与所述第一节点(PH)连接，第二端与所述第二电源线(VGL)连接，并且被配置为保持所述第一节点(PH)的电平；
其中，所述输入保持子电路还包括第三端，所述第三端与所述输出端连接。
2.如权利要求1所述的移位寄存器，还包括：
第二触摸控制子电路，其第一端与所述触控保持信号线连接，第二端与所述第一节点(PH)连接，并且被配置为：在所述触控保持信号线的触控保持信号的控制下将所述触控保持信号线的触控保持信号输出至所述第一节点(PH)。
3.如权利要求1所述的移位寄存器，还包括：
下拉控制子电路，其第一端与所述上拉节点(PU)相连接，第二端与所述第二电源线(VGL)相连接，第三端与第三电源线(GCH)连接，并且被配置为控制下拉节点(PD)的电平；
下拉子电路，其第一端与所述下拉节点(PD)连接，第二端与所述上拉节点(PU)连接，第三端与所述输出端连接，第四端与所述第二电源线(VGL)连接，并且被配置为在所述下拉节点(PD)的控制下通过所述第二电源线(VGL)将所述上拉节点(PU)和所述输出端的电平下拉至所述第二电位。
4.如权利要求1所述的移位寄存器，还包括：
复位子电路，其第一端连接复位信号线(Reset)，其第二端连接所述上拉节点(PU)，其第三端与所述第二电源线(VGL)连接，并且被配置为在所述复位信号线的控制下对所述上拉节点(PU)进行复位。
5.如权利要求1所述的移位寄存器，其中，
所述第一触摸控制子电路包括第一触摸控制晶体管(M4)、第二触摸控制晶体管(M12)，其中
所述第一触摸控制晶体管的栅极与所述触控保持信号线连接，第一极与所述输出端连接，第二极与所述第二电源线(VGL)连接，以及
所述第二触摸控制晶体管的栅极与所述触控保持信号线连接，第一极与所述上拉节点(PU)连接，第二极与所述第二电源线(VGL)连接。
6.如权利要求1所述的移位寄存器，其中，
所述输入保持子电路包括输入保持电容(C2)和输入保持晶体管(M14)，其中
所述输入保持电容(C2)的第一端与所述第一节点(PH)连接，第二端与所述第二电源线(VGL)连接；
所述输入保持晶体管(M14)的栅极与所述输出端连接，第一极与所述输入保持电容(C2)的第一端连接，第二极与所述输入保持电容(C2)的第二端连接。
7.如权利要求2所述的移位寄存器，其中，
所述第二触摸控制子电路包括第三触摸控制晶体管(M15)、第四触摸控制晶体管(M16)，其中
所述第三触摸控制晶体管(M15)的栅极与所述第一节点(PH)连接，第一极与所述触控保持信号线连接，第二极与所述第四触摸控制晶体管(M16)的栅极连接，以及
所述第四触摸控制晶体管(M16)的第一极与所述触控保持信号线连接，第二极与所述第一节点(PH)连接。
8.如权利要求1所述的移位寄存器，其中，
所述上拉控制子电路包括上拉控制晶体管(M1)，其中
所述上拉控制晶体管(M1)的栅极与所述第一节点(PH)连接，第一极与所述第一电源线(VDD)连接，第二极与所述上拉节点(PU)连接。
9.如权利要求1所述的移位寄存器，其中，
所述输入子电路包括输入晶体管(M13)，其中
所述输入晶体管(M13)的栅极与第一极相连接并连接至输入端；
所述输出子电路包括输出晶体管(M3)及输出电容(C1)，其中
所述输出晶体管(M3)的栅极与所述输出电容的第一端相连并连接到所述上拉节点(PU)，所述输出晶体管(M3)的第二端与所述输出电容的第二端相连并连接到所述输出端，所述输出晶体管(M3)的第二端与所述时钟信号线(CLK)连接。
10.如权利要求3所述的移位寄存器，其中，
所述下拉控制子电路包括第一下拉控制晶体管(M9)、第二下拉控制晶体管(M5)、第三下拉控制晶体管(M8)、第四下拉控制晶体管(M6)，其中
所述第一下拉控制晶体管(M9)的栅极与第一极相连并连接到所述第三电源线(GCH)，第二极连接到所述第二下拉控制晶体管(M5)的栅极，并连接到所述第三下拉控制晶体管(M8)的第一极；
所述第二下拉控制晶体管(M5)的第一极与所述第三电源线(GCH)连接，第二极与所述下拉节点(PD)连接；
所述第三下拉控制晶体管(M8)的栅极与所述上拉节点(PU)连接，第二极与所述第二电源线(VGL)连接；
所述第四下拉控制晶体管(M6)的栅极与所述上拉节点(PU)连接，第一极与所述下拉节点(PD)连接，第二极与所述第二电源线(VGL)连接；
所述下拉子电路包括第一下拉晶体管(M10)和第二下拉晶体管(M11)，其中
所述第一下拉晶体管(M10)的栅极与所述下拉节点(PD)连接，第一极与所述输出端连接，第二极与所述第二电源线(VGL)连接；
所述第二下拉晶体管(M11)的栅极与所述下拉节点(PD)连接，第一极与所述上拉节点(PU)连接，第二极与所述第二电源线(VGL)连接。
11.如权利要求4所述的移位寄存器，其中，
所述复位子电路包括复位晶体管(M2)，其中
所述复位晶体管(M2)的栅极与所述复位信号线连接，第一极与所述上拉节点(PU)连接，第二极与所述第二电源线(VGL)连接。
12.一种栅极驱动电路，包括级联的N级移位寄存器，所述移位寄存器为权利要求1-11任一项所述的移位寄存器，其中，
第i级的移位寄存器的输入端与第i-1级的移位寄存器的输出端连接，第i级的移位寄存器的输出端与第i-1级的移位寄存器的复位端连接，其中N为大于2的整数，1<i≤N；
第1级的移位寄存器的输入端与帧输入信号控制线连接；
第N级的移位寄存器的复位端与帧复位信号控制线连接。
13.一种如权利要求1所述的移位寄存器的驱动方法，其中包括：
输入阶段，其中
输入子电路将输入信号输出至第一节点(PH)；
上拉控制子电路在所述第一节点(PH)的控制下通过第一电源线(VDD)对上拉节点(PU)充电；
触控阶段，其中
第一触摸控制子电路在触控保持信号线的控制下将所述上拉节点(PU)和输出端下拉至第二电位。
14.如权利要求13所述的驱动方法，其中所述移位寄存器还包括：
输入保持子电路，其第一端与所述第一节点(PH)连接，第二端与第二电源线(VGL)连接；
并且在触控阶段中，所述驱动方法还包括：
在所述第一节点(PH)充电至第一电位状态时，所述输入保持子电路保持所述第一节点(PH)的电位不变。
15.如权利要求13所述的驱动方法，其中所述移位寄存器还包括：
第二触摸控制子电路，其第一端与所述触控保持信号线连接，第二端与所述第一节点(PH)连接；
并且在触控阶段中，所述驱动方法还包括：
所述第二触摸控制子电路在所述触控保持信号线的控制下保持所述第一节点(PH)的电位。
16.如权利要求13-15任一所述的驱动方法，还包括：
恢复阶段，其中
所述上拉控制子电路在所述第一节点(PH)的控制下将第一电源信号输出至所述上拉节点(PU)；以及
输出阶段，其中
所述输出子电路在所述上拉节点(PU)的控制下将时钟信号输出至所述输出端。
17.如权利要求16所述的驱动方法，其中，所述移位寄存器还包括：
复位子电路，其第一端连接复位信号线(Reset)，其第二端连接所述上拉节点(PU)，其第三端与所述第二电源线(VGL)连接；
并且所述驱动方法还包括：
复位阶段，其中
复位子电路在所述复位信号线的控制下将所述上拉节点(PU)下拉至所述第二电位。
CN201710751117.7A 2017-08-28 2017-08-28 移位寄存器单元、栅极驱动电路以及驱动方法 Active CN109427275B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201710751117.7A CN109427275B (zh) 2017-08-28 2017-08-28 移位寄存器单元、栅极驱动电路以及驱动方法
EP18807545.1A EP3678117A4 (en) 2017-08-28 2018-04-17 SLIDING REGISTER UNIT, GATE DRIVER CIRCUIT AND CONTROL METHOD
US16/307,851 US11249595B2 (en) 2017-08-28 2018-04-17 Shift register unit, gate driving circuit and driving method
PCT/CN2018/083423 WO2019041827A1 (zh) 2017-08-28 2018-04-17 移位寄存器单元、栅极驱动电路以及驱动方法
JP2018563808A JP7208017B2 (ja) 2017-08-28 2018-04-17 シフトレジスタユニット、ゲート駆動回路及び駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710751117.7A CN109427275B (zh) 2017-08-28 2017-08-28 移位寄存器单元、栅极驱动电路以及驱动方法

Publications (2)

Publication Number Publication Date
CN109427275A CN109427275A (zh) 2019-03-05
CN109427275B true CN109427275B (zh) 2020-11-20

Family

ID=65501789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710751117.7A Active CN109427275B (zh) 2017-08-28 2017-08-28 移位寄存器单元、栅极驱动电路以及驱动方法

Country Status (5)

Country Link
US (1) US11249595B2 (zh)
EP (1) EP3678117A4 (zh)
JP (1) JP7208017B2 (zh)
CN (1) CN109427275B (zh)
WO (1) WO2019041827A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994143B (zh) * 2018-01-02 2021-03-02 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106128347A (zh) * 2016-07-13 2016-11-16 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN106910453A (zh) * 2017-05-09 2017-06-30 京东方科技集团股份有限公司 移位寄存器、其驱动方法、栅极集成驱动电路及显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI286883B (en) * 2005-05-19 2007-09-11 Rdc Semiconductor Co Ltd Tristate operating mode setting device
US9557840B2 (en) 2014-02-04 2017-01-31 Apple Inc. Displays with intra-frame pause
CN104299595B (zh) * 2014-11-06 2016-08-24 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器和显示装置
CN104575438B (zh) 2015-02-15 2017-05-03 合肥京东方光电科技有限公司 一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN104821159B (zh) 2015-05-07 2017-04-12 京东方科技集团股份有限公司 一种栅极驱动电路、显示面板及触控显示装置
TWI576801B (zh) * 2015-06-25 2017-04-01 群創光電股份有限公司 影像顯示系統與閘極驅動電路
CN105047168B (zh) * 2015-09-01 2018-01-09 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及显示装置
CN105427830A (zh) * 2016-01-12 2016-03-23 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN105679262B (zh) * 2016-01-12 2017-08-29 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN105741742B (zh) * 2016-05-09 2019-05-14 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及其驱动方法
CN106023945B (zh) * 2016-08-03 2019-01-18 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、显示装置
CN106531052A (zh) * 2017-01-03 2017-03-22 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN106531120B (zh) * 2017-01-19 2019-04-23 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN206388486U (zh) 2017-01-22 2017-08-08 京东方科技集团股份有限公司 移位寄存器电路、goa电路和显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106128347A (zh) * 2016-07-13 2016-11-16 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN106910453A (zh) * 2017-05-09 2017-06-30 京东方科技集团股份有限公司 移位寄存器、其驱动方法、栅极集成驱动电路及显示装置

Also Published As

Publication number Publication date
WO2019041827A1 (zh) 2019-03-07
CN109427275A (zh) 2019-03-05
EP3678117A4 (en) 2021-03-17
US11249595B2 (en) 2022-02-15
US20210225252A1 (en) 2021-07-22
EP3678117A1 (en) 2020-07-08
JP2020532035A (ja) 2020-11-05
JP7208017B2 (ja) 2023-01-18

Similar Documents

Publication Publication Date Title
US10803823B2 (en) Shift register unit, gate driving circuit, and driving method
CN107657983B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
US10095058B2 (en) Shift register and driving method thereof, gate driving device
US10283030B2 (en) Shift register, gate driver, display panel and driving method
US10540923B2 (en) Shift register, method for driving same, gate driving circuit
CN109192238B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN107833552B (zh) 栅极驱动单元、栅极驱动电路及其驱动方法、显示装置
US20200013473A1 (en) Shift register, method for driving the same, gate integrated driver circuit, and display device
US11769455B2 (en) Shift register unit set, gate driving circuit and display apparatus
CN105405387B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN107909959B (zh) 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
US12087198B2 (en) Shift register, gate driving circuit, display apparatus and driving method
CN110648621B (zh) 移位寄存器及其驱动方法、栅极驱动电路及显示装置
CN107967889B (zh) 移位寄存器单元、栅极驱动电路以及控制方法
CN110111720A (zh) 移位寄存器、栅极驱动电路、显示面板及显示装置
CN107591139B (zh) 扫描触发单元、栅极驱动电路及其驱动方法和显示装置
CN110189681B (zh) 移位寄存器单元及驱动方法、栅极驱动电路及显示装置
US20210174717A1 (en) Gate driving circuit, driving method thereof, gate driver, display panel and display apparatus
CN109427275B (zh) 移位寄存器单元、栅极驱动电路以及驱动方法
CN110459189B (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN110136669B (zh) 移位寄存器单元及其驱动方法和栅极驱动电路
CN111210752A (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN108564927B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN112534494A (zh) 移位寄存器单元、其驱动方法及装置
CN112639953A (zh) Goa电路、阵列基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant