CN109417047A - 半导体后工序用卡盘板、具有所述卡盘板的卡盘结构物及具有卡盘结构物的芯片分离装置 - Google Patents

半导体后工序用卡盘板、具有所述卡盘板的卡盘结构物及具有卡盘结构物的芯片分离装置 Download PDF

Info

Publication number
CN109417047A
CN109417047A CN201780042981.8A CN201780042981A CN109417047A CN 109417047 A CN109417047 A CN 109417047A CN 201780042981 A CN201780042981 A CN 201780042981A CN 109417047 A CN109417047 A CN 109417047A
Authority
CN
China
Prior art keywords
heating dish
chip
chuck
vacuum
chuck plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780042981.8A
Other languages
English (en)
Inventor
全泳坤
南成龙
金敏基
郑仁荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meike Ceramic Technology Co ltd
Original Assignee
Mico Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mico Co Ltd filed Critical Mico Co Ltd
Publication of CN109417047A publication Critical patent/CN109417047A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)

Abstract

半导体后工序用卡盘结构物可以包括：加热盘，其内置借助于从外部接入的电源而产生热的发热体，为了提供真空力而具有延长至上部面的第一真空管线；及卡盘板，其放于所述加热盘上，在上面支撑切割成多个芯片并附着于胶带的晶片，将所述加热盘产生的热传递给所述晶片，以便所述芯片从所述胶带分离，为了以所述真空力吸附所述胶带而具有与所述第一真空管线连接的第二真空管线。因此，可以将所述芯片无损伤地从所述胶带分离。

Description

半导体后工序用卡盘板、具有所述卡盘板的卡盘结构物及具 有卡盘结构物的芯片分离装置
技术领域
本发明涉及半导体后工序用卡盘板、具有所述卡盘板的卡盘结构物及具有卡盘结构物的芯片分离装置，更详细而言，涉及一种用于将切割成多个芯片的芯片以附着于胶带的状态进行支撑的半导体后工序用卡盘板、具有所述卡盘板的卡盘结构物及具有卡盘结构物的芯片分离装置。
背景技术
一般而言，半导体制造工序分为前工序和后工序。
所述半导体前工序作为加工晶片而形成半导体电路的过程，可以包括沉积工序、光刻胶涂覆工序、暴光工序、显影工序、蚀刻工序、清洗工序、检查工序等。
所述半导体后工序作为对通过所述前工序形成了半导体电路的晶片进行切割而将各个芯片制成一个独立的半导体元件的过程，由切割工序、封装工序、装配工序、清洗工序、检查工序等过程构成。
在所述半导体后工序中，为了执行所述封装工序，卡盘将被个别化成多个芯片的晶片以附着于胶带的状态进行支撑，在这种状态下移送所述芯片。此时，利用在所述卡盘下部配备的顶出针对所述胶带的后面加压，将所述芯片从所述胶带分离。
但是，随着所述芯片的小型化、薄板化，所述芯片会因所述顶出针加压的力而受损。
发明内容
技术问题
本发明提供能够将芯片从胶带无损伤地分离的半导体后工序用卡盘板。
本发明提供具有所述半导体后工序用卡盘板的卡盘结构物。
本发明提供所述具有卡盘结构物的芯片分离装置。
技术方案
本发明的半导体后工序用卡盘板放于加热盘上，在上部面支撑切割成多个芯片并附着于胶带的晶片，将所述加热盘产生的热传递给所述晶片，以便所述芯片从所述胶带分离，为了以真空力吸附所述胶带，可以具有上下贯通的多个真空孔。
根据本发明的一个实施例，所述卡盘板可以在下部面具有与所述真空孔连接的真空槽。
根据本发明的一个实施例，所述卡盘板的下部面可以具有10μm以下的平坦度。
本发明的卡盘结构物可以包括：加热盘，其内置借助于从外部接入的电源而产生热的发热体，为了提供真空力而具有延长至上部面的第一真空管线；及卡盘板，其放于所述加热盘上，在上面支撑切割成多个芯片并附着于胶带的晶片，将所述加热盘产生的热传递给所述晶片，以便所述芯片从所述胶带分离，为了以所述真空力吸附所述胶带而具有与所述第一真空管线连接的第二真空管线。
根据本发明的一个实施例，所述第二真空管线可以包括：真空槽，其以与所述第一真空管线连接的方式配备于所述卡盘板的下部面，被所述卡盘板的下部面和所述加热盘的上部面限定而形成空间；及多个真空孔，其贯通所述卡盘板，从形成有所述真空槽的下部面延长至所述卡盘板的上部面。
根据本发明的一个实施例，所述第一真空管线可以包括：真空槽，其以与所述第二真空管线连接的方式配备于所述加热盘的上部面，被所述卡盘板的下部面和所述加热盘的上部面限定而形成空间；及多个真空孔，其贯通所述加热盘而延长至形成有所述真空槽的上部面。
根据本发明的一个实施例，在所述加热盘的上部面和所述卡盘板的下部面中任意一面可以具备对准销，在剩余一面具备用于容纳所述对准销并对所述加热盘和所述卡盘板进行对准的容纳槽。
根据本发明的一个实施例，为了均匀传递所述加热盘产生的热，使所述卡盘板的温度分布均匀，所述加热盘和所述卡盘板可以由氮化铝材质构成。
根据本发明的一个实施例，所述卡盘结构物可以还包括：引导环，其挂接于沿着所述加热盘的上面边缘形成的槽，引导所述加热盘的外周；及夹具，其以覆盖所述卡盘板的上部面边缘的状态固定于所述引导环，使所述卡盘板贴紧所述加热盘进行固定。
根据本发明的一个实施例，所述夹具可以放置于沿着所述卡盘板的上面边缘形成的槽，以便所述夹具的上面与所述卡盘板的上面位于相同的高度。
根据本发明的一个实施例，为了防止通过所述加热盘及所述卡盘板侧面的热损失，所述引导环及所述夹具可以以氧化铝材质构成。
根据本发明的一个实施例，为了防止所述真空力通过所述加热盘与所述卡盘板之间而泄漏，所述加热盘的上部面和所述卡盘板的下部面的平坦度可以分别为10μm以下。
本发明的芯片分离装置可以包括：半导体后工序用卡盘结构物，其包括加热盘及卡盘板，所述加热盘内置借助于从外部接入的电源而产生热的发热体，为了提供真空力而具有延长至上部面的第一真空管线，所述卡盘板放于加热盘上，在上面将被个别化成多个芯片的晶片以附着于胶带的状态支撑，将所述加热盘产生的热传递给所述晶片，以便所述芯片从所述胶带分离，为了以真空力吸附所述胶带而具有与所述第一真空管线连接的第二真空管线；及拾取器，其配备于所述卡盘结构物上，依次拾取从所述胶带分离的芯片，为了后送工序而进行移送。
根据本发明的一个实施例，所述拾取器可以还包括用于加热所述已分离的芯片的加热器。
根据本发明的一个实施例，为了所述芯片的分离，在所述拾取器处于待机中的状态下，所述加热盘可以产生所述热，使所述芯片从所述胶带分离。
有益效果
本发明的卡盘板可以通过用于吸附晶片的真空力而与加热盘贴紧。因此，所述卡盘板无需另外的连结构件便能够固定于所述加热盘。
本发明的卡盘结构物可以通过用于吸附晶片的真空力而使加热盘与卡盘板彼此贴紧。因此，不需要用于连结所述加热盘与所述卡盘板的另外的连结构件。
另外，只解除所述真空力，便可分离所述加热盘和所述卡盘板并进行更换。因此，可以迅速地执行对卡盘结构物的维护。
而且，所述卡盘结构物将所述加热盘中发生的热通过卡盘板传递给晶片。在所述晶片中，由于胶带的粘合剂的粘合力因热而弱化，因此，借助于所述卡盘板传递的热，所述芯片可以从所述胶带分离。因此，可以无损伤地分离所述芯片。
本发明的芯片分离装置可以利用所述卡盘结构物，无损伤地分离、移送芯片。
附图说明
图1是用于说明本发明一个实施例的半导体后工序用卡盘结构物的剖面图。
图2是图1所示的卡盘结构物的俯视图。
图3是用于说明图1所示的卡盘板的仰视图。
图4是用于说明图1所示的卡盘板另一示例的仰视图。
图5是放大图1所示的A部分的放大剖面图。
图6是用于说明本发明一个实施例的芯片分离装置的概略剖面图。
最优实施方式
根据本发明的半导体后工序用卡盘板，放于加热盘上，在上部面支撑切割成多个芯片并附着于胶带的晶片，将所述加热盘产生的热传递给所述晶片，以便所述芯片从所述胶带分离，为了以真空力吸附所述胶带，具有上下贯通的多个真空孔。
具体实施方式
下面参照附图，对本发明实施例的半导体后工序用卡盘板、具有所述卡盘板的卡盘结构物及具有卡盘结构物的芯片分离装置进行详细说明。本发明可以施加多样的变更，可以具有多种形态，在附图中示例性图示特定实施例并在正文中详细说明。但是，这并非要针对特定公开形态来限定本发明，而应理解为包括本发明的思想及技术范围内包含的所有变更、等同物及替代物。在说明各图的同时，针对类似的构成要素使用了类似的附图标记。在附图中，为了有助于本发明的明确性，结构物的尺寸比实际放大图示。
第一、第二等术语可以用于说明多样构成要素，但所述构成要素不得由所述术语所限定。所述术语只用于将一个构成要素区别于其他构成要素的目的。例如，在不超出本发明的权利范围的同时，第一构成要素可以命名为第二构成要素，类似地，第二构成要素也可以命名为第一构成要素。
本申请中使用的术语只是为了说明特定的实施例而使用的，并非要限定本发明之意。只要在文理上未明白地表示不同，单数的表达包括复数的表达。在本申请中，“包括”或“具有”等术语是要指定在说明书中记载的特征、数字、步骤、动作、构成要素、部件或他们的组合的存在，应理解为不预先排除一个或其以上其他特征或数字、步骤、动作、构成要素、部件或他们的组合的存在或附加可能性。
只要未不同地定义，包含技术性或科学性术语在内，在此使用的所有术语具有与本发明所属技术领域普通技术人员一般理解的内容相同的意义。与一般使用的词典定义的内容相同的术语，应理解为具有与相关技术的文理上所具有的意义一致的意义，且在本申请中没有明确地定义的情况下，不得解释为理想性地过于形式性的意义。
图1是用于说明本发明一个实施例的半导体后工序用卡盘结构物的剖面图，图2是图1所示的卡盘结构物的俯视图。图3是用于说明图1所示的卡盘板的仰视图，图4是用于说明图1所示的卡盘板另一示例的仰视图。图5是放大图1所示的A部分的放大剖面图。
如果参照图1至图5，卡盘结构物100支撑切割成多个芯片12并附着于胶带14的晶片10。卡盘结构物100用于半导体后工序，不同于半导体前工序的在真空状态及惰性气体氛围下使用陶瓷加热器，卡盘结构物100可以在大气状态及氧化性气体氛围下使用。
卡盘结构物100包括加热盘110、卡盘板120、引导环130、夹具140、电源电缆150、温度传感器160及轴170。
加热盘110具有大致圆盘形态，内置借助于从外部接入的电源而发热的发热体112。
发热体112可以配备得在加热盘110的内侧面构成既定的图案。作为发热体112的示例，可以为电极层、发热线圈等。
加热盘110具有延长至上部面的第一真空管线114。第一真空管线114可以从加热盘110的下部面或侧面延长到所述上部面。第一真空管线114与真空泵(图上未示出)连接，提供用于吸附晶片10的真空力。
加热盘110在上部面具有对准销116。对准销116用于对加热盘110和卡盘板120进行对准，可以配备多个。对准销116可以配置于加热盘110的上部面边缘。
另外，加热盘110具有沿着上部面边缘形成的槽118。槽118可以用于固定引导环130。
卡盘板120具有大致圆盘形态，放于加热盘110上。卡盘板120在上部面支撑晶片10。
卡盘板120为了以所述真空力吸附晶片10的胶带14而具有与第一真空管线114连接的第二真空管线122。
第二真空管线122具有真空槽122a及多个真空孔122b。
真空槽122a在卡盘板120的下部面形成。例如，如图3所示，真空槽122a以卡盘板120的下部面中心为基准，可以具有由具有同心圆形态的槽和呈辐射状延长的槽相结合的形状，或如图4所示，具有圆形槽形状。此时，真空槽122a为了防止所述真空力的泄漏而不延长至卡盘板120的下部面边缘。
在卡盘板120放于加热盘110上的同时，真空槽122a被加热盘110的上部面和卡盘板120的下部面限定而形成空间。另外，真空槽122a与第一真空管线114连接。
真空孔122b贯通卡盘板120，从形成有真空槽122a的下部面延长至卡盘板120的上部面。真空孔122b相互隔开地排列。例如，真空孔122b可以排列成同心圆形状或辐射形状。
因此，第二真空管线122与第一真空管线114连接，可以利用通过第一真空管线114而提供的真空力来吸附晶片10的胶带14。
另一方面，虽然图中未示出，但根据本发明另一实施例，第二真空管线122可以由贯通卡盘板120上下的真空孔构成，第一真空管线114可以具有真空槽及多个真空孔。
此时，所述真空槽以与第二真空管线122连接的方式配备于加热盘110的上部面，被加热盘110的上部面和卡盘板120的下部面限定而形成空间。所述真空孔贯通加热盘110，延长至形成有所述真空槽的上部面。对所述真空槽的形态和所述真空孔的排列的说明，与对第二真空管线122的真空槽122a的形态和真空孔122b排列的说明实质上相同。
另外，虽然图中未示出，但根据本发明又一实施例，第一真空管线114和第二真空管线122可以无需另外的真空槽而分别只包括多个真空孔。即，第一真空管线114包括从加热盘110的下部面贯通至上部面而形成的多个第一真空孔，第二真空管线122包括从卡盘板120的下部面贯通至上部面而形成的多个第二真空孔。此时，所述第一真空孔与所述第二真空孔无需另外的真空槽便可彼此直接接触、连接。
而且，虽然图中未示出，但根据本发明又一实施例，第一真空管线114和第二真空管线122可以分别具有真空槽及真空孔。即，第一真空管线114可以具有真空槽及多个真空孔，第二真空管线122可以具有真空槽122a及多个真空孔122b。此时，第一真空管线114的真空槽与第二真空管线122的真空槽122a可以彼此连接。
加热盘110的上部面和卡盘板120的下部面分别具有超过约10μm的平坦度时，加热盘110与卡盘板120之间会存在细微的间隔。因此，所述真空力会通过加热盘110与卡盘板120之间而泄漏。
加热盘110的上部面与卡盘板120的下部面分别具有约10μm以下的平坦度，优选地，具有7μm以下的平坦度。此时，加热盘110与卡盘板120可以贴紧，可以防止所述真空力通过加热盘110与卡盘板120之间而泄漏。
加热盘110和卡盘板120可以借助于通过第一真空管线114及第二真空管线122而提供的所述真空力保持贴紧的状态。因此，不需要用于连结加热盘110与卡盘板120的另外的连结构件。
另外，只解除所述真空力，便可分离加热盘110和卡盘板120并进行更换。因此，可以迅速地执行卡盘结构物100的维护。
卡盘板120将加热盘110中发生的热传递给晶片10。胶带14的粘合剂的粘合力因热而弱化，因此，借助于卡盘板120传递的热，芯片12可以从胶带14分离。因此，可以无芯片12损伤地分离芯片12。
加热盘110及卡盘板120可以分别由氮化铝(AlN)材质构成。所述氮化铝具有高导热率，因而发热体112中发生的热可以均匀地传递给加热盘110及卡盘板120。另外，可以使卡盘板120的温度分布均匀，均匀地加热晶片10。
卡盘板120具有用于容纳对准销116的容纳槽124。容纳槽124可以在与加热盘110的对准销116对应的位置形成。例如，容纳槽124也可以配置于卡盘板120的边缘。
卡盘板120安放于加热盘110的上部面时，加热盘110的对准销116可以插入于卡盘板120的容纳槽124。因此，加热盘110与卡盘板120可以准确地对准。
以上说明了在加热盘110中配备对准销116、在卡盘板120中形成容纳槽124的情形，但也可以在加热盘110中形成容纳槽、在卡盘板120中配备对准销。
另外，卡盘板120具有沿着上部面边缘形成的槽126。槽126可以用于安放夹具140。
引导环130挂接于沿着加热盘110的上面边缘而形成的槽118，引导加热盘110的外周。
具体而言，引导环130具有挂接棱132，挂接棱132挂接于槽118，从而引导环130加装于加热盘110。
另一方面，引导环130的上面和加热盘110的上面可以位于相同的高度。此时，在将引导环130加装于加热盘110的状态下，可以将卡盘板120容易地安放于加热盘110的上部面。
另外，在引导环130的上面处在高于加热盘110上面位置的情况下，当将卡盘板120安放于加热盘110的上部面时，可以将引导环130用作对准基准。
夹具140以覆盖卡盘板120的上部面边缘的状态固定于引导环。夹具140可以借助于连结螺丝142而固定于引导环130。
作为一个示例，夹具140可以配备多个，部分地覆盖卡盘板120的上部面边缘。作为另一示例，夹具140也可以具有大致环形态，整体地覆盖卡盘板120的上部面边缘。
夹具140以覆盖卡盘板120的上部面边缘的状态固定于引导环130，因而夹具140可以将卡盘板120向下方加压。因此，夹具140可以使卡盘板120贴紧加热盘110。因此，可以追加地防止所述真空力通过加热盘110与卡盘板120之间而泄漏。
夹具140具有挂接棱144，挂接棱144可以放在卡盘板120的槽126中。因此，可以使夹具140的上面和卡盘板120的上面位于相同的高度。因此，可以在没有夹具140的妨碍的情况下，将晶片10稳定地移送到卡盘板120的上部面并进行安放。
引导环130及夹具140可以由氧化铝(Al2O3)材质构成。所述氧化铝具有绝热特性，因而引导环130及夹具140可以防止通过加热盘110及卡盘板120侧面的热损失。
电源电缆150延长至加热盘110的内部，与发热体112连接，提供发热体112发热所需的电源。
温度传感器160从加热盘110的外部延长至内部，测量发热体112的温度。温度传感器160测量的温度可以用于发热体112的温度控制。
温度传感器160例如可以为热电偶。
轴170配备于加热盘110的下部面，支撑加热盘110。例如，轴170可以以螺栓方式连结于加热盘110。
电源电缆150及温度传感器160可以贯通轴170而加装于加热盘110，轴170也可以执行固定电源电缆150及温度传感器160的作用。
轴170可以以不同于加热盘110的材质构成。因此，可以防止加热盘110产生的热通过轴170而损失。
特别是轴170可以以具有绝热特性的氧化铝(Al2O3)材质构成。因此，可以进一步抑制加热盘110产生的热通过轴170而损失。
所述卡盘结构物100可以利用吸附晶片10所需的真空力，使加热盘110与卡盘板120相互贴紧。因此，不需要用于连结加热盘110与卡盘板120的另外的连结构件。
另外，只解除所述真空力，便可分离加热盘110和卡盘板120并进行更换。因此，可以迅速地执行卡盘结构物100的维护。
而且，所述卡盘结构物100将加热盘110中发生的热，通过卡盘板120传递给晶片10。胶带14的粘合剂的粘合力因热而弱化，因而借助于卡盘板120传递的热，芯片12可以从胶带14分离。因此，可以无芯片12损伤地分离芯片12。
图6是用于说明本发明一个实施例的芯片分离装置的概略剖面图。
如果参照图6，芯片分离装置300包括卡盘结构物100及拾取器200。
卡盘结构物100包括加热盘110、卡盘板120、引导环130、夹具140、电源电缆150及温度传感器160，对卡盘结构物100的具体说明与参照图1至图5的说明实质上相同，因而省略。
卡盘结构物100在实现芯片12拾取前，在拾取器200处于待机中的状态下，加热盘110产生热。所述热通过卡盘板120传递给晶片10，使芯片12从胶带14分离。不需要独立地分配用于使芯片12从胶带14分离所需的时间，因而拾取器200可以无延迟地拾取芯片12。
拾取器200配备得能在卡盘结构物100的上方沿水平方向及竖直方向移动。拾取器200依次拾取从胶带14分离的芯片12，为了后送工序而移送。此时，拾取器200可以利用真空力来固定芯片12。
例如，拾取器200可以将芯片12移送到缓冲平台，或将芯片12直接焊接于基板。
当拾取器200焊接芯片12时，拾取器200可以在内部包括加热器210。
加热器210加热芯片12，使得芯片12稳定地焊接于所述基板。
芯片分离装置300利用卡盘结构物100产生的热，将芯片12从胶带14分离，分离的芯片12移送到拾取器200。因此，芯片分离装置300可以无芯片12损伤地分离、移送。
产业利用可能性
综上所述，本发明的半导体后工序用卡盘板、具有所述卡盘板的卡盘结构物及具有卡盘结构物的芯片分离装置可以利用吸附晶片所需的真空力而使加热盘与卡盘板贴紧。只解除所述真空力，便可分离所述加热盘和所述卡盘板，并进行修理或更换，因此，可以迅速地执行对所述卡盘结构物的维护。
以上参照本发明优选实施例进行了说明，但相应技术领域的熟练从业者可以理解，在不超出专利权利要求书记载的本发明的思想及领域的范围内，可以多样地修改及变更本发明。

Claims (15)

1.一种半导体后工序用卡盘板，其中，
放于加热盘上，在上部面支撑切割成多个芯片并附着于胶带的晶片，将所述加热盘产生的热传递给所述晶片，以便所述芯片从所述胶带分离，为了以真空力吸附所述胶带，具有上下贯通的多个真空孔。
2.根据权利要求1所述的半导体后工序用卡盘板，其中，
在所述卡盘板的下部面具有与所述真空孔连接的真空槽。
3.根据权利要求1所述的半导体后工序用卡盘板，其中，
所述卡盘板的下部面具有10μm以下的平坦度。
4.一种卡盘结构物，其中，包括：
加热盘，其内置借助于从外部接入的电源而产生热的发热体，为了提供真空力而具有延长至上部面的第一真空管线；及
卡盘板，其放于所述加热盘上，在上面支撑切割成多个芯片并附着于胶带的晶片，将所述加热盘产生的热传递给所述晶片，以便所述芯片从所述胶带分离，为了以所述真空力吸附所述胶带而具有与所述第一真空管线连接的第二真空管线。
5.根据权利要求4所述的卡盘结构物，其中，
所述第二真空管线包括：
真空槽，其以与所述第一真空管线连接的方式配备于所述卡盘板的下部面，被所述卡盘板的下部面与所述加热盘的上部面限定而形成空间；及
多个真空孔，其贯通所述卡盘板，从形成有所述真空槽的下部面延长至所述卡盘板的上部面。
6.根据权利要求4所述的卡盘结构物，其中，
所述第一真空管线包括：
真空槽，其以与所述第二真空管线连接的方式配备于所述加热盘的上部面，被所述卡盘板的下部面和所述加热盘的上部面限定而形成空间；及
多个真空孔，其贯通所述加热盘而从下部面延长至形成有所述真空槽的上部面。
7.根据权利要求4所述的卡盘结构物，其中，
在所述加热盘的上部面和所述卡盘板的下部面中任意一面具备对准销，在剩余一面具备用于容纳所述对准销并对所述加热盘和所述卡盘板进行对准的容纳槽。
8.根据权利要求4所述的卡盘结构物，其中，
为了均匀传递所述加热盘产生的热，使所述卡盘板的温度分布均匀，所述加热盘和所述卡盘板由氮化铝材质构成。
9.根据权利要求4所述的卡盘结构物，其中，还包括：
引导环，其挂接于沿着所述加热盘的上面边缘形成的槽，引导所述加热盘的外周；及
夹具，其以覆盖所述卡盘板的上部面边缘的状态固定于所述引导环，使所述卡盘板贴紧所述加热盘进行固定。
10.根据权利要求9所述的卡盘结构物，其中，
所述夹具放置于沿着所述卡盘板的上面边缘形成的槽，以便所述夹具的上面与所述卡盘板的上面位于相同的高度。
11.根据权利要求9所述的卡盘结构物，其中，
为了防止通过所述加热盘及所述卡盘板侧面的热损失，所述引导环及所述夹具以氧化铝材质构成。
12.根据权利要求4所述的卡盘结构物，其中，
为了防止所述真空力通过所述加热盘与所述卡盘板之间而泄漏，所述加热盘的上部面和所述卡盘板的下部面的平坦度分别为10μm以下。
13.一种芯片分离装置，其中，包括：
卡盘结构物，其包括加热盘及卡盘板，所述加热盘内置借助于从外部接入的电源而产生热的发热体，为了提供真空力而具有延长至上部面的第一真空管线，所述卡盘板放于加热盘上，在上面将被个别化成多个芯片的晶片以附着于胶带的状态支撑，将所述加热盘产生的热传递给所述晶片，以便所述芯片从所述胶带分离，为了以真空力吸附所述胶带而具有与所述第一真空管线连接的第二真空管线；及
拾取器，其配备于所述卡盘结构物上，依次拾取从所述胶带分离的芯片，为了后送工序而进行移送。
14.根据权利要求13所述的芯片分离装置，其中，
所述拾取器还包括用于加热所述已分离的芯片的加热器。
15.根据权利要求13所述的芯片分离装置，其中，
为了所述芯片的分离，在所述拾取器处于待机中的状态下，所述加热盘产生所述热，使所述芯片从所述胶带分离。
CN201780042981.8A 2016-07-11 2017-07-04 半导体后工序用卡盘板、具有所述卡盘板的卡盘结构物及具有卡盘结构物的芯片分离装置 Pending CN109417047A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020160087260A KR102523850B1 (ko) 2016-07-11 2016-07-11 척 구조물 및 척 구조물을 갖는 칩 분리 장치
KR10-2016-0087260 2016-07-11
PCT/KR2017/007090 WO2018012783A1 (ko) 2016-07-11 2017-07-04 반도체 후공정용 척 플레이트, 상기 척 플레이트를 갖는 척 구조물 및 척 구조물을 갖는 칩 분리 장치

Publications (1)

Publication Number Publication Date
CN109417047A true CN109417047A (zh) 2019-03-01

Family

ID=60953110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780042981.8A Pending CN109417047A (zh) 2016-07-11 2017-07-04 半导体后工序用卡盘板、具有所述卡盘板的卡盘结构物及具有卡盘结构物的芯片分离装置

Country Status (6)

Country Link
EP (1) EP3483925A4 (zh)
JP (1) JP2019521526A (zh)
KR (1) KR102523850B1 (zh)
CN (1) CN109417047A (zh)
TW (1) TWI665758B (zh)
WO (1) WO2018012783A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110124908A (zh) * 2019-06-21 2019-08-16 北京半导体专用设备研究所（中国电子科技集团公司第四十五研究所） 晶片真空吸附装置
CN114657536A (zh) * 2022-03-23 2022-06-24 广东省智能机器人研究院 一种ZnO薄膜生长用的MOCVD设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023119601A1 (ja) * 2021-12-23 2023-06-29 住友電気工業株式会社 ヒータ
US20230360950A1 (en) * 2022-05-05 2023-11-09 Adeia Semiconductor Bonding Technologies Inc. Gang-flipping of dies prior to bonding

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192348A (ja) * 1990-11-24 1992-07-10 Fuji Electric Co Ltd テープチップの剥離方法および装置
CN101529577A (zh) * 2006-10-18 2009-09-09 琳得科株式会社 固定夹具及芯片的拾取方法以及拾取装置
US20100323469A1 (en) * 2009-06-18 2010-12-23 Swarnal Borthakur Methods for separating individual semiconductor devices from a carrier
JP2012169548A (ja) * 2011-02-16 2012-09-06 Lintec Corp チップ状部品のピックアップ方法
KR101534270B1 (ko) * 2015-02-23 2015-07-07 주식회사 엠피에스 기판 디스펜싱 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6369250A (ja) * 1986-09-10 1988-03-29 Hitachi Electronics Eng Co Ltd 移動ステ−ジ機構
JPH09321123A (ja) * 1996-05-30 1997-12-12 Kaijo Corp 半導体部品供給装置
JP3955659B2 (ja) * 1997-06-12 2007-08-08 リンテック株式会社 電子部品のダイボンディング方法およびそれに使用されるダイボンディング装置
US6494955B1 (en) * 2000-02-15 2002-12-17 Applied Materials, Inc. Ceramic substrate support
JP4386606B2 (ja) * 2001-11-08 2009-12-16 日本碍子株式会社 支持装置の製造方法
JP4137471B2 (ja) * 2002-03-04 2008-08-20 東京エレクトロン株式会社 ダイシング方法、集積回路チップの検査方法及び基板保持装置
KR20050113936A (ko) * 2004-05-31 2005-12-05 삼성전자주식회사 반도체 다이 픽업 장치 및 방법
US20090031955A1 (en) * 2007-07-30 2009-02-05 Applied Materials, Inc. Vacuum chucking heater of axisymmetrical and uniform thermal profile
KR101369437B1 (ko) * 2007-08-20 2014-03-04 세메스 주식회사 기판 가열 장치
KR20120130849A (ko) * 2011-05-24 2012-12-04 엘지이노텍 주식회사 지지체와 웨이퍼를 분리하는 장치
KR101941489B1 (ko) * 2011-08-18 2019-01-23 세메스 주식회사 기판 가열 장치 및 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192348A (ja) * 1990-11-24 1992-07-10 Fuji Electric Co Ltd テープチップの剥離方法および装置
CN101529577A (zh) * 2006-10-18 2009-09-09 琳得科株式会社 固定夹具及芯片的拾取方法以及拾取装置
US20100323469A1 (en) * 2009-06-18 2010-12-23 Swarnal Borthakur Methods for separating individual semiconductor devices from a carrier
JP2012169548A (ja) * 2011-02-16 2012-09-06 Lintec Corp チップ状部品のピックアップ方法
KR101534270B1 (ko) * 2015-02-23 2015-07-07 주식회사 엠피에스 기판 디스펜싱 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110124908A (zh) * 2019-06-21 2019-08-16 北京半导体专用设备研究所（中国电子科技集团公司第四十五研究所） 晶片真空吸附装置
CN110124908B (zh) * 2019-06-21 2021-09-07 北京半导体专用设备研究所（中国电子科技集团公司第四十五研究所） 晶片真空吸附装置
CN114657536A (zh) * 2022-03-23 2022-06-24 广东省智能机器人研究院 一种ZnO薄膜生长用的MOCVD设备
CN114657536B (zh) * 2022-03-23 2024-04-16 广东省智能机器人研究院 一种ZnO薄膜生长用的MOCVD设备

Also Published As

Publication number Publication date
EP3483925A1 (en) 2019-05-15
EP3483925A4 (en) 2020-03-04
JP2019521526A (ja) 2019-07-25
TW201812983A (zh) 2018-04-01
WO2018012783A1 (ko) 2018-01-18
KR102523850B1 (ko) 2023-04-21
KR20180006647A (ko) 2018-01-19
TWI665758B (zh) 2019-07-11

Similar Documents

Publication Publication Date Title
CN109417047A (zh) 半导体后工序用卡盘板、具有所述卡盘板的卡盘结构物及具有卡盘结构物的芯片分离装置
JP6367084B2 (ja) 半導体チップの接合方法及び半導体チップの接合装置
KR100506109B1 (ko) 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치,접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치,반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및반도체 장치의 제조 장치
JP4546626B2 (ja) 半導体素子のピックアップ方法
US20060003491A1 (en) Apparatus for ejecting relatively thin IC chip from semiconductor wafer
JP2009253071A (ja) エキスパンド方法
TW201540149A (zh) 用於分離晶片的設備和方法
JP6439053B2 (ja) 電子部品の製造方法および処理システム
KR20230042124A (ko) 칩들을 본딩하기 위한 방법 및 디바이스
JP5941701B2 (ja) ダイボンダ
TWI760499B (zh) 焊接頭及具有其的焊接裝置
JPWO2018135492A1 (ja) 半導体基板の処理方法及び半導体基板の処理装置
JP6307374B2 (ja) 成形金型、成形装置および成形品の製造方法
JP5714859B2 (ja) 基板積層体、貼り合わせ装置、剥離装置、および基板の製造方法
JP2021019161A (ja) 樹脂貼り機
JP5299837B2 (ja) 支持装置、加熱加圧装置及び加熱加圧方法
JP2007214291A (ja) フリップチップ実装方法
JP2015079832A (ja) 薄基板の矯正方法および矯正装置
KR101710221B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR102587996B1 (ko) 반도체 소자의 전사 방법
JP6415328B2 (ja) 接合方法、プログラム、コンピュータ記憶媒体、接合装置及び接合システム
JP2005045023A (ja) 半導体装置の製造方法および半導体製造装置
JP7090194B2 (ja) 半導体部品取付け装備
WO2015087763A1 (ja) 封止シート貼付け方法
CN113436988A (zh) 芯片贴装装置、剥离夹具以及半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1262296

Country of ref document: HK

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200417

Address after: Korea city Daoan

Applicant after: Meike Ceramic Technology Co.,Ltd.

Address before: Korea city Daoan

Applicant before: MICO Co.,Ltd.

WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190301