CN109416671A - 关于全局过程变化、电压和温度的用于追踪sram存储器性能的裸片内专用振荡器 - Google Patents

关于全局过程变化、电压和温度的用于追踪sram存储器性能的裸片内专用振荡器 Download PDF

Info

Publication number
CN109416671A
CN109416671A CN201780041271.3A CN201780041271A CN109416671A CN 109416671 A CN109416671 A CN 109416671A CN 201780041271 A CN201780041271 A CN 201780041271A CN 109416671 A CN109416671 A CN 109416671A
Authority
CN
China
Prior art keywords
memory
sensor
timing circuit
timing
time set
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780041271.3A
Other languages
English (en)
Other versions
CN109416671B (zh
Inventor
P·T·玛法蒂亚
R·纳拉亚南
S-H·J·胡
陈南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN109416671A publication Critical patent/CN109416671A/zh
Application granted granted Critical
Publication of CN109416671B publication Critical patent/CN109416671B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/227—Timing of memory operations based on dummy memory elements or replica circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种装置，包括存储器、被配置成模拟存储器的第一操作以激活存储器的第二操作的定时电路、被配置成模拟定时电路的一部分的传感器，以及被配置成基于模拟定时电路的一部分的传感器来调整存储器的操作参数的控制器。提出了一种方法。方法至少包括操作定时电路以模拟存储器的第一操作，基于模拟存储器的第一操作来激活存储器的第二操作，由传感器模拟定时电路的一部分。提出了另一种装置。该装置至少包括存储器、定时电路，以及用于基于追踪存储器操作的定时电路来追踪存储器性能的部件。

Description

关于全局过程变化、电压和温度的用于追踪SRAM存储器性能 的裸片内专用振荡器
相关申请的交叉引用
本申请要求于2016年06月29日提交的题为“WITHIN-DIE SPECIAL OSCILLATORFOR TRACKING SRAM MEMORY PERFORMANCE WITH GLOBAL PROCESS VARIATION,VOLTAGEAND TEMPERATURE”的美国专利申请号15/197524的权益，通过引用以其整体明确地并入本文。
技术领域
本公开涉及具有存储器和传感器的装置，并且具体地涉及具有用于追踪存储器性能的传感器的电子装置和集成电路(IC)。
背景技术
在IC中实施传感器可以有助于以各种方式改善IC的性能。例如，温度传感器可以放置在IC中用于无线通信，以管理和减轻由IC的操作产生的热量。近年来，无线通信技术和设备(例如，蜂窝电话、平板电脑、笔记本电脑等)越来越受欢迎和使用。这些电子装置的复杂性日益增加，并且现在通常包含多个处理器(例如，基带处理器和/或应用处理器)以及允许用户运行复杂且功率密集的软件应用(例如，音乐播放器、网络浏览器、视频流应用等)的其他IC。为了满足不断增长的性能要求，IC的复杂性增加，并且在千兆赫范围内的时钟频率下工作。结果，在以高频操作处理器时可能产生大量的热量。由处理器生成的热量可能会影响设备的性能和可靠性。例如，当在高温下长时间工作时，IC的性能和可靠性都会降低。
在一些示例中，传感器可以用于管理IC上的电路块的温度和性能。例如，传感器可以测量电路块的性能度量，诸如在过程、电压和/或温度变化上的操作速度。IC可以基于传感器的输出(例如，所测量的电路块的性能度量)来调整电路块的操作参数(诸如，操作电压或操作频率)。以这种方式，IC可以最小化工作负载要求的操作参数，并减少由电路块生成的热量。
因此，一个设计问题是如何改进这种传感器的操作和使用。
发明内容
公开了一种装置的方面。在一个实施方式中，装置包括存储器、被配置成模拟存储器的第一操作以激活存储器的第二操作的定时电路、被配置成模拟定时电路的一部分的传感器，以及被配置成基于模拟定时电路一部分的传感器来调整存储器的操作参数的控制器。
公开了用于操作存储器的方法的方面。在一个实施方式中，方法包括操作定时电路以模拟存储器的第一操作，基于模拟存储器的第一操作来激活存储器的第二操作，由传感器模拟定时电路的一部分，以及基于模拟定时电路的一部分的传感器来调整存储器的操作参数。
公开了另一种装置的方面。在一个实施方式中，装置包括：被配置成操作存储器操作的存储器、被配置成追踪存储器操作的定时电路、用于基于追踪存储器操作的定时电路来追踪存储器的性能的部件，以及用于基于用于追踪的装置而调整存储器的操作参数的部件。
应当理解，通过以下详细描述，本领域技术人员将容易明白装置和方法的其他方面，其中通过图示的方式示出和描述了装置和方法的各个方面。如将认识到的，这些方面可以以其他和不同的形式实施，并且这些方面的细节能够在各种其他方面进行修改。相应地，附图和详细描述本质上被认为是说明性的而不是限制性的。
附图说明
图1是利用传感器来追踪存储器性能以操作存储器的方案的示例性实施例的图。
图2是包含用于追踪存储器的性能特性的传感器的IC的示例性实施例的图。
图3是SRAM的存储器单元的示例性实施例的电路图。
图4是图3的存储器的示例性实施例的功能性框图。
图5(A)是追踪位线的下拉的性能的定时电路的示例性实施例的电路图。
图5(B)是追踪位线的下拉的性能的定时电路的另一示例性实施例的电路图。
图6是模拟位线的下拉的定时电路的波形图。
图7是包括环形振荡器的传感器的示例性实施例的图。
图8是图7的反相级的示例性实施例的电路图。
图9是传感器的环形振荡器的波形图。
图10是控制器的示例性实施例的图。
图11是由图10的控制器操作存储器的方法的流程图。
具体实施方式
以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文所描述的构思的仅有配置。详细描述包括用于提供对各种构思的透彻理解的具体细节。然而，对于本领域技术人员显而易见的是，可以在没有这些具体细节的情况下实践这些构思。在一些实例中，众所周知的结构和组件以框图形式示出，以避免模糊这些构思。术语“示例性”在本文中用于表示“用作示例、实例或说明”。本文描述为“示例性”的任何设计不必被解释为比其他设计优选或有利。
现在将参考各种装置和方法呈现本公开的若干方面。这些装置和方法将在以下详细描述中描述，并且通过各种框、模块、组件、电路、步骤、过程、算法等(统称为“元件”)在附图中示出。可以使用电子硬件、计算机软件或其任何组合来实施这些元件。将这些元素实施为硬件还是软件取决于特定应用和强加于整个系统上的设计约束。贯穿本公开内容呈现的各种装置和方法可以以各种形式的硬件实施。例如，单独或组合的任何装置或方法可以被实施为集成电路或被实施为集成电路的一部分。集成电路可以是最终产品，诸如微处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、可编程逻辑或任何其它合适的集成电路。备选地，集成电路可以与其他芯片、分立电路元件和/或其他组件集成，作为中间产品(诸如母板)或最终产品的一部分。
本文公开的方法包括用于实现所描述的方法的一个或多个操作或动作。在不脱离权利要求的范围的情况下，方法操作和/或动作可以彼此互换。换句话说，除非指定了操作或动作的特定顺序，否则可以修改特定操作和/或动作的顺序和/或使用而不脱离权利要求的范围。
本文使用的“示例性”一词意指用作示例、实例或说明。本文描述为“示例性”的任何实施例不必被解释为比其他实施例优选或有利。同样地，装置或方法的术语“实施例”不要求本发明的所有实施例包括所描述的组件、结构、特征、功能、过程、优点、益处或操作模式。
术语“连接”、“耦合”或其任何变体是指两个或多个元件之间的直接或间接的任何连接或耦合，并且可以涵盖在“连接”或“耦合”在一起的两个元件之间存在一个或多个中间元件。元件之间的耦合或连接可以是物理的、逻辑的或其组合。如本文所使用的，通过使用一个或多个电线、电缆和/或印刷电连接，以及通过使用电磁能(诸如，具有在射频区域、微波区域和光学(可见和不可见)区域(作为几个非限制性和非穷举性的示例)中的波长的电磁能)可以认为两个元件“连接”或“耦合”在一起。
本文中使用诸如“第一”、“第二”等名称对元件的任何引用一般不限制这些元件的数量或顺序。相反，这些名称在本文中用作区分元件的两个或多个元件或实例的便利方法。因此，对第一和第二元件的引用并不意指可以仅采用两个元件，或者第一元件必须在第二元件之前。
如本文所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文另有明确说明。将进一步理解，当在本文中使用时，术语“包括(include)”、“包含(comprise)”、“包括(includes)”和/或“包括(including)”指定所述的特征、整数、步骤、操作、元件和/或组件的存在，但不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。
在并入在IC内的静态随机存取存储器(SRAM)的上下文中提供用于追踪存储器性能的传感器的装置和方法的各个方面。然而，如本领域技术人员将容易理解的，本公开的方面和应用可以不限于此。因此，对所呈现的装置或方法的特定应用的所有引用仅旨在示出装置或方法的示例性方面，应当理解这些方面可具有广泛的应用差异。
图1是利用传感器来追踪存储器性能以操作存储器的方案的示例性实施例的图。图100包括包含传感器1-10、电路块105和控制器110的IC 102。电路块包括为存储器124供电的电压调节器125。
基于传感器1-10的传感器输出，控制器110输出控制信号CTL_SIG 112来调整存储器124的操作参数(例如，操作电压)。传感器1-10与存储器124具有关系108。例如，传感器1-10可以与存储器124接近，以便与存储器124的过程、电压和温度变化一起操作。因此，传感器1-10的性能(因此传感器输出)可以是基于和/或反映存储器124的过程、电压和温度变化。在一些示例中，传感器1-10可以包括振荡器，并且振荡器的振荡频率可以基于存储器124的过程、电压和温度变化。
控制器110接收传感器1-10的传感器输出并且基于此，将控制信号CTL_SIG 112输出到电压调节器125。例如，控制器110可以基于传感器1-10的振荡频率生成信号CTL_SIG112。电压调节器125将电压源VDD_SUPPLY耦合到存储器124。电压调节器125可以基于控制信号CTL_SIG 112来调整存储器124的操作电压(例如，操作参数的示例)。例如，响应于CTL_SIG 112信号的设置，电压调节器125可以调节VDD_SUPPLY电压并将VDD输出到存储器124。电压调节器125被图示为n型晶体管，但不限于此(例如，这里可以使用其他类型的电压调节器)。在一些示例中，电压调节器125可以不与IC 102共享衬底(例如，它可以是板上的不同组件)，并且形成IC 102的控制器可以将CTL_SIG 112信号输出到IC 102的外部的电压调节器125。在一些示例中，电压调节器125可以由跨各种电路块的存储器共享。
在一些示例中，传感器1-10可以具有比阈值频率更快的振荡频率。响应于传感器输出，控制器110可以经由电压调节器125输出CTL_SIG 112信号以降低存储器124的操作电压VDD。在一些示例中，可以降低工作电压VDD，同时仍满足工作负载需求。以这种方式，IC102可以基于传感器输出而降低消耗的功率和生成的热量。
图2是包含用于追踪存储器的性能特性的传感器的IC的示例性实施例的图。IC102可以在一个或多个分立衬底上，并且可以包括用于无线通信的处理器或多个处理器。例如，IC 102可以包含用于蜂窝电话的集成应用和基带处理器。IC 102包括各种电路块或核，诸如图形处理器单元(GPU)、DSP、调制解调器、中央处理单元(CPU)和无线局域网(WLAN)组件。电路块可以是例如电路的集合。
IC 102还包括各种传感器以测量相关联的电路块的物理参数。在一些示例中，物理参数可以是温度、电压或性能(例如，操作速度)。例如，IC 102包括传感器3以测量存储器124-1或124-2的操作速度。在一些示例中，存储器124-1可以被包含在电路块105-1内，并且存储器124-2可以被包含在电路块105-2内。存储器124-1和124-2可以是不相关的。例如，存储器124-1和124-2可以是不同类型的存储器，并且可以在不同时间被激活。电路块105-1和105-2同样可以是不相关的电路块。
传感器1-10(在图中示为方框1-10)可以经由导电迹线101与控制器110通信。例如，控制器110可以提供信号以控制传感器1-10，并且传感器1-10可以经由导电迹线101将传感器输出输出到控制器110。控制器110接收传感器输出并且基于此，将控制信号CTL_SIG112输出到电路块105-1和105-2内的电压调节器。相应地，控制器110可以基于传感器3的输出来调整存储器124-1和/或124-2的操作参数(例如，操作电压)。为了清楚起见，存储器124-1和124-2与控制器110之间的某些通信未在图2中示出。
存储器124(例如，存储器124-1和/或124-1中的一个)可以是任何合适的存储介质(诸如，例如SRAM)。然而，如本领域技术人员将容易理解的，存储器124不必限于SRAM。SRAM包括称为“单元”、“存储器单元”或“位单元”的存储元件的阵列。每个存储器单元可以被配置成存储一位数据(例如，逻辑1或逻辑0)。图3是SRAM的存储器单元的示例性实施例的电路图。利用六晶体管(6T)配置来实施存储器单元300。然而，如本领域技术人员将容易理解的，可以利用四晶体管(4T)配置或任何其他合适的晶体管配置来实施该单元。
存储器单元300被示出具有两个反相器302、304。第一反相器302包括p沟道晶体管306和n沟道晶体管308。第二反相器304包括p沟道晶体管310和n沟道晶体管312。在所描述的实施例中，反相器302和304由VDD供电并具有返回VSS(例如，地)。第一和第二反相器302、304互连以形成交叉耦合的锁存器。第一n沟道存取晶体管314将来自第一反相器302的输出节点316耦合到位线BL，并且第二n沟道存取晶体管318将来自第二反相器304的输出节点320耦合到位线BLB(其值为位线BL的相反或反相)。存取晶体管314、318的栅极耦合到字线WL。
可以通过将位线BL和BLB预充电或充电到预定水平来启动读取操作，该预定水平被确定为以便不干扰存储器单元300中所存储的数据。在一些示例中，预充电电路BLPC 412(在图4中示出)将位线BL和BLB预充电或上拉到不翻转所存储的数据的预定水平。预定水平可以是高水平或VDD。在一些示例中，预定水平可以是VDD的一部分(例如，一半)。然后断言字线WL，分别经由存取晶体管314和318将交叉耦合的反相器302、304连接到位线BL和BLB。例如，存储器单元300可通过在输出节点316处存储低水平(例如，地)并在输出节点320处存储高水平(例如，VDD)来存储逻辑1。这些状态由交叉耦合的反相器302、304维持。在断言字线WL时，反相器302通过存取晶体管314和输出节点316将位线BL放电。由反相器304通过存取晶体管318和输出节点320将位线BLB维持在高水平。因此，通过位线BL的下拉来建立位线对BL和BLB上的电压差。
位线BL和BLB被馈送到读出放大器(SA)，读出放大器(SA)感测其上承载的数据(例如，电压差)并且将逻辑水平(例如，逻辑1)作为读取数据输出到存储器外部的外围电路。SA将在下文详细讨论。
可以通过将位线BL和BLB设置为要写入存储器单元300的值并且断言字线WL来启动写入操作。即，写数据被驱动到位线BL和BLB上。可以在将要写入的值(例如，写入数据)提供给位线BL和BLB之前或之后断言字线WL。例如，可以通过将位线BL设置为逻辑水平0并且将位线BLB设置为逻辑1来将逻辑1写入到存储器单元300。在位线BL处的逻辑水平0通过存取晶体管314被施加到第二反相器304的输入，存取晶体管314又迫使第二反相器304的输出节点320到VDD。第二反相器304的输出节点320被施加到第一反相器302的输入，第一反相器302的输入又迫使第一反相器302的输出节点316到VSS。可以通过反转位线BL和BLB的值将逻辑水平0写入到存储器单元300。写入驱动器被设计为比存储器单元300中的上拉晶体管(306和310)更强，使得写入数据可以覆盖交叉耦合的反相器302、304的之前的状态。
一旦读取或写入操作完成，就将字线解除断言，从而使得存取晶体管314和318将位线BL和BLB与两个反相器302、304断开。只要向存储器单元300施加电力，两个反相器302、304之间的交叉耦合就保持反相器输出的状态。
图4是图3的存储器的示例性实施例的功能性框图。存储器124被配置成与传感器3一起操作以追踪存储器124的性能。提供读取操作作为示例，并且为了清楚起见，可以省略写入操作和相关的电路。
存储器124包括核402(例如，存储器核)，核402具有用于解码地址并执行读取和写入操作的支持电路装置。核402包括布置成共享水平行和垂直列中的连接的存储器单元300。具体地，存储器单元300的每个水平行共享字线WL，并且存储器单元300的每个垂直列共享一对位线BL和BLB。核402的大小(即，单元的数量)可以根据各种因素(包括具体应用、速度要求、布局和测试要求，以及强加于系统的总体设计约束)变化。核402可以包含数千或数百万个存储器单元。
在图4中所示的存储器的示例性实施例中，核402由以2n个水平行和2m(x)个垂直列布置的(2n×2m(x))个存储器单元300组成，其中2m是每行的字数并且x为读访问输出的位数。外围设备(未示出)可以使用(n+m)位宽的地址随机访问核402中的任何字(即，x个单元)。换句话说，存储器124针对读取操作输出x位的读数据，并针对写入操作将x位的写数据写到核402中。
在存储器124中，n位的地址被提供给行解码器404的输入，并且m位的地址被提供给列解码器406的输入。行解码器404将n位地址转换为2n个字线输出。由行解码器404针对每个不同的n位行地址断言不同的字线WL。结果，具有所断言的字线WL的水平行中的2m(x)个存储器单元300中的每个通过其存取晶体管(如上文结合图3所描述的)连接到2m(x)个位线BL和BLB中的一对。通过所选择的位线对BL和BLB以及x个多路复用器408利用断言的字线WL将存储在存储器单元中的数据提供给BL_RD和BLB_RD位线对，如利用图3所描述的。将BL_RD和BLB_RD位线对提供给SA 420以用于放大，并且将得到的放大的数据作为读取数据输出。
在一些示例中，行解码器404可以由信号WLEN使能或禁用(例如，定时的)。当WLEN信号被解除断言时，行解码器404不断言任何字线。因此，WL_ENABLE信号可以控制断言字线的时间段和定时。
对于列解码，存储器124向列解码器406提供m位的地址。列解码器406提供2m输出列选择(CS(1)-CS(2m))，其中针对地址输入的每种不同的组合断言输出中的不同输出。输出被提供给x个多路复用器408。例如，多路复用器408可以包括传输门。每个多路复用器可以是2m：1的多路复用器，并且基于来自列解码器406的输出而选择从核402读取的2m个位线对中的一个。利用x个多路复用器408，针对每个读访问选择并输出x位。在一些示例中，多路复用器408可以被视为2m：1的选择器。所选择的x个位线对作为位线对GBL和G_BLB被输出到SA 420。
定时电路410被配置成模拟存储器124的第一操作以激活存储器124的第二操作。术语“模拟”不限于与被模拟的对象相同的模拟器。在一些示例中，术语“模拟”指示模拟器建模所模拟的对象的某些方面(例如，包括电阻或电容的物理参数)。在一个实施方式中，定时电路410可以模拟存储器单元300对位线BL或位线BLB的下拉以用于读取操作以激活SA420。换句话说，定时电路410可基于由存储器单元300模拟位线BL或位线BLB的下拉(例如，第一操作)来控制SA 420的激活(例如，第二操作)。定时电路410接收信号WLEN以启动对位线BL或位线BLB的下拉的模拟。
定时电路410耦合到虚设位线DBL_M2，以模拟在读取操作中由存储器单元300对位线BL或位线BLB的下拉。在核402中布线虚设位线DBL_M2。在一些示例中，虚设位线DBL_M2可以耦合到虚设存储器单元(未示出)以模拟位线BL或BLB的负载。虚设位线DBL_M2经由节点DBL_IO耦合到定时电路410的其余部分。虚设位线DBL_M2可以由与位线BL或BLB相同长度以及相同类型和尺寸的金属层布线。
以这种方式，定时电路410追踪存储器124的操作的性能(例如，在读取操作中由存储器单元300下拉位线BL或BLB)。因此，虚设位线DBL_M2通过布线与位线BL或BLB具有相同长度以及相同类型和尺寸的金属层，并利用与虚设位线DBL_M2耦合的虚设存储器单元来模拟位线BL或BLB上的存储器单元300的负载，来模拟位线BL或BLB的负载。结果，定时电路410追踪存储器124在电压、温度和过程变化上的操作。
图5(A)是追踪位线的下拉的性能的定时电路的示例性实施例的电路图。定时电路410被配置成模拟存储器124的第一操作(例如，由存储器单元300对位线BL或BLB的下拉)以激活存储器124的第二操作(例如，激活SA 420)。在一个实施方式中，定时电路410包括虚设位线DBL_M，并且将虚设位线DBL_M放电以模拟位线BL或BLB的下拉。
定时电路410包括定时设置存储器502以存储用于调整位线BL或BLB的下拉的设置。在一些示例中，定时设置存储器502是非易失性存储器。在一个实施方式中，根据本领域已知的方案利用熔丝实施定时设置存储器502。可以表征IC(例如IC 102)的性能参数(诸如，IC的操作速度)。可以根据表征的结果来设置定时设置存储器502。例如，如果IC 102被表征为比正常过程更快，则定时设置存储器502可以记录这样的结果(例如，熔断熔丝以指示更快的过程)。定时设置存储器502将定时设置输出到逻辑电路504和控制器110。
定时电路410的逻辑电路504可以被配置成从定时设置存储器502接收WLEN信号和定时设置。当WLEN信号被解除断言(例如，低水平)时，作为响应，定时电路410可以将预充电信号DBL_PCB断言(例如，输出到低水平)到p型晶体管512，以预充电或上拉虚设位线DBL_M。如所示的，在节点DBL_IN处的预充电信号DBL_PCB可以被预充电到VDD。在一些示例中，WLEN信号的断言(例如，上升沿)向逻辑电路504发信号以启动虚设位线DBL_M的放电。响应于WLEN信号的断言，逻辑电路504可以基于来自定时设置存储器502的定时设置来输出PD_SETTING信号。
字线负载511耦合到PD_SETTING信号节点。在一个实施方式中，字线负载511可以模拟耦合到字线WL的存储器单元300的存取晶体管314和318的负载。例如，字线负载511可以对应于耦合到字线WL的2m(x)个存储器单元300的负载。以这种方式，PD_SETTING信号的上升时间可以模拟字线WL的上升时间。
PD_SETTING信号被提供给下拉器件503，以控制在节点DBL_IN处下拉虚设位线DBL的速率。作为示例，下拉器件503被图示为包括n型晶体管503_1、503_2、503_3和503_4。n型晶体管503_1、503_2、503_3和503_4可以具有不同的尺寸，其中导通的数量是基于PD_SETTING信号。以这种方式，基于定时设置存储器502的定时设置，下拉器件503的强度由PD_SETTING信号控制。
以上面呈现的方式，定时电路410可以包括由PD_SETTING信号阐述的多个设置。作为示例，定时电路410的多个设置可以被称为定时电路设置。多个设置确定下拉器件503(下拉器件503使得能够下拉虚设位线DBL_M)的强度并因此确定下拉时间。因此，定时电路410的下拉时间(虚设位线DBL_M的)是基于多个定时电路设置。多个设置可以是基于定时设置存储器502或由定时设置存储器502选择。
在一个实施方式中，虚设位线DBL_M可以模拟位线BL或BLB的电阻和电容。虚设位线DBL_M包括金属层布线以模拟位线BL或BLB的布线。例如，金属层布线是与位线BL或BLB相同的金属层。在一个实施方式中，虚设位线DBL_M的金属层布线具有与位线BL或BLB的长度相同或基本相同的长度。在一个示例中，虚设位线DBL_M的金属层布线被折叠，其每条腿具有位线BL或BLB的长度的一半。
虚设位线DBL_M的金属层布线耦合到虚设单元505以模拟位线BL或BLB上的存储器单元300的负载。在一个实施方式中，虚设单元505可以包括存储器单元300的存取晶体管314和318的负载。在一些示例中，虚设单元505可以与存储器单元300相同，但虚设单元505的WL接地。在一个实施方式中，与耦合到位线BL或BLB(例如，2n)的存储器单元300的数目相同的数目的虚设单元505耦合到虚设位线DBL_M的金属层布线。虚设位线DBL_M的输出DBL_OUT被提供给反相缓冲器508，反相缓冲器508输出SAEN信号以使能SA420。
以这种方式，虚设位线DBL_M可以模拟和追踪位线BL或BLB的电阻和电容。然而，尽管基于位线BL或BLB的电阻和电容，但虚设位线DBL_M的电阻和电容可能不完全与位线BL或BLB的电阻和电容相同。例如，金属层布线的长度可以大于位线BL或BLB的长度，和/或虚设单元505的负载可以大于存储器单元300的负载。虚设位线DBL_M的更大的电阻/电容可以允许定时电路410带有容忍例如由过程变化引起的定时误差的内置的一些余量地模拟位线BL或BLB的下拉。而且，通过对虚设单元505使用相同类型的金属层和相同类型的电容，虚设位线DBL_M的物理参数(例如，电容和/或电阻)可以追踪位线BL或BLB在过程、电压和/或温度变化上的物理参数。
图5(B)是追踪位线的下拉的性能的定时电路的另一示例性实施例的电路图。图5(B)的示例性实施例可以被包含在图4的存储器124中。定时电路410包含虚设位线DBL_M2，其在节点DBL_IO处耦合到定时电路410的其余部分。虚设位线DBL_M2可以被布线到位线BL或BLB的长度(例如，未折叠)。多个虚设单元505可以与耦合到位线BL或BLB的存储器单元300的数量(例如，2n个单元)相同或基本相同。如利用图5(A)所描述的，虚设位线DBL_M2可以模拟和追踪位线BL或BLB的电阻和电容。尽管基于位线BL或BLB的电阻和电容，但虚设位线DBL_M2的电阻和电容可能不完全与位线BL或BLB的电阻和电容相同。
图6是模拟位线的下拉的定时电路的波形图。信号由图4和图5中呈现的电路生成并在下面描述。在T1处，WLEN信号被断言(例如，上升到高水平)。在T2处，响应于WLEN信号的断言，字线WL被断言(例如，上升到高水平)。如利用图3所描述的，字线WL的断言将存储器单元300耦合到位线对BL和BLB。例如，存储器单元300可以通过在输出节点316处存储低水平(例如，地)并且在输出节点320处存储高水平(例如，VDD)来存储逻辑1。因此，在T3处，响应于字线BL的断言，存储器单元300开始下拉位线BL。
在T2处，响应于WLEN信号的断言，定时电路410的PD_SETTING信号也被断言。注意，PD_SETTING信号的断言不需要与字线WL的断言同时进行。即，在一些示例中，PD_SETTING信号的定时在字线WL之后未被封闭建模。作为示例示出图6的定时。在T3处，响应于PD_SETTING信号的断言，虚设位线DBL_M的节点DBL_IN放电。虚设位线DBL_M的放电(例如，下拉)模拟位线BL或BLB的下拉。例如，虚设位线DBL_M以与由存储器单元300对位线BL或BLB的下拉相同或基本相同的速率下拉。在T4处，响应于虚设位线DBL_M的下拉，信号SAEN被断言以激活SA 420。
图7是包括环形振荡器的传感器的示例性实施例的图。在一个实施方式中，传感器3包括被配置成模拟定时电路410的一部分的环形振荡器715。例如，传感器3被部分地配置成模拟定时电路410的虚设位线DBL_M和/或下拉器件503。经由模拟定时电路410，传感器3(例如，环形振荡器716)提供用于基于定时电路410追踪存储器操作(存储器124-1中的位线下拉)来追踪存储器124-1的性能特性(例如，操作速度)的装置。由于定时电路410追踪在过程、电压和/或温度变化上的存储器124-1中的位线下拉，因此传感器3(通过模拟定时电路410中的虚设位线DBL_M的下拉)追踪在过程、电压和/或温度变化上的存储器124-1的性能。
环形振荡器715包括连接成环的五个反相级702_1至702_5。反相级702中的每个输出信号707。反相级702中的每个可以基于来自例如控制器110的传感器定时设置来计时或延迟。如下面利用图8所描述的，反相级702中的每个包括用于模拟定时电路410的虚设位线DBL_M的虚设位线DBL_S和用于驱动虚设位线DBL_S的电压驱动器。在一个实施方式中，电压驱动器814可以包括上拉p型晶体管812和下拉器件803。
图8是图7的反相级的示例性实施例的电路图。图示了反相级702_1。反相级702_1包括接收信号707_5的逻辑电路804，信号707_5由前一反相级702_5产生。逻辑电路804还从例如控制器110接收传感器定时设置。在一个实施方式中，传感器定时设置与定时电路410的定时设置相同。
在一个实施方式中，逻辑电路804模拟定时电路410的逻辑电路504。例如，逻辑电路804可以以与输出下拉控制信号PD_SETTING的逻辑电路504类似的方式输出下拉控制信号PD_SETTING_S。例如，在定时电路410中，字线负载511耦合到PD_SETTING信号节点。在一个实施方式中，字线负载511可以模拟耦合到字线WL(例如，对应于2m(x)个存储器单元300)的存储器单元300的存取晶体管314和318的负载。在反相级702中，字线负载811可以模拟定时电路410的字线负载511。以这种方式，PD_SETTING_S信号的上升时间可以模拟信号PD_SETTING的上升时间。
电压驱动器814被配置成驱动虚设位线DBL_S。在一个实施方式中，电压驱动器814可以包括上拉p型晶体管812和下拉器件803。在一个实施方式中，逻辑电路804响应于信号707_5而输出预充电信号DBL_S_PCB和下拉控制信号PD_SETTING_S。当信号707_5被解除断言(例如，处于低水平)时，作为响应，逻辑电路804可以断言预充电信号DBL_S_PCB(例如，拉到低水平)以导通上拉p型晶体管812。同时，逻辑电路804可以响应于解除断言的信号707_5而将下拉控制信号PD_SETTING_S解除断言(例如，拉到低水平)以禁用下拉器件803。因此，当信号707_5被解除断言时，p型晶体管812在节点DBL_S_IO处对虚设位线DBL_S进行预充电或上拉。在一些示例中，上拉p型晶体管812模拟(例如，具有相同或基本相同的尺寸和类型)定时电路410的上拉p型晶体管512。
当信号707_5被断言(例如，处于高水平)时，作为响应，逻辑电路804可以将预充电信号DBL_S_PCB解除断言(例如，拉到高水平)以关断上拉p型晶体管812。同时，逻辑电路804可以响应于所断言的信号707_5而断言(例如，拉到高水平)下拉控制信号PD_SETTING_S以使能下拉器件803。逻辑电路804可以基于从定时设置存储器502接收的定时设置(经由来自控制器110的传感器定时设置)来生成下拉控制信号PD_SETTING_S。
下拉控制信号PD_SETTING_S被提供给下拉器件803以控制虚设位线DBL_S的电压的下拉(例如，在节点DBL_S_IO处)。下拉器件803可以包括n型晶体管803_1至803_4。在一个实施方式中，下拉器件803可被配置成模拟定时电路410的下拉器件803。例如，n型晶体管803_1至803_4中的每个可以与定时电路410中的n型晶体管503_1至503_4中的对应的一个相匹配。因此，虚设位线DBL_S的下拉时间基于下拉控制信号PD_SETTING_S的设置。
响应于虚设单元DBL_S的下拉，缓冲器808和809将信号707_1输出到环形振荡器715的后续反相级。例如，响应于在节点DBL_S_IO处的电压被拉到触发电压水平，缓冲器808输出高水平。换句话说，缓冲器808的P-N比可以确定在节点DBL_S_IO处的电压的触发电压水平。环形振荡器715被示出为具有以环形配置的五个反相级702。然而，如本领域中公知的，任何奇数个反相级702可以以环形配置连接来用作环形振荡器。
以上面呈现的方式，传感器3的反相级702可以包括由PD_SETTING_S信号阐述的多个设置。作为示例，传感器3的反相级702的设置可以被称为传感器定时设置。多个设置确定下拉器件803(下拉器件803使得能够下拉虚设位线DBL_S)的强度，并因此确定下拉时间。因此，传感器3的反相级702的下拉时间(虚设位线DBL_S的)是基于该多个设置。如下面利用图9所呈现的，环形振荡器715可以被配置成以基于下拉时间的频率振荡。
再次参考图8，在一个实施方式中，虚设位线DBL_S可以模拟定时电路410的虚设位线DBL_M2(并且不一定是位线BL或BLB)。虚设位线DBL_S包括用于模拟定时电路410的虚设位线DBL_M2的金属层布线的金属层布线。例如，金属层布线是与定时电路410的虚设位线DBL_M2相同的金属层。在一个实施方式中，虚设位线DBL_S的金属层布线具有与定时电路410的虚设位线DBL_M2的长度相同或基本相同的长度。在一个示例中，虚设位线DBL_S的金属层布线被折叠，其每个支路具有定时电路410的虚设位线DBL_M2的长度的一半。
虚设位线DBL_S的金属层布线在节点DBL_S_IO处耦合到虚设单元805，以模拟定时电路410的虚设位线DBL_M2的负载。在一个实施方式中，虚设单元505可以包括存储器单元300的存取晶体管314和318的负载。在一些示例中，虚设单元805可以与定时电路410的DBL_M2的虚设单元505相同，并且与虚设位线DBL_M2的虚设单元505的数量相同的数量(例如，2n)的虚设单元805可以耦合到虚设位线DBL_S的金属层布线。节点DBL_S_IO连接虚设位线DBL_S和缓冲器808和809，缓冲器808和809将707_1信号输出到下一反相级(例如，反相级702_2)。如上所述，输出707_1信号是被反相和延迟的输入707_5信号。延迟由虚设位线DBL_S的下拉时间确定。
如所呈现的，虚设位线DBL_S模拟定时电路的虚设位线DBL_M2。下拉器件803提供驱动强度以模拟定时电路410的下拉器件503的驱动强度，因为定时设置存储器502控制反相级702和定时电路410两者的设置。基于传感器定时设置的反相级702_1的虚设位线DBL_S的下拉时间相应地模拟基于定时电路设置的定时电路410的虚设位线DBL_M2的下拉时间。因此，下拉器件803下拉虚设位线DBL_S的电压以模拟定时电路410。由于传感器3模拟定时电路410，因此传感器3(例如，环形振荡器715的振荡频率)在过程、电压和/或温度变化上追踪定时电路410。
以这种方式，传感器3提供用于追踪(例如，跟随)在过程、电压和/或温度变化上的存储器124的操作速度(例如，性能)的装置。定时电路410通过包含虚设位线DBL_M2和下拉器件503来追踪在过程、电压和/或温度变化上的存储器124的位线BL或BLB的下拉速度。传感器3包括追踪在过程、电压和/或温度变化上的存储器124的操作速度(例如，以追踪或跟随存储器124的操作速度的频率振荡)的环形振荡器715。环形振荡器715包括反相级702。反相级702包括模拟定时电路410的虚设位线DBL_M2的虚设位线DBL_S。反相级702还可以包括模拟定时电路410的下拉器件503的下拉器件803。由于存储器124的操作速度是基于或由定时电路410控制，因此追踪定时电路410的定时(例如，下拉时间)的传感器3提供了对存储器124的性能的改进的追踪。
另外，通过利用来自控制器110的传感器定时设置，控制器110可以在对定时设置存储器502编程之前，在传感器定时设置上表征存储器124和/或传感器的性能(例如，操作速度)，以找到最合适的设置。在对定时设置存储器502编程之后，控制器110还可以在传感器定时设置上表征(例如，监控)存储器124和/或传感器的性能，以分析编程的结果。控制器110可以独立于调整存储器124的操作参数(例如，操作电压)来在传感器定时设置上表征存储器124和/或传感器的性能。例如，控制器110可以在预设的操作电压处或针对多个操作电压来表征存储器124和/或的性能。
在一些实例中，虚设位线(例如，DBL_M、DBL_M2和DBL_S)可以模拟多个位线(BL或BLB)的负载。例如，可以组合多个位线的负载，并且可以相应地缩放下拉器件503或803。在一个实施方式中，可在核402中将多个虚设位线布线成连接以作为单个虚设位线操作。以这种方式，可以减少局部变化(例如，过程或布局变化)的影响。
图9是传感器的环形振荡器的波形图。信号由图7和8中呈现的电路生成并在下面进行描述。在TA处，反相级702_5的输出信号707_5变高。在TB处，响应于信号707_5变高，反相级702_1的下拉信号PD_SETTING_S被设置(例如，设置为高水平)。在TC处，响应于下拉信号PD_SETTING_S的设置，反相级702_1的虚设位线DBL_S的电压被下拉。示出了在节点DBL_S_IO处的电压水平。如利用图8所描述的，可以以与定时电路410的相同的速率下拉反相级702的虚设位线的电压。在TD处，响应于虚设位线DBL_S的电压的下拉，反相级702_1以低水平输出信号707_1(例如，通过对反相级702_1的虚设位线DBL_S充电)，并将信号707_1提供给下一反相级702_2。
在TE处，响应于信号707_1变低，反相级702_2以高水平输出信号707_2(例如，通过下拉反相级702_2的虚设位线DBL_S)并将信号707_2提供给下一反相级702_3。在TF处，响应于信号707_2变高，反相级702_3以低水平输出信号707_3(例如，通过对反相级702_3的虚设位线DBL_S充电)并将信号707_3提供给下一反相级702_4。在TG处，响应于信号707_3变低，反相级702_4以高水平输出信号707_4(例如，通过下拉反相级702_4的虚设位线DBL_S)并将信号707_4提供给下一反相级702_5。在TH处，响应于信号707_4变高，反相级702_5以低水平输出信号707_5(例如，通过对反相级702_5的虚设位线DBL_S充电)并将信号707_5提供给下一反相级702_1，等等。
如上面所呈现的，环形振荡器715以周期P1的频率振荡。周期P1基于反相级702中的虚设位线DBL_S的下拉时间。以这种方式，环形振荡器715的频率通过模拟定时电路的反相级702来追踪存储器124的操作速度。例如，如利用图8所描述的，反相级702的虚设位线DBL_S模拟定时电路410的虚设位线DBL_M2，和/或反相级702的下拉器件803模拟定时电路410的下拉器件503。在一些示例中，虚设位线DBL_S的上拉时间可以比下拉时间短。因此，周期P1可以在很大程度上由虚设位线DBL_S的下拉时间确定。
图10是控制器的示例性实施例的图。控制器110被图示为包括各种组件。在一个实施方式中，控制器110提供用于基于传感器3来调整存储器的操作参数(例如，操作电压)的部件。控制器110包括存储器选择组件1020、传感器定时设置组件1022、传感器数据输入组件1024以及操作参数调整组件1026。可以使用电子硬件、计算机软件或其任何组合来实施这些组件。将这些元件实施为硬件还是软件取决于特定应用和强加于整个系统的设计约束。
作为示例，元件或组件的任何部分或组件的任何组合可以被实施为包括一个或多个处理器的“处理系统”。处理器的示例包括微处理器、微控制器、图形处理单元(GPU)、中央处理单元(CPU)、应用处理器、数字信号处理器(DSP)、精简指令集计算(RISC)处理器、片上系统(SoC)、基带处理器、现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)、状态机、门控逻辑、分立硬件电路以及配置成执行贯穿本公开所描述的各种功能的其他合适硬件。处理系统中的一个或多个处理器可以执行软件。软件应当被广义地解释为指令、指令集、代码、代码段、程序代码、程序、子程序、软件组件、应用、软件应用、软件包、例程、子例程、对象、可执行文件、执行线程、步骤、函数等，无论是被称为软件、固件、中间件、微代码、硬件描述语言还是其他。
因此，在一个或多个示例实施例中，可以利用硬件、软件或其任何组合来实施所描述的功能。如果以软件实现，则可以将功能存储在计算机可读介质上或将其编码为计算机可读介质上的一个或多个指令或代码。计算机可读介质包括计算机存储介质。存储介质可以是计算机可以访问的任何可用介质。作为示例而非限制，这种计算机可读介质可以包括随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、光盘存储器、磁盘存储器、其他磁存储设备，上述类型的计算机可读介质的组合，或者可以用于以计算机可访问的指令或数据结构的形式存储计算机可执行代码的任何其他介质。
控制器110的一个方面允许传感器监控多个存储器中的一个。如上所呈现的，传感器1-10不是核402的一部分，这允许将传感器1-10放置在多个存储器之间。例如，可以将传感器3放置在存储器124-1和124-2两者附近，以便能够监控两个存储器的性能。例如，传感器3与存储器124-1和124-2的紧密接近允许传感器3经历与存储器124-1和124-2相同或相似的过程、电压和温度变化。存储器124-2可以类似于存储器124-1，并且包括定时电路，该定时电路被配置成模拟存储器124-2的位线下拉以激活存储器124-2的SA。传感器3可以模拟存储器124-2的位线下拉。控制器110可以基于模拟存储器124-2的位线下拉的传感器3来调整存储器124-2的操作参数(例如，操作电压)。
在一些示例中，存储器124-1和124-2可以具有不同的定时设置。传感器3可以将传感器定时设置设置为对应于并追踪存储器124-1和124-2中较慢的一个(例如，更易受过程和/或温度变化影响的存储器)。控制器110可以基于传感器3的输出来调整存储器124-1和124-2两者的操作电压，传感器3的输出被设置为监控存储器124-1和124-2中较慢的一个。
存储器选择组件1020接收存储器使用信息并在存储器124-1和124-2中选择存储器以供传感器3监控。存储器使用信息可以例如指示存储器中的一个处于断电模式。在一些示例中，断电模式可以是指示存储器未在使用中的任何模式。在一些示例中，断电模式可以指示存储器的至少一部分与电源断开。例如，存储器使用信息可以指示存储器124-2处于断电模式，并且存储器选择组件1020可以相应地选择存储器124-1以供传感器3监控。因此，在存储器124-2处于断电模式时，传感器3继续操作并起作用。
传感器定时设置组件1022从存储器选择组件1020接收所选择的存储器，并从存储器接收定时设置信息。例如，传感器定时设置组件1022可以从来自存储器124-1和124-2中的每个的定时设置存储器506接收定时设置。传感器定时设置组件1022可以从所选择的存储器(例如，来自上面的示例的存储器124-1)选择定时设置，并提供该定时设置作为传感器定时设置。利用由传感器3对定时电路410的模拟，传感器定时设置组件1022可以备选地提供各种设置以在对定时设置存储器502编程之前和/或之后表征存储器的性能特性。传感器定时设置被提供给目标传感器(例如，用于存储器124-1的传感器3)。
传感器数据输入组件1024从传感器1-10接收输出信号(例如，信号707_1)。基于所选择的存储器，传感器数据输入组件1024可以选择相关联的传感器的输出信号以提供给操作参数调整组件1026。例如，选择存储器124-1，并且将传感器3的相关联的输出信号707提供给操作参数调整组件1026。
操作参数调整组件1026被配置成基于模拟所选择的存储器的定时电路410的一部分的传感器来调整所选择的存储器的操作参数(例如，操作电压)。如利用图5-图9所描述的，传感器10包括反相级702，反相级702至少模拟定时电路410的虚设位线和下拉器件。操作参数调整组件1026输出CTL_SIG 112信号以调整所选择的存储器的操作电压。例如，在传感器输出信号707指示所选择的存储器124-1比所需工作负载更快地操作的情况下(例如，输出信号707以比基于工作负载的阈值频率更快的频率振荡)，CTL_SIG 112信号可以调整存储器124-1的操作电压。参考图1和图2的描述。相应地，功耗和热应力都可以降低。
图11是由图10的控制器操作存储器的方法的流程图。方法可以由上面呈现的控制器110、传感器3和存储器的定时电路410执行。在1120处，定时电路模拟存储器的第一操作。例如，参考图5，定时电路410模拟位线BL或BLB的下拉。在1122处，基于模拟存储器的第一操作来激活存储器的第二操作。例如，参考图4和图5，基于模拟位线BL或BLB的下拉的定时电路410，SA 420由SAEN信号激活以放大在位线对BL和BLB上的数据。
在1124处，定时电路的一部分由传感器模拟。例如，参考图7和8，传感器包括反相级702。反相级702模拟定时电路410的虚设位线DBL_M的下拉。在1126处，基于模拟定时电路的一部分的传感器来调整存储器的操作参数。例如，参考图1和图10，控制器110基于模拟定时电路410的虚设位线DBL_M的下拉的传感器3(例如，其反相级702)来调整存储器124的操作电压。
在1125处，表征在多个传感器定时设置上的传感器的性能。例如，通过利用来自控制器110的传感器定时设置，控制器110可以在对定时设置存储器502编程之前，在传感器定时设置上表征存储器124和/或传感器的性能(例如，操作速度)，以找到最合适的设置。在对定时设置存储器502编程之后，控制器110还可以在传感器定时设置上表征(例如，监控)存储器124和/或传感器的性能，以分析编程的结果。控制器110可以独立于调整存储器124的操作参数(例如，操作电压)来在传感器定时设置上表征存储器124和/或传感器的性能。例如，控制器110可以表征在预设的操作电压处或在多个操作电压上存储器124和/或的性能。
在1132处，虚设位线的电压被下拉(以模拟定时电路的一部分)。例如，参考图8和9，传感器3(例如，其反相级702)下拉虚设位线DBL_S以模拟定时电路410对虚设位线DBL_M的下拉。在1134处，虚设位线被充电(以模拟定时电路的一部分)。例如，参考图8和9，传感器3(例如，其反相级702)对虚设位线DBL_S充电以模拟定时电路410对虚设位线DBL_M的充电。在1142处，基于定时设置存储器选择多个定时电路设置中的一个。例如，参考图5，定时电路设置是基于定时设置存储器502。
在1152处，基于传感器操作第二存储器。例如，参考图2和10，传感器3可以被配置成监控第二存储器124-2。定时电路(存储器124-2的定时电路；例如，第二定时电路)可以操作以模拟存储器124-2的位线下拉。第二定时电路可以基于模拟存储器124-2的位线下拉来使能或激活(存储器124-2的)SA 420。传感器3可以模拟第二定时电路的虚设位线的下拉。控制器110可以基于模拟第二定时电路的虚设位线的下拉的传感器3来调整存储器124-2的操作电压。在1154处，在存储器处于断电模式时，操作传感器。例如，参考图10，在存储器124-2处于断电模式时，控制器可以选择传感器3来监控存储器124-1的性能。
应当理解，所公开的过程中的步骤的特定顺序或层级是示例性方法的说明。可以理解，基于设计偏好，可以重新排列过程中的步骤的特定顺序或层级。另外，可以组合或省略一些步骤。所附方法权利要求以样本顺序呈现各个步骤的元素，并不意指限于所呈现的特定顺序或层级。
提供之前的描述是为了使所属领域的技术人员能够实践本文中所描述的各种方面。对于本领域技术人员来说，对这些方面的各种修改是显而易见的，并且这里定义的一般原理可以应用于其他方面。因此，权利要求不旨在限于本文所示的方面，而是与符合语言权利要求的全部范围相一致，其中对单数元件的引用并不旨在表示“仅一个”(除非具体如此陈述)，而是“一个或多个”。除非另外特别说明，否则术语“一些”指示一个或多个。本领域普通技术人员已知或以后将知道的贯穿本公开内容所描述的各个方面的元件的所有结构和功能等同物通过引用明确地并入本文，并且旨在由权利要求涵盖。另外，无论在权利要求中是否明确地叙述了这种公开，本文所公开的内容都不旨在致力于公众。不得依据35U.S.C§112(f)条款解释任何权利要求要素，除非使用短语“用于…的装置”明确叙述该要素，或者在方法权利要求的情况下，使用短语“用于…的步骤”来叙述该要素。

Claims (27)

1.一种装置，包括：
存储器；
定时电路，被配置成模拟所述存储器的第一操作以激活所述存储器的第二操作；
传感器，被配置成模拟所述定时电路的一部分；和
控制器，被配置成基于模拟定时电路的所述一部分的所述传感器来调整所述存储器的操作参数。
2.根据权利要求1所述的装置，其中所述传感器包括环形振荡器，并且所述环形振荡器包括具有虚设位线的至少一个级。
3.根据权利要求2所述的装置，其中所述至少一个级还包括耦合到所述虚设位线的电压驱动器。
4.根据权利要求3所述的装置，其中所述电压驱动器包括下拉器件以下拉所述虚设位线的电压，以模拟所述定时电路。
5.根据权利要求4所述的装置，其中所述电压驱动器还包括上拉器件以对所述虚设位线充电，以模拟所述定时电路。
6.根据权利要求1所述的装置，其中所述传感器包括多个传感器定时设置，并且所述传感器的定时基于所述多个传感器定时设置。
7.根据权利要求6所述的装置，其中所述定时电路包括多个定时电路设置，并且所述定时电路的定时基于所述多个定时电路设置。
8.根据权利要求7所述的装置，还包括定时设置存储器以选择所述多个定时电路设置中的一个定时电路设置。
9.根据权利要求7所述的装置，其中基于所述多个传感器定时设置中的每个传感器定时设置的所述传感器的所述定时对应于基于所述多个定时电路设置中的每个定时电路设置的所述定时电路的所述定时。
10.根据权利要求9所述的装置，其中所述控制器还被配置成针对所述多个传感器定时设置中的每个传感器定时设置来表征所述传感器的性能。
11.根据权利要求1所述的装置，还包括：
第二存储器；
第二定时电路，被配置成模拟所述第二存储器的第一操作以激活所述第二存储器的第二操作，
其中所述传感器还被配置成模拟所述第二定时电路的一部分，并且
所述控制器还被配置成基于模拟所述第二定时电路的所述一部分的所述传感器来调整所述第二存储器的操作参数。
12.根据权利要求11所述的装置，其中所述控制器被配置成在所述第二存储器处于断电模式时，操作所述传感器。
13.一种用于操作存储器的方法，包括：
操作定时电路以模拟所述存储器的第一操作；
基于模拟所述存储器的所述第一操作来激活所述存储器的第二操作；
通过传感器模拟所述定时电路的一部分；以及
基于模拟所述定时电路的所述一部分的所述传感器，调整所述存储器的操作参数。
14.根据权利要求13所述的方法，其中所述传感器包括环形振荡器，并且所述环形振荡器包括具有虚设位线的至少一个级。
15.根据权利要求14所述的方法，其中模拟所述定时电路的所述一部分包括下拉所述虚设位线的电压。
16.根据权利要求15所述的方法，其中模拟所述定时电路的所述一部分包括对所述虚设位线充电。
17.根据权利要求13所述的方法，其中所述传感器包括多个传感器定时设置，并且所述传感器的定时基于所述多个传感器定时设置。
18.根据权利要求17所述的方法，其中所述定时电路包括多个定时电路设置，并且所述定时电路的定时基于所述多个定时电路设置。
19.根据权利要求18所述的方法，还包括基于定时设置存储器来选择所述多个定时电路设置中的一个定时电路设置。
20.根据权利要求18所述的方法，其中基于所述多个传感器定时设置中的每个传感器定时设置的所述传感器的所述定时对应于基于所述多个定时电路设置中的每个定时电路设置的所述定时电路的所述定时。
21.根据权利要求20所述的方法，还包括针对所述多个传感器定时设置中的每个传感器定时设置来表征所述传感器的性能。
22.根据权利要求14所述的方法，还包括：
操作第二定时电路以模拟第二存储器的第一操作；
基于模拟所述第二存储器的所述第一操作来激活所述第二存储器的第二操作；
通过所述传感器模拟所述第二定时电路的一部分；以及
基于模拟所述第二定时电路的所述一部分的所述传感器，调整所述第二存储器的操作参数。
23.根据权利要求22所述的方法，还包括在所述第二存储器处于断电模式时，操作所述传感器。
24.一种装置，包括：
存储器，被配置成操作存储器操作；
定时电路，被配置成追踪所述存储器操作；
用于基于追踪所述存储器操作的所述定时电路来追踪所述存储器的性能的部件；和
用于基于用于追踪的所述部件来调整所述存储器的操作参数的部件。
25.根据权利要求24所述的装置，其中所述存储器包括至少一个位线，并且所述存储器操作包括在读取操作中下拉所述存储器的所述至少一个位线。
26.根据权利要求25所述的装置，其中基于追踪所述存储器操作的所述定时电路，用于追踪的所述部件以对应于所述存储器的性能特性的频率振荡。
27.根据权利要求26所述的装置，其中用于追踪的所述部件还追踪针对过程变化的所述存储器的性能。
CN201780041271.3A 2016-06-29 2017-05-11 关于全局过程变化、电压和温度的用于追踪sram存储器性能的裸片内专用振荡器 Active CN109416671B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/197,524 US9858217B1 (en) 2016-06-29 2016-06-29 Within-die special oscillator for tracking SRAM memory performance with global process variation, voltage and temperature
US15/197,524 2016-06-29
PCT/US2017/032232 WO2018004840A1 (en) 2016-06-29 2017-05-11 Within-die special oscillator for tracking sram memory performance with global process variation, voltage and temperature

Publications (2)

Publication Number Publication Date
CN109416671A true CN109416671A (zh) 2019-03-01
CN109416671B CN109416671B (zh) 2022-06-03

Family

ID=58993194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780041271.3A Active CN109416671B (zh) 2016-06-29 2017-05-11 关于全局过程变化、电压和温度的用于追踪sram存储器性能的裸片内专用振荡器

Country Status (4)

Country Link
US (1) US9858217B1 (zh)
EP (1) EP3479380B1 (zh)
CN (1) CN109416671B (zh)
WO (1) WO2018004840A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10748583B2 (en) * 2017-12-21 2020-08-18 Arm Limited Dummy bitline circuitry
US11966835B2 (en) 2018-06-05 2024-04-23 Nvidia Corp. Deep neural network accelerator with fine-grained parallelism discovery
US11769040B2 (en) 2018-09-10 2023-09-26 Nvidia Corp. Scalable multi-die deep learning system
US10715148B1 (en) * 2019-07-15 2020-07-14 Arm Limited Transient sensing circuitry
US11468945B2 (en) * 2020-10-15 2022-10-11 Arm Limited 3D storage architecture with tier-specific controls

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941184A (zh) * 2005-09-28 2007-04-04 海力士半导体有限公司 使用数字及模拟控制模式的电压控制延迟线的延迟单元
CN1945733A (zh) * 2005-09-28 2007-04-11 海力士半导体有限公司 半导体存储器件中的延迟锁定操作
US20070096775A1 (en) * 2005-10-31 2007-05-03 Mohamed Elgebaly Adaptive voltage scaling for an electronics device
US20070220388A1 (en) * 2006-03-02 2007-09-20 Quereshi Qadeer A Apparatus and method for adjusting an operating parameter of an integrated circuit
US20070280022A1 (en) * 2006-06-01 2007-12-06 Lam Van Nguyen Method and Apparatus for a Dummy SRAM Cell
US20090106013A1 (en) * 2007-10-17 2009-04-23 Unity Semiconductor Corporation Memory emulation using resistivity-sensitive memory
CN101523500A (zh) * 2006-10-25 2009-09-02 高通股份有限公司 具有可配置延迟跟踪的存储器装置
JP2010073282A (ja) * 2008-09-19 2010-04-02 Nec Electronics Corp 半導体装置、半導体装置の設計方法
CN101923892A (zh) * 2009-06-12 2010-12-22 台湾积体电路制造股份有限公司 稳定sram单元
CN102150213A (zh) * 2008-09-08 2011-08-10 飞思卡尔半导体公司 用于优化存储器读出放大器时序的电路和方法
US8305825B2 (en) * 2010-08-05 2012-11-06 Arm Limited Timing control circuit
JP2013045473A (ja) * 2011-08-22 2013-03-04 Fujitsu Semiconductor Ltd 半導体記憶装置、および、ビット線の充電方法
KR20130092174A (ko) * 2012-02-10 2013-08-20 에스케이하이닉스 주식회사 불휘발성 반도체 메모리 장치 및 이 장치의 데이터 센싱 방법
US8958237B1 (en) * 2013-11-13 2015-02-17 Taiwan Semiconductor Manufacturing Company Limited Static random access memory timing tracking circuit
US20150063009A1 (en) * 2013-08-27 2015-03-05 Synopsys, Inc. Dynamic static random access memory (sram) array characterization
US9123446B1 (en) * 2011-08-17 2015-09-01 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for memory speed characterization

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1750273B1 (en) 2005-08-05 2011-12-07 Infineon Technologies AG Memory cell with increased access reliability
DE102005060086B4 (de) 2005-12-15 2008-08-21 Qimonda Ag Mess-Verfahren für einen Halbleiterspeicher, und Halbleiterspeicher

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1945733A (zh) * 2005-09-28 2007-04-11 海力士半导体有限公司 半导体存储器件中的延迟锁定操作
CN1941184A (zh) * 2005-09-28 2007-04-04 海力士半导体有限公司 使用数字及模拟控制模式的电压控制延迟线的延迟单元
US20070096775A1 (en) * 2005-10-31 2007-05-03 Mohamed Elgebaly Adaptive voltage scaling for an electronics device
US20070220388A1 (en) * 2006-03-02 2007-09-20 Quereshi Qadeer A Apparatus and method for adjusting an operating parameter of an integrated circuit
US20070280022A1 (en) * 2006-06-01 2007-12-06 Lam Van Nguyen Method and Apparatus for a Dummy SRAM Cell
CN101523500A (zh) * 2006-10-25 2009-09-02 高通股份有限公司 具有可配置延迟跟踪的存储器装置
US20090106013A1 (en) * 2007-10-17 2009-04-23 Unity Semiconductor Corporation Memory emulation using resistivity-sensitive memory
CN102150213A (zh) * 2008-09-08 2011-08-10 飞思卡尔半导体公司 用于优化存储器读出放大器时序的电路和方法
JP2010073282A (ja) * 2008-09-19 2010-04-02 Nec Electronics Corp 半導体装置、半導体装置の設計方法
CN101923892A (zh) * 2009-06-12 2010-12-22 台湾积体电路制造股份有限公司 稳定sram单元
US8305825B2 (en) * 2010-08-05 2012-11-06 Arm Limited Timing control circuit
US9123446B1 (en) * 2011-08-17 2015-09-01 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for memory speed characterization
JP2013045473A (ja) * 2011-08-22 2013-03-04 Fujitsu Semiconductor Ltd 半導体記憶装置、および、ビット線の充電方法
KR20130092174A (ko) * 2012-02-10 2013-08-20 에스케이하이닉스 주식회사 불휘발성 반도체 메모리 장치 및 이 장치의 데이터 센싱 방법
US20150063009A1 (en) * 2013-08-27 2015-03-05 Synopsys, Inc. Dynamic static random access memory (sram) array characterization
US8958237B1 (en) * 2013-11-13 2015-02-17 Taiwan Semiconductor Manufacturing Company Limited Static random access memory timing tracking circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘皓等: "一种频率可调CMOS环形振荡器的分析与设计", 《电子器件》, no. 04, 30 December 2006 (2006-12-30) *

Also Published As

Publication number Publication date
US9858217B1 (en) 2018-01-02
EP3479380B1 (en) 2021-07-14
US20180004689A1 (en) 2018-01-04
CN109416671B (zh) 2022-06-03
EP3479380A1 (en) 2019-05-08
WO2018004840A1 (en) 2018-01-04

Similar Documents

Publication Publication Date Title
CN109416671A (zh) 关于全局过程变化、电压和温度的用于追踪sram存储器性能的裸片内专用振荡器
US6597629B1 (en) Built-in precision shutdown apparatus for effectuating self-referenced access timing scheme
CN103886892B (zh) 具有延迟跟踪以获得经改进时序容限的存储器装置
US20140085993A1 (en) Multiple bitcells tracking scheme semiconductor memory array
CN109416920B (zh) 用于存储器的改进的定时电路
CN102959633B (zh) 存储器写操作方法和电路
US8976614B2 (en) Tracking scheme for memory
TW201515007A (zh) 記憶體裝置以及在此記憶體裝置中執行存取操作的方法
EP3284090B1 (en) Word line and bit line tracking across diverse power domains
CN105895148A (zh) 一种低功耗的静态随机存储器及其写操作的控制方法
US6473356B1 (en) Low power read circuitry for a memory circuit based on charge redistribution between bitlines and sense amplifier
CN102903392A (zh) 存储单元测试电路及其测试方法
TWI769037B (zh) 記憶體電路以及記憶體陣列的喚醒操作的控制方法
US11468945B2 (en) 3D storage architecture with tier-specific controls
CN101814313B (zh) 单管单电容型铁电存储器
US7522461B2 (en) Memory device architecture and method for improved bitline pre-charge and wordline timing
CN101740115B (zh) 半导体存储装置及其读取访问方法
CN101874271A (zh) 读出列选择和读出数据总线预充电控制信号的互锁
US7133320B2 (en) Flood mode implementation for continuous bitline local evaluation circuit
CN108885888A (zh) 感测放大器和写驱动器使能方案
Singh et al. Architecture and design of a high performance SRAM for SOC design
Simopoulos et al. Memory write speed up via multi voltage driver on CeidMem Library
Wu et al. A high performance embedded SRAM compiler
KR20180107118A (ko) 감지 증폭기 랜덤 잡음 스트레스
US20150085592A1 (en) Bit-Line Discharge Assistance in Memory Devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant