CN109390030A - 一种寄存器以及闪存单元的分组设备和方法 - Google Patents
一种寄存器以及闪存单元的分组设备和方法 Download PDFInfo
- Publication number
- CN109390030A CN109390030A CN201811203948.1A CN201811203948A CN109390030A CN 109390030 A CN109390030 A CN 109390030A CN 201811203948 A CN201811203948 A CN 201811203948A CN 109390030 A CN109390030 A CN 109390030A
- Authority
- CN
- China
- Prior art keywords
- capacitor
- duration
- oxide
- semiconductor
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
Landscapes
- Read Only Memory (AREA)
Abstract
本发明实施例公开了一种寄存器以及闪存单元的分组设备和方法,所述寄存器包括第一反相器和与所述第一反相器串联的第二反相器,所述第一反相器包括:第一MOS管和第二MOS管,所述第二反相器包括:第三MOS管、第四MOS管和第五MOS管;其中:所述第一MOS管与所述第二MOS管串联接,且所述第一MOS的第一极与电源连接;所述第一MOS管、所述第二MOS管和所述第三MOS管串联接,且所述第三MOS管的第一极与所述电源连接。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种寄存器以及闪存单元的分组设备和方法。
背景技术
在NAND闪存中,相对技术中对NAND的存储串执行编程验证后,通常会根据编程验证的结果对NAND闪存单元进行分组;一般会将NAND闪存单元分为三组,第一组指的是编程验证失败且阈值电压与目标阈值电压的差值较大的NAND闪存单元,第二组指的是编程验证失败且阈值电压比较接近目标阈值电压的NAND闪存单元,第三组指的是编程验证成功的NAND闪存单元。
相对技术中一般采用先对项目中的所有的NAND闪存单元对应的位线的电容进行第一次充电,充电完成后进行放电,放电完成后根据放电后NAND闪存单元的电压与预定电压值的关系确定出属于第一组的NAND闪存单元;然后对剩余的NAND闪存单元对应的位线的电容进行第二次充电,充电完成后进行放电,放电完成后根据放电后NAND闪存单元的电压与预定电压值的关系确定出属于第二组的NAND闪存单元,进而剩余的未分组的NAND闪存单元属于第三组。但是,相对技术中的这种分组方法需要进行两次充电和两次放电,导致整个流程所需要的时间较长,进而影响整个工作效率。
发明内容
有鉴于此,本发明实施例期望提供一种寄存器以及闪存单元的分组设备和方法,解决了相对技术中对闪存单元进行分组的方法的流程所需的时间较长的问题,在实现对闪存单元分组的同时降低了所需的时间,且提高了工作效率。
为达到上述目的,本发明的技术方案是这样实现的:
本发明的实施例提供一种寄存器,所述寄存器包括第一反相器和与所述第一反相器串联的第二反相器,所述第一反相器包括:第一MOS管和第二MOS管,所述第二反相器包括:第三MOS管、第四MOS管和第五MOS管;其中:
所述第一MOS管与所述第二MOS管串联接,且所述第一MOS的第一极与电源连接;
所述第一MOS管、所述第二MOS管和所述第三MOS管串联接,且所述第三MOS管的第一极与所述电源连接。
上述方案中,所述第一MOS管的类型与所述第二MOS管的类型不同;
所述第三MOS管的类型与所述第四MOS管的类型相同,所述第三MOS管的类型与所述第五MOS管的类型不同。
上述方案中,所述第一MOS管的第二极与所述第二MOS管的第一极连接,所述第一MOS管的第三极与外接的MOS管连接;
所述第二MOS管的第二极接地,所述第二MOS管的第三极与外接的MOS管连接;
所述第三MOS管的第二极与所述第四MOS管的第一极连接,所述第三MOS管的第三极与外接的MOS管连接;
所述第四MOS管的第二极与所述第五MOS管的第一极连接,所述第四MOS管的第三极与外接的MOS管连接;
所述第五MOS管的第二极接地,所述第五MOS管的第三极与外接的MOS管连接。
本发明的实施例提供一种闪存单元的分组设备,所述设备包括:控制器和处理器,其中:
所述控制器,用于给存储阵列的每一闪存单元对应的电容充电第一时长;其中,所述第一时长满足第一预设时长;
所述控制器,还用于每一所述闪存单元对应的电容充电第一时长后,控制每一所述电容执行放电操作;
所述处理器,用于当检测到所述放电操作满足预设条件时,获取每一所述电容当前的电压值;
所述处理器,还用于基于每一所述电容当前的电压值与预设阈值电压的大小关系,对每一所述电容对应的闪存单元进行分组。
上述方案中,所述控制器还用于:
若每一所述闪存单元对应的电容充电第一时长,控制每一所述电容执行第一放电操作,并持续放电第二时长;
当每一所述电容持续第一放电操作第二时长,获取每一所述电容当前的第一电压值;
基于所述第一电压值,控制所述电容中的第一电容继续执行第二放电操作,并持续放电第三时长。
上述方案中,所述控制器还用于:
基于所述第一电压值,从所述电容中获取所述第一电压值小于第一子预设阈值电压的第二电容;
从所述电容中获取除所述第二电容外的电容,得到所述第一电容;
控制所述第一电容继续执行第二放电操作,并持续放电第三时长。
上述方案中,所述控制器还用于:
若每一所述闪存单元对应的电容充电第一时长,控制每一所述电容执行第一放电操作,并持续放电第二时长;
控制每一所述电容继续执行第二放电操作,并持续放电第三时长。
上述方案中,所述控制器还用于:
当检测到每一所述电容的放电操作的持续时间满足第二预设时长时,获取每一所述电容当前的电压值。
上述方案中,所述控制器还用于:
当检测到每一所述电容的第一放电操作的持续时间满足第二时长,获取每一所述电容当前的第一电压值;
当检测到所述第一电容或每一所述电容的第二放电操作的持续时间满足第三时长,获取每一所述第一电容或每一电容当前的第二电压值。
上述方案中,所述处理器还用于:
获取所述电容中第一电压值小于所述第一子预设阈值电压的第二电容,并确定所述第二电容对应的闪存单元为第一分组;
获取所述电容中的第二电压值小于第二子预设阈值电压的第三电容,并确定所述第三电容对应的闪存单元为第二分组;
获取所述电容中除所述第二电容和所述第三电容外的第四电容,并确定所述第四电容对应的闪存单元为第三分组。
上述方案中,所述设备还包括:第一寄存器和第二寄存器,所述第一寄存器和所述第二寄存器可以包括上述所述的任一寄存器,其中:
所述第一寄存器,用于存储所述电容对应的闪存单元中确定为所述第一分组的所述第二电容对应的闪存单元的分组结果;
所述第二寄存器,用于存储所述电容对应的闪存单元中确定为所述第二分组的所述第三电容对应的闪存单元的分组结果。
本发明的实施例提供一种闪存单元的分组方法,所述方法包括:
给存储阵列的每一闪存单元对应的电容充电第一时长;其中,所述第一时长满足第一预设时长;
每一所述闪存单元对应的电容充电第一时长后,控制每一所述电容执行放电操作;
当检测到所述放电操作满足预设条件时,获取每一所述电容当前的电压值;
基于每一所述电容当前的电压值与预设阈值电压的大小关系,对每一所述电容对应的闪存单元进行分组。
上述方案中,闪存单元的分组方法,其特征在于,所述方法包括:
若检测到存储阵列的存储串进行了验证,获取充电信号并基于所述充电信号给所述存储阵列的每一闪存单元对应的电容充电第一时长;其中,所述第一时长满足第一预设时长;
每一所述闪存单元对应的电容充电第一时长后,控制每一所述电容执行放电操作;
当检测到所述放电操作满足预设条件时,获取每一所述电容当前的电压值;
基于每一所述电容当前的电压值与预设阈值电压的大小关系,对每一所述电容对应的闪存单元进行分组。
上述方案中,所述基于所述第一电压值,控制所述电容中的第一电容继续执行第二放电操作,并持续放电第三时长,包括:
基于所述第一电压值,从所述电容中获取所述第一电压值小于第一子预设阈值电压的第二电容;
从所述电容中获取除所述第二电容外的电容,得到所述第一电容;
控制所述第一电容继续执行第二放电操作,并持续放电第三时长。
上述方案中,所述每一所述闪存单元对应的电容充电第一时长后,控制每一所述电容执行放电操作,包括:
若每一所述闪存单元对应的电容充电第一时长,控制每一所述电容执行第一放电操作,并持续放电第二时长;
控制每一所述电容继续执行第二放电操作,并持续放电第三时长。
上述方案中,所述当检测到所述放电操作满足预设条件时,获取每一所述电容当前的电压值,包括:
当检测到每一所述电容的放电操作的持续时间满足第二预设时长时,获取每一所述电容当前的电压值。
上述方案中,所述当检测到每一所述电容的放电操作的持续时间满足第二预设时长时,获取每一所述电容当前的电压值,包括:
当检测到每一所述电容的第一放电操作的持续时间满足第二时长,获取每一所述电容当前的第一电压值;
当检测到所述第一电容或每一所述电容的第二放电操作的持续时间满足第三时长,获取每一所述第一电容或每一电容当前的第二电压值。
上述方案中,所述基于每一所述电容当前的电压值与预设阈值电压的大小关系,对每一所述电容对应的闪存单元进行分组,包括:
获取所述电容中第一电压值小于所述第一子预设阈值电压的第二电容,并确定所述第二电容对应的闪存单元为第一分组;
获取所述电容中的第二电压值小于第二子预设阈值电压的第三电容,并确定所述第三电容对应的闪存单元为第二分组;
获取所述电容中除所述第二电容和所述第三电容外的第四电容,并确定所述第四电容对应的闪存单元为第三分组。
上述方案中,所述方法还包括:
存储所述电容对应的闪存单元中确定为所述第一分组的所述第二电容对应的闪存单元的分组结果至第一寄存器中,并存储所述电容对应的闪存单元中确定为所述第二分组的所述第三电容对应的闪存单元的分组结果至第二寄存器中;其中,所述第一寄存器和所述第二寄存器的写数据时间小于第三预设时长。
上述方案中,所述方法还包括:
通过所述存储阵列中的位线,给所述存储阵列的每一闪存单元对应的电容充电。
上述方案中,所述存储阵列为三维NAND型闪存存储阵列。
本发明的实施例所提供的寄存器以及闪存单元的分组设备和方法,给存储阵列的每一闪存单元对应的电容充电第一时长,第一时长满足第一预设时长;且每一闪存单元对应的电容充电第一时长后控制每一电容执行放电操作,当检测到放电操作满足预设条件时,获取每一电容当前的电压值,之后基于每一电容当前的电压值与预设阈值电压的大小关系,对每一电容对应的闪存单元进行分组,如此,只需要进行一次充电就可以将确定存储阵列中的闪存单元的分组,而不需要进行两次充电,减少了操作流程,从而解决了相对技术中对闪存单元进行分组的方法的流程所需的时间较长的问题,在实现对闪存单元分组的同时降低了所需的时间,且提高了工作效率。
附图说明
图1为本发明实施例提供的一种闪存单元的分组方法的流程示意图;
图2为本发明实施例提供的另一种闪存单元的分组方法的流程示意图;
图3为现有技术中对闪存单元进行分组和本发明实施例中提供的对闪存单元进行分组所需的时间的对比图;
图4为本发明实施例提供的又一种闪存单元的分组方法的流程示意图;
图5为本发明实施例提供的闪存单元的分组方法所应用的寄存器的结构示意图;
图6为本发明实施例提供的一种闪存单元的分组设备的结构示意图。
具体实施方式
以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所提供的实施例仅仅用以解释本发明,并不用于限定本发明。另外,以下所提供的实施例是用于实施本发明的部分实施例,而非提供实施本发明的全部实施例,在不冲突的情况下,本发明实施例记载的技术方案可以任意组合的方式实施。
本发明的实施例提供一种闪存单元的分组方法,参照图1所示,该方法包括以下步骤:
步骤101、若检测到存储阵列的存储串进行了验证,获取充电信号并基于充电信号给存储阵列的每一闪存单元对应的电容充电第一时长。
其中,第一时长满足第一预设时长。
在本发明的其它实施例中,步骤101、若检测到存储阵列的存储串进行了验证后,获取充电信号并基于充电信号给存储阵列的每一闪存单元对应的电容充电第一时长可以由闪存单元的分组设备来实现;充电信号可以是用来控制给闪存单元对应的电容进行充电的一种信号;在一种可行的实现方式中,充电信号可以是充电电压,即给闪存单元对应的电容施加充电电压;其中,给闪存单元对应的电容所施加的充电电压的大小可以是根据实际应用场景中所需要进行分组处理的闪存单元的参数来确定的。第一预设时长可以是存储阵列中的所有闪存单元对应的所有电容中,电容充满电时需要的最长的充电时间;第一时长可以是大于或等于第一预设时长的任一时长;例如,所有电容中需要的最长充电时间是0.5us,那么第一预设时长可以是0.5us;此时,第一时长可以是大于或等于0.5us的任一时长。当然,为了保证最大程度的减小操作时间,第一时长优选的可以是等于第一预设时长。
步骤102、每一闪存单元对应的电容充电第一时长后,控制每一电容执行放电操作。
其中,步骤102每一闪存单元对应的电容充电第一时长后,控制每一电容执行放电操作可以由闪存单元的分组设备来实现;控制存储阵列中的每一个闪存单元对应的电容放电的时候,可以是先控制每一个闪存单元对应的电容同时放电第二时长,在中间不间断的情况下继续控制每一个闪存单元对应的电容继续放电第三时长;或者,可以是先控制每一个闪存单元对应的电容同时放电第二时长,获取每一个电容放电第二时长时其的电压值,并根据该电压值继续控制所有电容中的第一电容继续放电第三时长;第一电容可以指的是电容中执行第一放电操作第二时长后当前的第一电压值大于或等于第一子预设阈值电压的电容。
步骤103、当检测到放电操作满足预设条件时,获取每一电容当前的电压值。
其中,步骤103当检测到放电操作满足预设条件时,获取每一电容当前的电压值可以由闪存单元的分组设备来实现;其中,每一电容当前的电压值可以指的是电容的放电操作所对应的放电时长满足一定时长后,电容的电压的大小。
步骤104、基于每一电容当前的电压值与预设阈值电压的大小关系,对每一电容对应的闪存单元进行分组。
其中,步骤104基于每一电容当前的电压值与预设阈值电压的大小关系,对每一电容对应的闪存单元进行分组可以是闪存单元的分组设备实现的;可以根据每一个电容执行放电操作后其的电压值的大小与预设阈值电压的大小,将存储阵列中的闪存单元进行分组;一般分组的时候,可以将电压值小于预设阈值电压的电容对应的闪存单元分为一组,将电压值大于预设阈值电压的电容对应的闪存单元分为一组,将所有电容中剩余的电容对应的闪存单元分为一组。需要说明的是,预设阈值电压可以包括两个不同大小的阈值电压。
本发明的实施例所提供的闪存单元的分组方法,给存储阵列的每一闪存单元对应的电容充电第一时长,第一时长满足第一预设时长;每一闪存单元对应的电容充电第一时长后控制每一电容执行放电操作,当检测到放电操作满足预设条件时,获取每一电容当前的电压值,之后基于每一电容当前的电压值与预设阈值电压的大小关系,对每一电容对应的闪存单元进行分组,如此,只需要进行一次充电就可以将确定存储阵列中的闪存单元的分组,而不需要进行两次充电,减少了操作流程,从而解决了相对技术中对闪存单元进行分组的方法的流程所需的时间较长的问题,在实现对闪存单元分组的同时降低了所需的时间,且提高了工作效率。
基于前述实施例,本发明的实施例提供一种闪存单元的分组方法,参照图2所示,该方法包括以下步骤:
步骤201、若检测到存储阵列的存储串进行了验证,闪存单元的分组设备获取充电信号并基于充电信号给存储阵列的每一闪存单元对应的电容充电第一时长。
其中,第一时长满足第一预设时长。
需要说明的是,该存储阵列可以为三维NAND型闪存存储阵列;在一种可行的实现方式中,再给存储阵列中的电容充电可以是通过给与每一个电容对应的位线进行充电来实现的。
在一种可行的实现方式中,本实施例中的验证可以指的是编程验证;当然,验证也可以指的是擦除验证,但是,第一时长、第二时长、第三时长和预设阈值电压等的设置与验证指的是编程验证时的值不同,具体可以根据擦除验证的实际应用来设置。
步骤202、若每一闪存单元对应的电容充电第一时长,闪存单元的分组设备控制每一电容执行第一放电操作,并持续放电第二时长。
其中,第二时长可以是预先设定的一个时长;在一种可行的实现方式中,第二时长可以是进行了粗验证的闪存单元对应的电容的正常放电时长。
步骤203、当每一电容持续第一放电操作第二时长,闪存单元的分组设备获取每一电容当前的第一电压值。
其中,第一电压值可以是存储阵列中的所有电容放电第二时长后,每一个电容此时的电压的大小。
步骤204、闪存单元的分组设备基于第一电压值,控制电容中的第一电容继续执行第二放电操作,并持续放电第三时长。
需要说明的是,第三时长可以小于第二时长,当然第三时长也可以大于或等于第二时长,可以根据实际的应用场景来确定第三时长的大小和与第二时长之间的大小关系;在一种可行的实现方式中,第三时长可以是进行了精验证的闪存单元对应的电容的正常放电时长减去进行了粗验证的闪存单元对应的电容的正常放电时长后,得到的差值。
其中,步骤204可以通过以下方式来实现:
204a1、闪存单元的分组设备基于第一电压值,从电容中获取第一电压值小于第一子预设阈值电压的第二电容。
其中,第二电容可以是所有电容中放电第二时长后其电压值小于第一子预设阈值电压的电容;第一子预设阈值电压可以是预先设定的一个电压值,且该第一子预设阈值电压可以是进行了粗验证的闪存单元对应的电容的正常放电第二时长后,该电容此时的电压值。
204b1、闪存单元的分组设备从电容中获取除第二电容外的电容,得到第一电容。
204c1、闪存单元的分组设备控制第一电容继续执行第二放电操作,并持续放电第三时长。
其中,在进行了第一放电操作后,可以从所有的电容中获取除电压值小于预设阈值电压的第二电容外的电容,并对其继续放电第三时长。需要说明的是,本实施例中,第一放电操作和第二放电操作之间会有一定的间断时间,该间断时间是获取每一个电容的电压值,并根据每一个电容的电压值从所有电容中获取第三电容所需的时间;但是,如图3中的3b所示,因为本实施例中只需要进行一次充电操作,并且,中间间断的时间要远远小于如图3中的3a所示现有技术中进行第二次充电的时间,因此,本实施例中提供的闪存单元的分组方法所需要的时间仍然远远小于现有技术中对闪存单元进行分组所需的时间。
或者,在本发明的其它实施例中,步骤204可以通过以下方式来实现:
204a2、若每一闪存单元对应的电容充电第一时长,闪存单元的分组设备控制每一电容执行第一放电操作,并持续放电第二时长。
步骤204b2、闪存单元的分组设备控制每一电容继续执行第二放电操作,并持续放电第三时长。
其中,本实施例中,第三时长和第二时长与上一实施例中所提到的第三时长和第二时长所指代的意思的一样的;本实施例中,在给每一个电容执行完第一放电操作后,中间不间断继续给每一个电容执行第二放电操作。需要说明的是,如图3中的3b所示,本实施例中进行的第一放电操作和第二放电操作是无间断的进行的,与如图3中的3a所示的现有技术中的第一次放电完成后,重新充电再进行第二次放电相比所需的时间极大的减少了。
步骤205、当检测到放电操作满足预设条件时,闪存单元的分组设备获取每一电容当前的电压值。
其中,放电操作满足预设条件可以指的是放电操作的持续时间满足一定时长。
步骤206、闪存单元的分组设备基于每一电容当前的电压值与预设阈值电压的大小关系,对每一电容对应的闪存单元进行分组。
需要说明的是,本实施例中与其它实施例中相同步骤和相同内容的说明,可以参照其它实施例中的描述,此处不再赘述。
本发明的实施例所提供的闪存单元的分组方法,只需要进行一次充电就可以将确定存储阵列中的闪存单元的分组,而不需要进行两次充电,减少了操作流程,从而解决了相对技术中对闪存单元进行分组的方法的流程所需的时间较长的问题,在实现对闪存单元分组的同时降低了所需的时间,且提高了工作效率。同时,更进一步的降低了所需的时间。
基于前述实施例,本发明的实施例提供一种闪存单元的分组方法,参照图4所示,该方法包括以下步骤:
步骤301、若检测到存储阵列的存储串进行了验证,闪存单元的分组设备获取充电信号并基于充电信号给存储阵列的每一闪存单元对应的电容充电第一时长。
其中,第一时长满足第一预设时长。
步骤302、若每一闪存单元对应的电容充电第一时长,闪存单元的分组设备控制每一电容执行第一放电操作,并持续放电第二时长。
步骤303、当每一电容持续第一放电操作第二时长,闪存单元的分组设备获取每一电容当前的第一电压值。
其中,步骤303之后可以选择执行步骤304-306,或者,选择执行步骤307-308;
步骤304、闪存单元的分组设备基于第一电压值,从电容中获取第一电压值小于第一子预设阈值电压的第二电容。
步骤305、闪存单元的分组设备从电容中获取除第二电容外的电容,得到第一电容。
步骤306、闪存单元的分组设备控制第一电容继续执行第二放电操作,并持续放电第三时长。
步骤307、若每一闪存单元对应的电容充电第一时长,控制每一电容执行第一放电操作,并持续放电第二时长。
步骤308、闪存单元的分组设备控制每一电容继续执行第二放电操作,并持续放电第三时长。
其中,步骤306和步骤308之后均可以执行步骤309;
步骤309、当检测到每一电容的放电操作的持续时间满足第二预设时长时,闪存单元的分组设备获取每一电容当前的电压值。
需要说明的是,第二预设时长可以是预先设置的一个时长,在实际的应用中该第二预设时长可以包括两种不同大小的时长;也就是说,第二预设时长包括第二时长和第三时长。
其中,步骤309可以通过以下方式来实现:
309a、当检测到每一电容的第一放电操作的持续时间满足第二时长,获取每一电容当前的第一电压值。
309b、当检测到第一电容或电容的第二放电操作的持续时间满足第三时长,获取每一第一电容或每一电容当前的第二电压值。
其中,若步骤303之后执行的是步骤304-306,此时步骤309a中需要获取每一第一电容当前的第二电压值;若步骤303之后执行的是步骤307-308,此时步骤309a中就需要获取每一电容当前的第二电压值。
步骤310、闪存单元的分组设备获取电容中第一电压值小于第一子预设阈值电压的第二电容,并确定第二电容对应的闪存单元为第一分组。
其中,若电容进行第一放电后第二电容对应的第一电压值小于第一子预设阈值电压,说明该第二电容放电比较快,那么该第二电容对应的闪存单元的电流过大;此时,可以说明该第二电容对应的闪存单元进行验证后的电压值大于粗阈值电压,那就可以将该第二电容归为第一分组;第一分组可以指的是验证失败,且验证后的电压值远远大于阈值电压。
步骤311、闪存单元的分组设备获取电容中的第二电压值小于第二子预设阈值电压的第三电容,并确定第三电容对应的闪存单元为第二分组。
其中,第二子预设阈值电压可以是预先设定的一个电压值,且该第二子预设阈值电压可以是进行了精验证的闪存单元对应的电容的正常放电第二时长后,该电容此时的电压值。需要说明的是,若电容进行第二放电后第三电容对应的第二电压值小于第二子预设阈值电压,说明该第三电容放电比较快,那么该第三电容对应的闪存单元的电流过大;此时,可以说明该第三电容对应的闪存单元进行验证后的电压值小于粗阈值电压但大于阈值电压,那就可以将该第三电容归为第二分组;第二分组可以指的是验证失败,且验证后的电压值比较接近阈值电压。
当然,如果303之后执行的是步骤304-306,那么此时可以是从第一电容中获取第二电压值小于第二子预设阈值电压的第三电容,此时的筛选速度会更快一些。
步骤312、闪存单元的分组设备获取电容中除第二电容和第三电容外的第四电容,并确定第四电容对应的闪存单元为第三分组。
其中,第三分组中可以包括的是验证成功的闪存单元。
在本发明的其它实施例中,基于前述实施例,该方法还可以包括以下步骤:
存储电容对应的闪存单元中确定为第一分组的第二电容对应的闪存单元的分组结果至第一寄存器中,并存储电容对应的闪存单元中确定为第二分组的第三电容对应的闪存单元的分组结果至第二寄存器中。
其中,第一寄存器和第二寄存器的写数据时间小于第三预设时长。第一寄存器和第二寄存器可以相同也可以不同。
在本发明其他实施例中,第三预设时长可以是现有技术中的寄存器进行数据写入时所需的时间。
需要说明的是,本实施例中与其它实施例中相同步骤和相同内容的说明,可以参照其它实施例中的描述,此处不再赘述。
本发明的实施例所提供的闪存单元的分组方法,只需要进行一次充电就可以将确定存储阵列中的闪存单元的分组,而不需要进行两次充电,减少了操作流程,从而解决了相对技术中对闪存单元进行分组的方法的流程所需的时间较长的问题,在实现对闪存单元分组的同时降低了所需的时间,且提高了工作效率。同时,更进一步的降低了所需的时间。
基于前述实施例,本发明的实施例提供一种寄存器,参照图5所示,寄存器包括第一反相器和第二反相器,第一反相器包括:第一MOS管和第二MOS管,第二反相器包括:第三MOS管、第四MOS管和第五MOS管;其中:
第一MOS管与第二MOS管串联接,且第一MOS的第一极与电源连接;
第一MOS管、第二MOS管和第三MOS管串联接,且第三MOS管的第一极与电源连接。
在一种可行的实现方式中,第一MOS管的类型与第二MOS管的类型不同;
第三MOS管的类型与第四MOS管的类型相同,第三MOS管的类型与第五MOS管的类型不同。
在一种可行的实现方式中,第一MOS管可以是P型MOS管,第二MOS管可以是N型MOS管;第三MOS管可以是P型MOS管,第四MOS管可以是P型MOS管,第五MOS管可以是N型MOS管。
在本发明的其它实施例中,第一MOS管的第二极与第二MOS管的第一极连接,第一MOS管的第三极与外接的MOS管连接;
第二MOS管的第二极接地,第二MOS管的第三极与外接的MOS管连接;
第三MOS管的第二极与第四MOS管的第一极连接,第三MOS管的第三极与外接的MOS管连接;
第四MOS管的第二极与第五MOS管的第一极连接,第四MOS管的第三极与外接的MOS管连接;
第五MOS管的第二极接地,第五MOS管的第三极与外接的MOS管连接。
需要说明的是,在实际应用过程中,可以通过控制第三MOS关断,使得电源不再给第二反相器供电,进而提高在该寄存器中写数据的时间;进一步,保证了闪存单元分组结果写入寄存器的时间的缩短,更进一步的降低了所需的时间。
在一种可行的实现方式中,第一极可以指的是漏极,第二极可以指的是源极,第三极可以指的是栅极。
基于前述实施例,本发明的实施例提供一种闪存单元的分组设备,该设备可以应用于图1~2和4对应的实施例提供的一种闪存单元的分组方法中,参照图6所示,该设备4可以包括:控制器41,处理器42和接口43,其中
控制器41,用于若检测到存储阵列的存储串进行了验证,通过接口43获取充电信号并基于充电信号给存储阵列的每一闪存单元对应的电容充电第一时长;
其中,第一时长满足第一预设时长。
控制器41,还用于每一闪存单元对应的电容充电第一时长后,控制每一电容执行放电操作;
处理器42,用于当检测到放电操作满足预设条件时,获取每一电容当前的电压值;
处理器42,还用于基于每一电容当前的电压值与预设阈值电压的大小关系,对每一电容对应的闪存单元进行分组。
在本发明的其它实施例中,控制器41还用于执行以下步骤:
若每一闪存单元对应的电容充电第一时长,控制每一电容执行第一放电操作,并持续放电第二时长;
当每一电容持续第一放电操作第二时长,获取每一电容当前的第一电压值;
基于第一电压值,控制电容中的第一电容继续执行第二放电操作,并持续放电第三时长。
在本发明的其它实施例中,控制器41还用于执行以下步骤:
基于第二第一电压值,从电容中获取第二第一电压值与小于第一子预设阈值电压电压的第二电容;
从电容中获取除第二电容外的电容,得到第一电容;
控制第一电容继续执行放电操作,并持续放电第三时长。
在本发明的其它实施例中,控制器41还用于执行以下操作:
若每一闪存单元对应的电容充电第一时长,控制每一电容执行第一放电操作,并持续放电第二时长;
控制每一电容继续执行第二放电操作,并持续放电第三时长。
在本发明的其它实施例中,控制器41,还用于当检测到每一电容的放电操作的持续时间满足第二预设时长时,获取每一电容当前的电压值。
在本发明的其它实施例中,控制器41还用于执行以下步骤:
当检测到每一电容的第一放电操作的持续时间满足第二时长,获取每一电容当前的第一电压值;
当检测到第一电容或每一电容的第二放电操作的持续时间满足第三时长,获取每一第一电容或每一电容当前的第二电压值。
在本发明的其它实施例中,处理器42还用于执行以下步骤:
获取电容中第一电压值小于第一子预设阈值电压的第二电容,并确定第二电容对应的闪存单元为第一分组;
获取电容中的第二电压值小于第二子预设阈值电压的第三电容,并确定第三电容对应的闪存单元为第二分组;
获取电容中除第二电容和第三电容外的第四电容,并确定第四电容对应的闪存单元为第三分组。
在本发明的其它实施例中,设备还包括:第一寄存器和第二寄存器,其中:
第一寄存器,用于存储电容对应的闪存单元中确定为第一分组的第二电容对应的闪存单元的分组结果;
第二寄存器,用于存储电容对应的闪存单元中确定为第二分组的第三电容对应的闪存单元的分组结果。
其中,第一寄存器和第二寄存器可以分别指的是图5对应的实施例所提供的寄存器。
本发明的实施例所提供的闪存单元的分组设备,只需要进行一次充电就可以将确定存储阵列中的闪存单元的分组,而不需要进行两次充电,减少了操作流程,从而解决了相对技术中对闪存单元进行分组的方法的流程所需的时间较长的问题,在实现对闪存单元分组的同时降低了所需的时间,且提高了工作效率。同时,更进一步的降低了所需的时间。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件,但很多情况下前者是更佳的实施方式。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中,包括若干指令用以使得一台终端设备(可以是手机,计算机,服务器,空调器,或者网络设备等)执行本发明各个实施例所描述的方法。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上仅为本发明的优选实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (20)
1.一种寄存器,其特征在于,所述寄存器包括第一反相器和与所述第一反相器串联的第二反相器,所述第一反相器包括:第一MOS管和第二MOS管,所述第二反相器包括:第三MOS管、第四MOS管和第五MOS管;其中:
所述第一MOS管与所述第二MOS管串联接,且所述第一MOS的第一极与电源连接;
所述第一MOS管、所述第二MOS管和所述第三MOS管串联接,且所述第三MOS管的第一极与所述电源连接。
2.根据权利要求1所述的寄存器,其特征在于,
所述第一MOS管的类型与所述第二MOS管的类型不同;
所述第三MOS管的类型与所述第四MOS管的类型相同,所述第三MOS管的类型与所述第五MOS管的类型不同。
3.根据权利要求1或2所述的寄存器,其特征在于,
所述第一MOS管的第二极与所述第二MOS管的第一极连接,所述第一MOS管的第三极与外接的MOS管连接;
所述第二MOS管的第二极接地,所述第二MOS管的第三极与外接的MOS管连接;
所述第三MOS管的第二极与所述第四MOS管的第一极连接,所述第三MOS管的第三极与外接的MOS管连接;
所述第四MOS管的第二极与所述第五MOS管的第一极连接,所述第四MOS管的第三极与外接的MOS管连接;
所述第五MOS管的第二极接地,所述第五MOS管的第三极与外接的MOS管连接。
4.一种闪存单元的分组设备,其特征在于,所述设备包括:控制器和处理器,其中:
所述控制器,用于给所述存储阵列的每一闪存单元对应的电容充电第一时长;其中,所述第一时长满足第一预设时长;
所述控制器,还用于每一所述闪存单元对应的电容充电第一时长后,控制每一所述电容执行放电操作;
所述处理器,用于当检测到所述放电操作满足预设条件时,获取每一所述电容当前的电压值;
所述处理器,还用于基于每一所述电容当前的电压值与预设阈值电压的大小关系,对每一所述电容对应的闪存单元进行分组。
5.根据权利要求4所述的设备,其特征在于,所述控制器还用于:
若每一所述闪存单元对应的电容充电第一时长,控制每一所述电容执行第一放电操作,并持续放电第二时长;
当每一所述电容持续第一放电操作第二时长,获取每一所述电容当前的第一电压值;
基于所述第一电压值,控制所述电容中的第一电容继续执行第二放电操作,并持续放电第三时长。
6.根据权利要求5所述的设备,其特征在于,所述控制器还用于:
基于所述第一电压值,从所述电容中获取所述第一电压值小于第一子预设阈值电压的第二电容;
从所述电容中获取除所述第二电容外的电容,得到所述第一电容;
控制所述第一电容继续执行第二放电操作,并持续放电第三时长。
7.根据权利要求4所述的设备,其特征在于,所述控制器还用于:
若每一所述闪存单元对应的电容充电第一时长,控制每一所述电容执行第一放电操作,并持续放电第二时长;
控制每一所述电容继续执行第二放电操作,并持续放电第三时长。
8.根据权利要求4所述的设备,其特征在于,所述控制器还用于:
当检测到每一所述电容的放电操作的持续时间满足第二预设时长时,获取每一所述电容当前的电压值。
9.根据权利要求8所述的设备,其特征在于,所述控制器还用于:
当检测到每一所述电容的第一放电操作的持续时间满足第二时长,获取每一所述电容当前的第一电压值;
当检测到所述第一电容或每一所述电容的第二放电操作的持续时间满足第三时长,获取每一所述第一电容或每一电容当前的第二电压值。
10.根据权利要求9所述的设备,其特征在于,所述处理器还用于:
获取所述电容中第一电压值小于所述第一子预设阈值电压的第二电容,并确定所述第二电容对应的闪存单元为第一分组;
获取所述电容中的第二电压值小于第二子预设阈值电压的第三电容,并确定所述第三电容对应的闪存单元为第二分组;
获取所述电容中除所述第二电容和所述第三电容外的第四电容,并确定所述第四电容对应的闪存单元为第三分组。
11.根据权利要求10所述的设备,其特征在于,所述设备还包括:第一寄存器和第二寄存器,所述第一寄存器和所述第二寄存器包括权利要求1~3中任一所述的寄存器,其中:
所述第一寄存器,用于存储所述电容对应的闪存单元中确定为所述第一分组的所述第二电容对应的闪存单元的分组结果;
所述第二寄存器,用于存储所述电容对应的闪存单元中确定为所述第二分组的所述第三电容对应的闪存单元的分组结果。
12.一种闪存单元的分组方法,其特征在于,所述方法包括:
给存储阵列的每一闪存单元对应的电容充电第一时长;其中,所述第一时长满足第一预设时长;
每一所述闪存单元对应的电容充电第一时长后,控制每一所述电容执行放电操作;
当检测到所述放电操作满足预设条件时,获取每一所述电容当前的电压值;
基于每一所述电容当前的电压值与预设阈值电压的大小关系,对每一所述电容对应的闪存单元进行分组。
13.根据权利要求12所述的方法,其特征在于,所述每一所述闪存单元对应的电容充电第一时长后,控制每一所述电容执行放电操作,包括:
若每一所述闪存单元对应的电容充电第一时长,控制每一所述电容执行第一放电操作,并持续放电第二时长;
当每一所述电容持续第一放电操作第二时长,获取每一所述电容当前的第一电压值;
基于所述第一电压值,控制所述电容中的第一电容继续执行第二放电操作,并持续放电第三时长。
14.根据权利要求13所述的方法,其特征在于,所述基于所述第一电压值,控制所述电容中的第一电容继续执行第二放电操作,并持续放电第三时长,包括:
基于所述第一电压值,从所述电容中获取所述第一电压值小于第一子预设阈值电压的第二电容;
从所述电容中获取除所述第二电容外的电容,得到所述第一电容;
控制所述第一电容继续执行第二放电操作,并持续放电第三时长。
15.根据权利要求12所述的方法,其特征在于,所述每一所述闪存单元对应的电容充电第一时长后,控制每一所述电容执行放电操作,包括:
若每一所述闪存单元对应的电容充电第一时长,控制每一所述电容执行第一放电操作,并持续放电第二时长;
控制每一所述电容继续执行第二放电操作,并持续放电第三时长。
16.根据权利要求12所述的方法,其特征在于,所述当检测到所述放电操作满足预设条件时,获取每一所述电容当前的电压值,包括:
当检测到每一所述电容的放电操作的持续时间满足第二预设时长时,获取每一所述电容当前的电压值。
17.根据权利要求16所述的方法,其特征在于,所述当检测到每一所述电容的放电操作的持续时间满足第二预设时长时,获取每一所述电容当前的电压值,包括:
当检测到每一所述电容的第一放电操作的持续时间满足第二时长,获取每一所述电容当前的第一电压值;
当检测到所述第一电容或每一所述电容的第二放电操作的持续时间满足第三时长,获取每一所述第一电容或每一电容当前的第二电压值。
18.根据权利要求17所述的方法,其特征在于,所述基于每一所述电容当前的电压值与预设阈值电压的大小关系,对每一所述电容对应的闪存单元进行分组,包括:
获取所述电容中第一电压值小于所述第一子预设阈值电压的第二电容,并确定所述第二电容对应的闪存单元为第一分组;
获取所述电容中的第二电压值小于第二子预设阈值电压的第三电容,并确定所述第三电容对应的闪存单元为第二分组;
获取所述电容中除所述第二电容和所述第三电容外的第四电容,并确定所述第四电容对应的闪存单元为第三分组。
19.根据权利要求17所述的方法,其特征在于,所述方法还包括:
存储所述电容对应的闪存单元中确定为所述第一分组的所述第二电容对应的闪存单元的分组结果至第一寄存器中,并存储所述电容对应的闪存单元中确定为所述第二分组的所述第三电容对应的闪存单元的分组结果至第二寄存器中;其中,所述第一寄存器和所述第二寄存器的写数据时间小于第三预设时长。
20.根据权利要求12所述的方法,其特征在于,所述存储阵列为三维NAND型闪存存储阵列。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811203948.1A CN109390030A (zh) | 2018-10-16 | 2018-10-16 | 一种寄存器以及闪存单元的分组设备和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811203948.1A CN109390030A (zh) | 2018-10-16 | 2018-10-16 | 一种寄存器以及闪存单元的分组设备和方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109390030A true CN109390030A (zh) | 2019-02-26 |
Family
ID=65427501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811203948.1A Pending CN109390030A (zh) | 2018-10-16 | 2018-10-16 | 一种寄存器以及闪存单元的分组设备和方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109390030A (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101488367A (zh) * | 2007-11-29 | 2009-07-22 | 海力士半导体有限公司 | 用于验证非易失性存储装置的编程的方法 |
CN101796591A (zh) * | 2007-07-03 | 2010-08-04 | 桑迪士克公司 | 使用针对改进感测的不同参考电平的非易失性存储器中的粗略/精细编程验证 |
CN103165184A (zh) * | 2011-12-12 | 2013-06-19 | 三星电子株式会社 | 存储装置、执行读或写操作的方法和包括其的存储器系统 |
CN103325419A (zh) * | 2012-03-23 | 2013-09-25 | 力晶科技股份有限公司 | 电平移位电路以及利用电平移位电路的半导体装置 |
CN105070319A (zh) * | 2015-08-07 | 2015-11-18 | 北京兆易创新科技股份有限公司 | 一种锁存器和锁存器输出方法 |
CN106158029A (zh) * | 2014-10-06 | 2016-11-23 | 华邦电子股份有限公司 | 页面缓冲器 |
CN106158028A (zh) * | 2014-12-03 | 2016-11-23 | 华邦电子股份有限公司 | 快闪存储器及其编程方法 |
-
2018
- 2018-10-16 CN CN201811203948.1A patent/CN109390030A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101796591A (zh) * | 2007-07-03 | 2010-08-04 | 桑迪士克公司 | 使用针对改进感测的不同参考电平的非易失性存储器中的粗略/精细编程验证 |
CN101488367A (zh) * | 2007-11-29 | 2009-07-22 | 海力士半导体有限公司 | 用于验证非易失性存储装置的编程的方法 |
CN103165184A (zh) * | 2011-12-12 | 2013-06-19 | 三星电子株式会社 | 存储装置、执行读或写操作的方法和包括其的存储器系统 |
CN103325419A (zh) * | 2012-03-23 | 2013-09-25 | 力晶科技股份有限公司 | 电平移位电路以及利用电平移位电路的半导体装置 |
CN106158029A (zh) * | 2014-10-06 | 2016-11-23 | 华邦电子股份有限公司 | 页面缓冲器 |
CN106158028A (zh) * | 2014-12-03 | 2016-11-23 | 华邦电子股份有限公司 | 快闪存储器及其编程方法 |
CN105070319A (zh) * | 2015-08-07 | 2015-11-18 | 北京兆易创新科技股份有限公司 | 一种锁存器和锁存器输出方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105098876A (zh) | 电池充电方法以及用于该方法的电池管理系统 | |
CN103578558A (zh) | 半导体存储器件及其操作方法 | |
CN109062827A (zh) | 闪存控制装置、闪存控制系统以及闪存控制方法 | |
CN107132904B (zh) | 一种ddr系统的控制系统及控制方法 | |
CN103390424A (zh) | 一种存储器的擦除/编程方法及装置 | |
CN103310839A (zh) | 缩短擦除操作的方法与装置 | |
CN101231888A (zh) | 在闪速存储器件中对数据进行编程的方法 | |
US20020024088A1 (en) | Non-volatile semiconductor memory device | |
CN106328203A (zh) | 闪存装置及其编程操作的初始化方法 | |
CN107068184A (zh) | 存储器装置及操作存储器的方法 | |
CN103543901A (zh) | 生成菜单的方法和装置 | |
CN108519806A (zh) | 一种芯片控制方法、装置、计算机设备和计算机存储介质 | |
KR20120079326A (ko) | 비휘발성 메모리 소자 및 이의 프로그램 방법 | |
CN105702292B (zh) | 一种非易失存储器的数据恢复方法和装置 | |
CN112631664B (zh) | 信号分配方法、装置、计算机设备及可读存储介质 | |
CN109390030A (zh) | 一种寄存器以及闪存单元的分组设备和方法 | |
CN105045479A (zh) | 一种图标显示方法及电子设备 | |
US10644361B2 (en) | Electronic device and method for charging and managing power of electronic device | |
CN107037977A (zh) | 一种基于移动终端的数据写入控制方法及系统 | |
KR101212745B1 (ko) | 플래시 메모리 장치 및 프로그램 검증 방법 | |
CN106776190A (zh) | 一种eMMC写入测试方法和装置 | |
CN103811074A (zh) | 闪存的储存状态决定方法及其相关系统 | |
CN103440881B (zh) | 一种内容可寻址存储器系统、寻址方法及装置 | |
CN109935194A (zh) | Led显示屏的显示控制方法、装置及存储介质 | |
US10181356B2 (en) | Flash memory counter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190226 |