CN103440881B - 一种内容可寻址存储器系统、寻址方法及装置 - Google Patents

Abstract

本发明公开了一种内容可寻址存储器系统、寻址方法及装置，能够搜索出和搜索关键字匹配度最高的字的存储地址。该寻址方法包括：根据CAM阵列存储的M个字和搜索关键字的比较结果，输出该M个字分别对应的电平信号；和该搜索关键字匹配的比特位的数量最多的字对应的电平信号为第一电平信号，和该搜索关键字匹配的比特位的数量非最多的字对应的电平信号为第二电平信号；确定出该第一电平信号所对应的在该CAM阵列存储字的存储地址。

Description

一种内容可寻址存储器系统、寻址方法及装置

技术领域

本发明涉及存储器技术领域，尤其涉及一种内容可寻址存储器系统、寻址方法及装置。

背景技术

现有技术中，广泛采用的一种CAM（ContentAddressableMemory，内容可寻址存储器）单元的结构如图1所示，一个CAM单元可以存储一个比特位的数据，该一个比特位的数据具体被存储在CAM单元的存储子单元101中，位线BL和反相位线/BL构成位线对，在字线WL输入高电平，晶体管Q1和Q2导通时，通过位线对可以向存储子单元101中写入数据，或者从存储子单元101中读取数据；匹配线ML被预先充电至高电平，搜索线SL和反相搜索线/SL构成搜索线对，通过该搜索线对可以向比较子单元102输入一个比特位的数据，比较子单元102对存储子单元101中存储的数据和通过搜索线对输入的数据进行比较，若存储子单元101中存储的数据和通过搜索线对输入的数据不匹配，比较子单元102中会形成放电通道，使匹配线ML放电，将匹配线ML的电平拉低，若存储子单元101中存储的数据和通过搜索线对输入的数据匹配时，比较子单元102中则不会形成放电通道，匹配线ML保持高电平不变。

图2所示为现有CAM系统的结构示意图，包括CAM阵列201、匹配线读出电路202和优先编码器203。其中，CAM阵列201由M×N个CAM单元构成，每一行的N个CAM单元用于存储一个字，即该CAM阵列201中存储了M个字，和M个匹配线一一对应；通过CAM阵列201的各搜索线对可以输入搜索关键字的各个比特位，CAM阵列201针对自身存储的M个字中的每个字，将该字的各个比特位和搜索关键字的各个比特位进行比较；若该字的各个比特位和搜索关键字的各个比特位完全匹配，对应的匹配线输出高电平信号，若该字的各个比特位和搜索关键字的各个比特位不完全匹配，对应的匹配线经历放电过程后，输出地电平；匹配线读出电路202对CAM阵列201输出的各信号进行调整，将高电平信号均调整至优先编码器203中逻辑“1”对应的电平，调整后输出至优先编码器203，优先编码器203确定出输入为逻辑“1”的端口对应在CAM阵列201存储字的存储地址，并按照预设规则（如按照地址优先级）输出，即确定出的地址为和搜索关键字完全匹配的字的存储地址。

可见，采用图2所示的CAM系统，只能在CAM阵列存储的数据中搜索出和搜索关键字完全匹配的字的存储地址，当不存在和搜索关键字完全匹配的字时，无法搜索出和搜索关键字匹配度最高的字的存储地址，例如和搜索关键字仅有一个比特位不匹配的字。

发明内容

本发明实施例提供一种内容可寻址存储器系统、寻址方法及装置，用以解决现有技术中CAM系统无法搜索出和搜索关键字匹配度最高的字的存储地址的问题。

一种内容可寻址存储器系统，包括内容可寻址存储器CAM阵列、匹配度求大电路、匹配线读出电路和地址编码器，其中：

所述CAM阵列用于将自身存储的M个字和搜索关键字进行比较；

所述匹配度求大电路用于根据所述M个字分别对应的比较结果，输出所述M个字分别对应的电平信号；和所述搜索关键字匹配的比特位的数量最多的字对应的电平信号为第一电平信号，和所述搜索关键字匹配的比特位的数量非最多的字对应的电平信号为第二电平信号；

所述匹配线读出电路用于对所述匹配度求大电路输出的M个电平信号分别进行调整后输出；

所述地址编码器用于确定出所述第一电平信号调整后的信号所对应的在所述CAM阵列存储字的存储地址。

一种寻址方法，包括：

根据CAM阵列存储的M个字和搜索关键字的比较结果，输出所述M个字分别对应的电平信号；和所述搜索关键字匹配的比特位的数量最多的字对应的电平信号为第一电平信号，和所述搜索关键字匹配的比特位的数量非最多的字对应的电平信号为第二电平信号；

确定出所述第一电平信号所对应的在所述CAM阵列存储字的存储地址。一种寻址装置，包括：

电平信号生成单元，用于根据CAM阵列存储的M个字和搜索关键字的比较结果，输出所述M个字分别对应的电平信号；和所述搜索关键字匹配的比特位的数量最多的字对应的电平信号为第一电平信号，和所述搜索关键字匹配的比特位的数量非最多的字对应的电平信号为第二电平信号；

确定单元，用于确定出所述第一电平信号所对应的在所述CAM阵列存储字的存储地址。

采用本发明实施例提供的方案，将CAM阵列存储的M个字和搜索关键字进行比较，根据该M个字分别对应的比较结果，输出该M个字分别对应的电平信号，并且和搜索关键字匹配的比特位的数量最多的字对应的电平信号为第一电平信号，和搜索关键字匹配的比特位的数量非最多的字对应的电平信号为第二电平信号，确定出第一电平信号所对应的在CAM阵列存储字的存储地址。第一电平信号对应的字即为和搜索关键字匹配的比特位的数量最多的字，即和搜索关键字匹配度最高的字，因此，采用本发明实施例的方案能够搜索出和搜索关键字匹配度最高的字的存储地址。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：

图1为现有技术中CAM单元的结构示意图；

图2为现有技术中CAM系统的结构示意图；

图3为本发明实施例1提供的寻址方法的流程图；

图4为本发明实施例2提供的寻址装置的示意图；

图5为本发明实施例3提供的CAM系统的结构示意图；

图6为本发明实施例3提供的匹配度求大电路的结构示意图；

图7为本发明实施例3提供的CAM系统的各电压信号时序图。

具体实施方式

为了给出能够搜索出和搜索关键字匹配度最高的字的存储地址的实现方案，本发明实施例提供了一种内容可寻址存储器系统、寻址方法及装置，以下结合说明书附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

实施例1：

本发明实施例1提供了一种寻址方法，如图3所示，具体包括：

步骤301、根据CAM阵列存储的M个字和搜索关键字的比较结果，输出该M个字分别对应的电平信号；和该搜索关键字匹配的比特位的数量最多的字对应的电平信号为第一电平信号，和该搜索关键字匹配的比特位的数量非最多的字对应的电平信号为第二电平信号；

步骤302、确定出该第一电平信号所对应的在该CAM阵列存储字的存储地址。

CAM阵列存储的M个字分别对应一个电平信号，本步骤302确定出和第一电平信号对应的字的存储地址，即为和搜索关键字匹配的比特位的数量最多的字的存储地址。

上述寻址方法具体可以通过硬件实现，也可以通过软件实现。

在CAM阵列中，该M个字分别对应的匹配线均被预先充电至高电平，在CAM阵列存储的M个字和搜索关键字进行比较时，如果存储的字的各个位和搜索关键字的各个位不完全匹配，无论存储的字和搜索关键字匹配的比特位的数量有多少，该字对应的匹配线均会被放电至低电平，但是，匹配线的放电速度不同。如果存储的字和搜索关键字不匹配的比特位的数量越多，即存储的字和搜索关键字匹配度越低时，形成的放电通道则会越多，匹配线放电速度越快；反之，如果存储的字和搜索关键字不匹配的比特位的数量越少，即存储的字和搜索关键字匹配度越高时，形成的放电通道则会越少，匹配线放电速度越慢；如果存储的字和搜索关键字不存在不匹配的比特位，即存储的字和搜索关键字完全匹配时，则不会形成放电通道。

所以，和搜索关键字匹配的比特位的数量最少的字，即和搜索关键字匹配度最低的字对应的匹配线的电压下降速度最快；和搜索关键字匹配的比特位的数量最多的字，即和搜索关键字匹配度最高的字对应的匹配线的电压下降速度最慢。

因此，在CAM阵列中，该M个字分别对应的匹配线的电压即表征了该M个字分别对应的比较结果，更具体的，是该M个字分别对应的匹配线的电压的下降速度表征了该M个字分别对应的比较结果。

步骤301中，根据该M个字分别对应的比较结果，输出该M个字分别对应的电平信号，为了将和搜索关键字匹配度最高的字与其它存储的字进行区分，针对和搜索关键字匹配度最高的字输出的第一电平信号和针对其它字输出的第二电平信号应该为不同的电平信号。

在本发明实施例1中，上述第一电平信号具体可以为高电平信号，第二电平信号具体为低电平信号；在本发明的另一实施例中，上述第一电平信号具体也可以为低电平信号，第二电平信号具体为高电平信号。

可见，采用本发明实施例1提供的方法，最终能够搜索出和搜索关键字匹配度最高的字的存储地址。

实施例2：

基于同一发明构思，根据本发明上述实施例1提供的寻址方法，相应地，本发明实施例2还提供一种寻址装置，其结构示意图如图4所示，具体包括：

电平信号生成单元401，用于根据CAM阵列存储的M个字和搜索关键字的比较结果，输出该M个字分别对应的电平信号；和该搜索关键字匹配的比特位的数量最多的字对应的电平信号为第一电平信号，和该搜索关键字匹配的比特位的数量非最多的字对应的电平信号为第二电平信号；

确定单元402，用于确定出该第一电平信号所对应的在该CAM阵列存储字的存储地址。

进一步的，该第一电平信号具体为高电平信号，该第二电平信号具体为低电平信号。

上述各单元的功能可对应于图3所示流程中的相应处理步骤，在此不再赘述。

上述实施例1提供的寻址方法具体可以有多种实现方式，下述实施例3即为其中一种具体的实现方式。

实施例3：

本发明实施例3提供一种CAM系统，如图5所示，包括CAM阵列501、匹配度求大电路502、匹配线读出电路503和地址编码器504，其中：

CAM阵列501用于将自身存储的M个字和搜索关键字进行比较；

匹配度求大电路502用于根据该M个字分别对应的比较结果，输出该M个字分别对应的电平信号；和该搜索关键字匹配的比特位的数量最多的字对应的电平信号为第一电平信号，和该搜索关键字匹配的比特位的数量非最多的字对应的电平信号为第二电平信号；

匹配线读出电路503用于对该匹配度求大电路502输出的M个电平信号分别进行调整后输出；

地址编码器504用于确定出该第一电平信号调整后的信号所对应的在CAM阵列501存储字的存储地址。

CAM阵列501存储的M个字分别对应一个电平信号，地址编码器504确定出和第一电平信号调整后的信号对应的字的存储地址，即为和搜索关键字匹配的比特位的数量最多的字的存储地址。

匹配度求大电路502具体也可以有多种实现方式，在本发明实施例3中，匹配度求大电路502设有M个锁存端和M个信号输出端，并且该M个锁存端与该M个信号输出端一一对应；匹配度求大电路502的M个锁存端分别连接CAM阵列501的M个匹配线，匹配度求大电路502的M个信号输出端分别连接匹配线读出电路503的M个信号输入端。

在本发明实施例3中，第一电平信号具体为高电平信号，第二电平信号具体为低电平信号。

匹配度求大电路502具体可以采用图6所示的结构，具体包括M个支路，每个支路的第一端作为匹配度求大电路502的一个锁存端，每个支路的第二端作为匹配度求大电路502的一个信号输出端；每个支路包括第一开关K1、电容C、第二开关K2、M-1个N型MOS管和一个P型MOS管，其中：

第一开关K1的一端作为该支路的第一端；第一开关K1的另一端、电容C的一端和第二开关K2的一端相连；第二开关的另一端、M-1个N型MOS管的漏极和P型MOS管的漏极相连，相连后的连接端作为该支路的第二端；电容C的另一端接地；M-1个N型MOS管的源极接地，栅极分别连接其它M-1个支路的第二端；P型MOS管的源极为直流电源接线端，栅极为偏置电压接线端。

第一开关K1和第二开关K2具体可以为晶闸管开关，由第一控制电压Vct1控制第一开关K1的导通和关断，由第二控制电压Vct2控制第二开关K2的导通和关断。

基于本发明实施例3提供的CAM系统，具体在搜索和搜索关键字匹配度最高的字的存储地址时，可以有如下两种对匹配度求大电路502的控制方法：

方法一：

采用该方法时的各电压信号时序图如图7所示，VML为CAM阵列501的各匹配线的电压，其中，VML[i]为和搜索关键字匹配度最高的字对应的匹配线电压；Vct1为用于控制第一开关K1的第一控制电压；VC为匹配度求大电路502各支路中电容C的电压，其中，VC[i]为和搜索关键字匹配度最高的字对应的电容电压；Vp为偏置电压；Vct2为用于控制第二开关K2的第二控制电压；Vo为匹配度求大电路502的各信号输出端电压，其中，Vo[i]为和搜索关键字匹配度最高的字对应的信号输出端电压。

在t1时刻，为CAM阵列501的M个匹配线预先充电至预设电压时，通过第一控制电压Vct1控制匹配度求大电路502的M个第一开关K1闭合导通；通过闭合导通的第一开关K1，匹配度求大电路502各支路中的电容C也被充电至预设电压；

在t2时刻，通过CAM阵列501的搜索线对SL和/SL输入搜索关键字，CAM阵列501开始将自身存储的M个字和搜索关键字进行比较，各匹配线开始放电，匹配度不同放电速度也不同；第一预设时间后的t3时刻，控制匹配度求大电路502的M个第一开关断开；第一开关断开前的第一预设时间内，电容C处于放电状态；第一开关断开时，电容C停止放电；具体实施时，通过仿真可以确定在不同数量的放电通道下匹配线放电至低电平所需时长，根据该仿真结果设置第一预设时间；

由于在存储的字和搜索关键字匹配度越低时，放电通道数量越多，对应的匹配线的电压下降速度越快，因此对应的电容C放电第一预设时间后电压越小；反之，由于在存储的字和搜索关键字匹配度越高时，放电通道数量越少，对应的匹配线的电压下降速度越慢，因此对应的电容C放电第一预设时间后电压越大；

在t4时刻，可以通过第二控制电压Vct2控制所述匹配度求大电路502的M个第二开关K2闭合导通。

在控制匹配度求大电路502中的各支路的第二开关K2闭合导通后，各支路中的电容C放电至后端连接的各N型MOS管。电压最大的电容C能使其它支路上的N型MOS管迅速导通，将其它支路的第二端的电平拉低，仅有电压最大的电容C所在的支路的第二端的电压被增强至高电平。

方法二：

在为CAM阵列501的M个匹配线预先充电至预设电压时，匹配度求大电路502的M个第一开关K1断开，不为匹配度求大电路502各支路中的电容C充电；

在CAM阵列501开始将自身存储的M个字和搜索关键字进行比较时，控制匹配度求大电路502的M个第一开关K1闭合导通；通过闭合导通的第一开关K1，匹配度求大电路502各支路中的电容C处于充电状态；

第二预设时间后，控制匹配度求大电路502的M个第一开关K1断开；此时，匹配度求大电路502各支路中的电容C停止充电；

由于在存储的字和搜索关键字匹配度越低时，放电通道数量越多，对应的匹配线的电压下降速度越快，因此对应的电容C充电第二预设时间后电压越小；反之，由于在存储的字和搜索关键字匹配度越高时，放电通道数量越少，对应的匹配线的电压下降速度越慢，因此对应的电容C充电第二预设时间后电压越大；

控制所述匹配度求大电路的M个第二开关K2闭合导通。

无论采用上述两种方法中的任意一种对控制匹配度求大电路502进行控制，CAM阵列501中存储的和搜索关键字匹配度最高的字对应的支路的电容电压最大。在控制匹配度求大电路502中的各支路的第二开关K2闭合导通后，仅有电压最大的电容C所在的支路的第二端的电压被增强至高电平，其它支路的第二端的电压均被拉低。

即匹配度求大电路502中，仅有和搜索关键字匹配度最高的字对应的输出端可以输出高电平信号，其它输出端均输出低电平信号。

如果CAM阵列501存储的字中存在多个字和搜索关键字的匹配度相同，并且均为最高时，理论上，匹配度求大电路502中，该多个字对应的多个信号输出端电压相同，其电压值均位于P型MOS管源极的输入电压和地电平之间。然而在实际工作中，由于开关噪声、耦合、电路不对称等各种原因，该多个字对应的多个信号输出端电压不可能完全相同，匹配度求大电路502会通过竞争机制使得具有较高电压的端口获得增强，直至增强到高电平，而具有较低电压的端口受到抑制并衰减，直至减小到低电平。

匹配线读出电路503对匹配度求大电路502输出的M个电平信号分别进行调整后输出，将高电平信号均调整至地址编码器504中逻辑“1”对应的电平，将低电平信号均调整至地电平，调整后输出至地址编码器504，由地址编码器504确定出输入为逻辑“1”的端口对应在CAM阵列501存储字的存储地址，并输出。此为现有技术，在此不再进行详细描述。

上述图6所示的匹配度求大电路502仅为一个示例，并不用于限定本发明，任意能够针对和搜索关键字匹配度最高的字输出高电平信号，针对其它字输出低电平信号的电路均可以作为本发明实施例3中匹配度求大电路502的实现方式。

可见，采用本发明实施例3提供的CAM系统，能够搜索出和搜索关键字最匹配的字的存储地址。

在本发明的其它实施例中，也可以采用其它结构的匹配度求大电路502实现针对和搜索关键字匹配度最高的字输出低电平信号，针对其它字输出高电平信号，具体实现方式有很多种，在此不再赘述。

综上所述，本发明实施例提供的方案，能够搜索出和搜索关键字匹配度最高的字的存储地址。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种内容可寻址存储器系统，其特征在于，包括内容可寻址存储器CAM阵列、匹配度求大电路、匹配线读出电路和地址编码器，其中：

所述CAM阵列用于将自身存储的M个字和搜索关键字进行比较；

所述匹配度求大电路用于根据所述CAM阵列中所述M个字分别对应的匹配线的电压下降速度，输出所述M个字分别对应的电平信号；电压下降速度最慢的匹配线对应的字对应的电平信号为第一电平信号，电压下降速度非最慢的匹配线对应的字对应的电平信号为第二电平信号；

所述匹配线读出电路用于对所述匹配度求大电路输出的M个电平信号分别进行调整后输出；

所述地址编码器用于确定出所述第一电平信号调整后的信号在所述CAM阵列存储的M个字中所对应的字的存储地址，确定出的存储地址即为和所述搜索关键字匹配的比特位的数量最多的字的存储地址。

2.如权利要求1所述的内容可寻址存储器系统，其特征在于，所述匹配度求大电路设有M个锁存端和M个信号输出端，并且所述M个锁存端与所述M个信号输出端一一对应；所述匹配度求大电路的M个锁存端分别连接所述CAM阵列的M个匹配线，所述匹配度求大电路的M个信号输出端分别连接所述匹配线读出电路的M个信号输入端。

3.如权利要求1或2所述的内容可寻址存储器系统，其特征在于，所述第一电平信号具体为高电平信号，所述第二电平信号具体为低电平信号。

4.如权利要求3所述的内容可寻址存储器系统，其特征在于，所述匹配度求大电路具体包括M个支路，每个支路包括第一开关、电容、第二开关、M-1个N型MOS管和一个P型MOS管，其中：

所述第一开关的一端作为所述每个支路的第一端；所述第一开关的另一端、所述电容的一端和所述第二开关的一端相连；所述第二开关的另一端、所述M-1个N型MOS管的漏极和所述P型MOS管的漏极相连，相连后的连接端作为所述每个支路的第二端；所述电容的另一端接地；所述M-1个N型MOS管的源极接地，栅极分别连接其它M-1个支路的第二端；所述P型MOS管的源极为直流电源接线端，栅极为偏置电压接线端；

所述M个支路的M个第一端作为所述匹配度求大电路的M个锁存端，所述M个支路的M个第二端作为所述匹配度求大电路的M个信号输出端。

5.如权利要求4所述的内容可寻址存储器系统，其特征在于，在为所述CAM阵列的M个匹配线预先充电至预设电压时，所述匹配度求大电路的M个第一开关闭合导通；在所述CAM阵列开始将自身存储的M个字和搜索关键字进行比较的第一预设时间后，所述匹配度求大电路的M个第一开关断开；以及所述匹配度求大电路的M个第二开关闭合导通。

6.如权利要求4所述的内容可寻址存储器系统，其特征在于，在所述CAM阵列开始将自身存储的M个字和搜索关键字进行比较时，所述匹配度求大电路的M个第一开关闭合导通；第二预设时间后，所述匹配度求大电路的M个第一开关断开；以及所述匹配度求大电路的M个第二开关闭合导通。

7.一种寻址方法，其特征在于，包括：

根据CAM阵列存储的M个字和搜索关键字的比较时，所述CAM阵列中所述M个字分别对应的匹配线的电压下降速度，输出所述M个字分别对应的电平信号；电压下降速度最慢的匹配线对应的字对应的电平信号为第一电平信号，电压下降速度非最慢的匹配线对应的字对应的电平信号为第二电平信号；

确定出所述第一电平信号在所述CAM阵列存储的M个字中所对应的字的存储地址，确定出的存储地址即为和所述搜索关键字匹配的比特位的数量最多的字的存储地址。

8.如权利要求7所述的方法，其特征在于，所述第一电平信号具体为高电平信号，所述第二电平信号具体为低电平信号。

9.一种寻址装置，其特征在于，包括：

电平信号生成单元，用于根据CAM阵列存储的M个字和搜索关键字的比较时，所述CAM阵列中所述M个字分别对应的匹配线的电压下降速度，输出所述M个字分别对应的电平信号；电压下降速度最慢的匹配线对应的字对应的电平信号为第一电平信号，电压下降速度非最慢的匹配线对应的字对应的电平信号为第二电平信号；

确定单元，用于确定出所述第一电平信号在所述CAM阵列存储的M个字中所对应的字的存储地址，确定出的存储地址即为和所述搜索关键字匹配的比特位的数量最多的字的存储地址。

10.如权利要求9所述的装置，其特征在于，所述第一电平信号具体为高电平信号，所述第二电平信号具体为低电平信号。