CN106158029A - 页面缓冲器 - Google Patents

页面缓冲器 Download PDF

Info

Publication number
CN106158029A
CN106158029A CN201510196431.4A CN201510196431A CN106158029A CN 106158029 A CN106158029 A CN 106158029A CN 201510196431 A CN201510196431 A CN 201510196431A CN 106158029 A CN106158029 A CN 106158029A
Authority
CN
China
Prior art keywords
node
data
mentioned
memory cell
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510196431.4A
Other languages
English (en)
Other versions
CN106158029B (zh
Inventor
李钟午
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN106158029A publication Critical patent/CN106158029A/zh
Application granted granted Critical
Publication of CN106158029B publication Critical patent/CN106158029B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明提供了一种页面缓冲器，所述页面缓冲器包括预先充电开关、第一开关、读取开关、写入开关、闩锁电路、数据开关以及致能开关。预先充电开关耦接于供应节点以及位线之间，供应电压提供至供应节点，位线耦接至所选择的存储器单元。第一开关耦接于位线以及数据节点之间，读取开关耦接于数据节点以及输入/输出节点之间，写入开关耦接于与数据节点互为反相的反相数据节点以及输入/输出节点之间。闩锁电路耦接于数据节点以及反相数据节点之间，数据开关耦接于反相数据节点以及第一节点之间，致能开关耦接于第一节点以及接地端之间。本发明可以降低芯片的面积。

Description

页面缓冲器
技术领域
本发明有关于与非门快闪式存储器的一种页面缓冲器，特别有关于与非门快闪式存储器用以降低晶体管数目的页面缓冲器。
背景技术
快闪式存储器通常区分为，或非门快闪式存储器以及与非门快闪式存储器。在或非门快闪式存储器中，存储器单元与位线并联连接，类似互补式金氧半场效晶体管(CMOS)的或非门的并联的晶体管，因而称之为或非门快闪式存储器。或非门快闪式存储器的存储器单元可随机被存取，因此或非门快闪式存储器主要用于个人电脑的基本输入输出系统(BIOS)、或专用集成电路(ASIC)的韧体。另一方面，与非门快闪式存储器的存储器单元为串联连接，因而使得与非门快闪式存储器的存储器单元的尺寸小于或非门快闪式存储器的存储器单元的尺寸。所以，与非门快闪式存储器主要用于储存装置，例如硬碟或记忆卡。
除了每一存储器单元的控制闸极下有一浮动闸极之外，与非门快闪式存储器的每一存储器单元类似标准的半导体场效应晶体管(MOSFET)，其中浮动闸极由一氧化层来隔绝。植入于浮动闸极的电子会受困数年，因而调整存储器单元的临限电压值。与非门快闪式存储器的传统的单阶储存单元(SLC)可具有一正常临限电压或一调整后临限电压，因此可提供与非门快闪式存储器两个状态(也就是，一位元)。目前，为了增加与非门快闪式存储器的存储器单元的整合性，因为具有多个临限电压值的多阶储存单元(MLC)提供与非门快闪式存储器多于一位元，因而广泛应用于与非门快闪式存储器中。
然而在一与非门快闪式存储器中，高密度的状态下页面缓冲器的大小并不重要，而在低密度的存储器(如64M位元、128M位元、256M位元或1G位元)中页面缓冲器的大小却显得重要。为了降低低密度与非门快闪式存储器的芯片面积，我们需要更有效率且具有更少的晶体管数目的页面缓冲器，来降低芯片面积。
发明内容
本发明提供一种页面缓冲器，解决现有技术中页面缓冲器具有过多的晶体管数量，导致芯片面积庞大的问题。
有鉴于此，本发明提出一种页面缓冲器，适用于一与非门快闪式存储器阵列，包括一预先充电开关、一第一开关、一读取开关、一写入开关、一闩锁电路、一数据开关以及一致能开关。上述预先充电开关耦接于一供应节点以及一位线之间，且由一预先充电信号所控制，其中上述位线耦接至上述与非门快闪式存储器阵列之一所选择的存储器单元，且一供应电压提供至上述供应节点。上述第一开关耦接于上述位线以及一数据节点之间，且由一编程信号所控制。上述读取开关耦接于上述数据节点以及一输入/输出节点之间，且由一读取信号所控制。上述写入开关耦接于一反相数据节点以及上述输入/输出节点之间，且由一写入信号所控制，其中上述数据节点以及上述反相数据节点互为反相。上述闩锁电路耦接于上述数据节点以及上述反相数据节点之间。上述数据开关耦接于上述反相数据节点以及一第一节点之间，且由上述位线所控制。上述致能开关，耦接于上述第一节点以及一接地端之间，且由一致能信号所控制。
根据本发明的一实施例，上述页面缓冲器操作于一读取操作，其中上述读取操作包括下列步骤：设定上述数据节点至一低逻辑电平以及上述反相数据节点至一高逻辑电平；利用由上述预先充电信号所控制的上述预先充电开关，预先充电上述位线；以及通过上述输入/输出节点，感测上述所选择的存储器单元的数据而得到上述所选择的存储器单元储存的数据。
根据本发明的一实施例，上述感测上述所选择的存储器单元的数据而得到上述所选择的存储器单元储存的数据的步骤还包括下列步骤：通过上述位线，感测上述所选择的存储器单元储存的数据，其中当上述所选择的存储器单元为一擦除单元时，对上述位线放电，当上述所选择的存储器单元为一编程单元时，将上述位线维持于上述供应电压；利用上述致能信号提供一脉冲至上述致能开关；以及利用反相数据节点感测上述位线的数据，其中当上述所选择的存储器单元为上述编程单元时，对上述反相数据节点放电，当上述所选择的存储器单元为上述擦除单元时，将反相数据节点维持于上述供应电压。
根据本发明的另一实施例，上述页面缓冲器操作于一编程操作，其中上述编程操作包括以下步骤：设定上述数据节点至一高逻辑电平以及上述反相数据节点至一低逻辑电平；经由上述写入开关，发送一编程数据至上述反相数据节点；通过上述闩锁电路，设定上述数据节点为一反相编程数据，其中上述编程数据以及上述反相编程数据为反相；通过上述第一开关，自上述数据节点传送上述反相编程数据至上述位线；以及利用上述位线的上述反相编程数据，编程上述所选择的存储器单元。
根据本发明的一实施例，当上述编程数据位于上述低逻辑电平时，上述所选择的存储器单元被编程为一擦除单元，当上述编程数据位于上述高逻辑电平时，上述所选择的存储器单元被编程为一编程单元。
根据本发明的一实施例，上述第一开关为一传输门，其中上述传输门包括一P型晶体管以及一N型晶体管。上述P型晶体管耦接于上述位线以及上述数据节点，且由一反相编程信号所控制，其中上述反相编程信号以及上述编程信号为反相。上述N型晶体管，耦接于上述位线以及上述数据节点，且由上述编程信号所控制。
根据本发明的一实施例，上述闩锁电路包括一第一反相器以及一第二反相器。上述第一反相器，包括一第一P型晶体管以及一第一N晶体管。上述第一P型晶体管耦接于一第一电源节点以及上述反相数据节点，且由上述数据节点所控制。上述第一N晶体管耦接于上述反相数据节点以及一第一参考节点之间，且由上述数据节点所控制。上述第二反相器，包括一第二P型晶体管以及一第二N型晶体管。上述第二P型晶体管耦接于一第二电源节点以及上述数据节点之间，且由上述反相数据节点所控制。上述第二N型晶体管耦接于上述数据节点以及一第二参考节点之间，且由上述反相数据节点所控制。
根据本发明的一实施例，上述数据缓冲器操作于一读取操作，上述读取操作包括以下步骤：将上述数据节点设定至一低逻辑电平以及将上述反相数据节点设定至一高逻辑电平；利用由上述预先充电信号所控制的预先充电开关，预先充电上述位线；以及通过上述输入输出节点，感测上述所选择的存储器单元储存的数据而得到上述所选择的存储器单元储存的数据。
根据本发明的一实施例，上述将上述数据节点设定至上述低逻辑电平以及将上述反相数据节点设定至上述高逻辑电平的步骤包括以下步骤：通过利用上述读取信号所导通的上述读取开关，自上述输入/输出节点传送一重置信号至上述数据节点，其中上述重置信号位于上述低逻辑电平；将上述第一电源节点以及上述第一参考节点偏压至上述供应电压，且将上述第二电源节点以及上述第二参考节点偏压至上述接地电平；通过上述第一反相器，将上述反相数据节点设定至上述高逻辑电平；将上述第一电源节点以及上述第二电源节点偏压至上述供应电压，且将上述第一参考节点以及上述第二参考节点偏压至上述接地电平；以及不导通上述读取开关。
根据本发明的一实施例，上述感测上述所选择的存储器单元储存的数据而得到上述所选择的存储器单元储存的数据的步骤还包括以下步骤：利用上述位线，感测上述所选择的存储器单元储存的数据，其中当上述所选择的存储器单元为一擦除单元时，对上述位线放电，当上述所选择的存储器单元为一编程单元时，将上述位线维持于上述供应电压；利用上述致能信号，提供一脉冲至上述致能开关；以及通过上述反相数据节点，感测上述位线的数据，其中当上述所选择的存储器单元为上述编程单元时，对上述反相数据节点放电，当上述所选择的存储器单元为上述擦除单元，将上述反相数据节点维持于上述供应电压。
根据本发明的另一实施例，上述页面缓冲器操作于一编程操作，其中上述编程操作包括以下步骤：将上述数据节点设定至一高逻辑电平以及将上述反相数据节点设定至一低逻辑电平；通过上述写入开关，发送一编程数据至上述反相数据节点；利用上述闩锁电路，设定上述数据节点为一反相编程数据，其中上述编程数据以及上述反相编程数据互为反相；通过上述第一开关，自上述数据节点传送上述反相编程数据至上述位线；以及利用上述位线的上述反相编程数据编程上述所选择的存储器单元。
根据本发明的一实施例，上述将上述数据节点设定至上述高逻辑电平以及将上述反相数据节点设定至上述低逻辑电平的步骤还包括以下步骤：通过由上述写入信号导通的上述写入开关，自输入/输出节点传送一设定数据至上述反相数据节点，其中上述设定数据位于上述低逻辑电平；将上述第二电源节点以及上述第二参考节点偏压至上述供应电压，且将上述第一电源节点以及上述第一参考节点偏压至上述接地电平；通过上述第二反相器，将上述数据节点设定至上述高逻辑电平；将上述第一电源节点以及上述第二电源节点偏压至上述供应电压，且将上述第一参考节点以及上述第二参考节点偏压至上述接地电平；以及不导通上述写入开关。
根据本发明的一实施例，上述利用上述闩锁电路设定上述数据节点至上述反相编程数据的步骤还包括以下步骤：将上述第二电源节点以及上述第二参考节点偏压至上述供应电压，且将上述第一电源节点以及上述第一参考节点偏压至上述接地电平；利用上述第二反相器以及上述编程数据，设定上述数据节点为上述反相编程数据；以及将上述第一电源节点以及上述第二电源节点偏压至上述供应电压，且将上述第一参考节点以及上述第二参考节点偏压至上述接地电平。
根据本发明的一实施例，当上述编程数据位于上述低逻辑电平时，上述所选择的存储器单元编程为一擦除单元，当上述编程数据位于上述高逻辑电平时，上述所选择的存储器单元编程为一编程单元。
本发明提供一种页面缓冲器，页面缓冲器使用的晶体管数目少，有效降低了低密度与非门快闪式存储器的芯片面积。
附图说明
图1显示根据本发明的一实施例所述的页面缓冲器的方块图；
图2显示根据本发明的一实施例所述的图1的页面缓冲器的电路图；
图3显示根据本发明的一实施例所述的操作于读取操作时的页面缓冲器的流程图；
图4显示根据本发明的一实施例所述的操作于数据重置操作时的页面缓冲器的流程图；
图5显示根据本发明的一实施例所述的操作于编程操作时的数据缓冲器的流程图；
图6显示根据本发明的一实施例所述的操作于数据设定操作时的数据缓冲器的流程图；以及
图7显示根据本发明的一实施例所述的图5的步骤S53的流程图。
符号说明：
100 页面缓冲器电路
101 预先充电开关
102 第一开关
103 读取开关
104 写入开关
105、205 闩锁电路
106 数据开关
107 致能开关
110、210 与非门快闪式存储器阵列
201 预先充电P型晶体管
202 传输门
203 读取N型晶体管
204 写入N型晶体管
206 数据N型晶体管
207 致能N型晶体管
212 P型晶体管
215 第一反相器
222 N型晶体管
225 第二反相器
235 第一P型晶体管
245 第一N型晶体管
255 第二P型晶体管
265 第二N型晶体管
PS1 第一电源节点
PR1 第一参考节点
PS2 第二电源节点
PR2 第二参考节点
PS 供应节点
SEN 致能信号
SPRE_CHG 预先充电信号
SPGM 编程信号
SPGMB 反相编程信号
SR 读取信号
SW 写入信号
NI/O 输入/输出节点
N1 第一节点
BL 位线
D 数据节点
DB 反相数据节点
S31～S37 步骤流程
S41～S45 步骤流程
S51～S55 步骤流程
S61～S65 步骤流程
S71～S73 步骤流程
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特例举一较佳实施例，并配合所附附图，来做详细说明如下：
以下将介绍根据本发明所述的较佳实施例。必须要说明的是，本发明提供了许多可应用的发明概念，在此所揭露的特定实施例，仅是用于说明达成与运用本发明的特定方式，而不可用以局限本发明的范围。
图1显示根据本发明的一实施例所述的页面缓冲器的方块图。如图1所示，页面缓冲器电路100包括预先充电开关101、第一开关102、读取开关103、写入开关104、闩锁电路105、数据开关106以及致能开关107。预先充电开关101耦接于供应节点PS以及位线BL之间，其中供应电压VS提供至供应节点PS。
预先充电节点101由预先充电信号SPRE_CHG所控制，而将位线BL预先充电至高逻辑电平。根据本发明的一实施例，位线BL被预先充电至供应电压VS(图中未标示)。此外，位线BL也耦接至与非门快闪式存储器阵列110，根据本发明的一实施例，当选择了与非门快闪式存储器阵列110的一存储器单元(并未显示于图1)时，位线BL耦接至所选择的存储器单元。
第一开关102由编程信号SPGM所控制，而将数据节点D的数据传送至位线BL，读取开关103由读取信号SR所控制，而将数据节点D的数据发送至输入/输出节点NI/O，写入开关104由写入信号SW所控制，而将反相数据节点DB的数据传送至输入/输出节点NI/O，其中数据节点D的数据与反相数据节点DB的数据互为反相。根据本发明的一实施例，当数据节点D的数据位于高逻辑电平时，反相数据节点DB的数据为于低逻辑电平，反之亦然。
闩锁电路105耦接于数据节点D以及反相数据节点DB之间，并且闩锁电路105用以维持数据节点D的数据以及反相数据节点DB的数据互为反相。数据开关106由位线BL控制而将反相数据节点DB耦接至第一节点N1，致能开关107由致能信号SEN所控制而将第一节点N1耦接至接地端。
图2显示根据本发明的一实施例所述的图1的页面缓冲器的电路图。如图2所示，预先充电开关101由预先充电P型晶体管201所替代，其中预先充电P型晶体管201由预先充电信号SPRE_CHG所控制。图1的第一开关102由传输门202所替代，传输门202包括P型晶体管212以及N型晶体管222，其中P型晶体管212由反相编程信号SPGMB所控制，N型晶体管222由编程信号SPGM所控制。反相编程信号SPGMB与编程信号SPGM互为反相，根据本发明的一实施例，反相编程信号SPGMB可视为编程信号SPGM经由一反相器所产生。
图1的闩锁电路105由图2的闩锁电路205所替代，闩锁电路205包括第一反相器215以及第二反相器225，第一反相器215耦接至第一电源节点PS1以及第一参考节点PR1，第二反相器225耦接至第二电源节点PS2以及第二参考节点PR2。第一反相器215包括第一P型晶体管235以及第一N型晶体管245。
第一P型晶体管235耦接于第一电源节点PS1以及反相数据节点DB之间，且由数据节点D所控制。第一N型晶体管245耦接于反相数据节点DB以及第一参考节点PR1之间，且由数据节点D所控制。第二P型晶体管255耦接于第二电源节点PS2以及数据节点D之间，且由反相数据节点DB所控制。第二N型晶体管265耦接于数据节点D以及第二参考节点PR2，且由反相数据节点DB所控制。
因为第一反相器215以及第二反相器225为背对背(back-to-back)相连接，使得数据节点D的数据以及反相数据节点DB的数据相互为反相信号。也就是，当反相数据节点DB为低逻辑电平时，数据节点D为高逻辑电平，反之亦然。根据本发明的一实施例，第一电源节点PS1、第一参考节点PR1、第二电源节点PS2以及第二参考节点PR2皆变化于供应电压VS以及接地电平之间。
此外，读取开关103以及写入开关104分别由读取N型晶体管203以及写入N型晶体管204所替代，图1的数据开关106由数据N型晶体管206所替代，致能开关107由致能N型晶体管207所替代。
图3显示根据本发明的一实施例所述的操作于读取操作时的页面缓冲器的流程图。为了清楚说明本发明，以下针对读取操作的叙述将连带图2所示电路图一并解释。
如图3所示，页面缓冲器电路200操作于数据重置操作(data reset operation)，使得闩锁电路205将数据节点D设定为低逻辑电平(即，接地电平)且将反相数据节点DB设定为高逻辑电平(即，供应电压VS(图中未标示))(步骤S31)，数据重置操作将会于以下段落详细说明。随后，预先充电P型晶体管201对位线BL预先充电(步骤S32)。
预先充电P型晶体管201由预先充电信号SPRE_CHG所控制，当位线BL经由预先充电P型晶体管201预先充电时，预先充电信号SPRE_CHG位于低逻辑电平(即，接地电平)而致能预先充电P型晶体管201，使得位线BL因供应电压VS提供至供应节点PS而充电至高逻辑电平(即供应电压VS)。
位线BL充电至供应电压VS之后，选取与非门快闪式存储器阵列210的一存储器单元(步骤S33)。利用位线BL，来感测所选择的存储器单元的数据(步骤S34)。根据本发明的一实施例，当所选择的存储器单元为擦除单元(erase cell)时，则对位线BL放电；当所选择的存储器单元为编程单元(program cell)时，则将位线BL维持于供应电压VS。
随后，致能信号SEN提供一脉冲来导通致能开关207(步骤S35)；利用反相数据节点DB，来感测位线BL的数据(步骤S36)。因为致能开关207已由一脉冲来导通，因此当位线BL位于高逻辑电平时，反相数据节点DB经由数据开关206以及致能开关207而放电；当位线BL位于低逻辑电平(即，接地电平)时，反相数据节点DB维持于高逻辑电平(即，供应电压VS)。总结，当所选择的存储器单元为编程单元时，则对反相数据节点DB放电；当所选择的存储器单元为擦除单元时，反相数据节点DB则维持为供应电压VS。最后，储存于所选择的存储器单元的数据经由读取N型晶体管203而输出于输入/输出节点NI/O(步骤S37)。
图4显示根据本发明的一实施例所述的操作于数据重置操作时的页面缓冲器的流程图。因为读取N型晶体管203由读取信号SR所导通，使得位于低逻辑电平的重置数据，由输入/输出节点NI/O经由读取N型晶体管203而传送至数据节点D(步骤S41)。
将第一电源节点PS1以及第一参考节点PR1皆偏压至供应电压VS(图中未标示)，且将第二电源节点PS2以及第二参考节点PR2皆偏压至接地电平(步骤S42)，使第一反相器215为导通，而第二反相器225为不导通，反相数据节点DB因而经由第一反相器215的第一P型晶体管235而被拉升至高逻辑电平(步骤S43)。随后，将第一电源节点PS1以及第二电源节点PS2皆偏压至供应电压VS，且第一参考节点PR1以及第二参考节点PR2皆偏压至接地电平(步骤S44)。最后，通过读取信号SR而不导通读取晶体管203，也就是不导通图1中的读取开关103(步骤S45)。
图5显示根据本发明的一实施例所述的操作于编程操作时数据缓冲器的流程图。页面缓冲器操作于数据设定操作(data set operation)，使得数据节点D被设定为高逻辑电平(即供应电压VS(图中未标示))，且反相数据节点DB被设定为低逻辑电平(即接地电平)(步骤S51)，数据设定操作将于下列叙述中说明。编程数据由输入/输出节点NI/O发送至反相数据节点DB(步骤S52)。因为写入N型晶体管204经由写入信号SW而导通，编程数据由输入/输出节点NI/O传送至反相数据节点DB。
利用闩锁电路205，将数据节点D设定为反相编程数据(步骤S53)，且反相编程数据与编程数据互为反相。也就是，当编程数据为低逻辑电平时，反相编程数据为高逻辑电平，且反之亦然。利用传输门202，将反相编程数据由数据节点D传送至位线BL(步骤S54)，其中由反相编程信号SPGMB以及编程信号SPGM将传输门202导通。
最后，以位线BL的反相编程数据来编程与非门快闪式存储器阵列210的所选择的存储器单元(步骤S55)。根据本发明的一实施例，当编程数据位于低逻辑电平时，所选择的存储器单元被编程而为擦除单元；当编程数据位于高逻辑电平时，所选择的存储器单元被编程而为编程单元。
图6显示根据本发明的一实施例所述的操作于数据设定操作时的数据缓冲器的流程图。由于写入信号SW导通写入N型晶体管204且设定数据位于低逻辑电平，因此将设定数据自输入/输出节点NI/O传送至反相数据节点DB(步骤S61)。将第二电源节点PS2以及第二参考节点PR2偏压至供应电压VS，且将第一电源节点PS1及第一参考节点PR1偏压至接地电平(步骤S62)。数据节点D因而经由第二反相器225的第二P型晶体管255，而被拉升至高逻辑电平(供应电压VS)(步骤S63)。
将第一电源节点PS1以及第二电源节点PS2偏压至供应电压VS(图中未标示)，且将第一参考节点PR1以及第二参考节点PR2偏压至接地电平(步骤S64)，闩锁电路205因而回到正常操作。最后，写入N型晶体管204(也就是，图1中的写入开关104)不导通(步骤S65)。
图7显示根据本发明的一实施例所述的图5的步骤S53的流程图。将第二电源节点PS2以及第二参考节点PR2偏压至供应电压VS(图中未标示)，且将第一电源节点PS1以及第一参考节点PR1偏压至接地电平(步骤S71)。利用第二反相器225的第二P型晶体管255，将数据节点D设定为反相编程数据(步骤S72)，另外，反相编程数据与编程数据互为反相。随后，(步骤S73)，使得闩锁电路205回到正常操作。
以上叙述实施例的特征，使所属技术领域中技术人员能够清楚理解本说明书的形态。所属技术领域中技术人员亦能够理解不脱离本发明的精神和范围的等效构造不脱离本发明精神和范围内作任意的更动、替代与润饰。

Claims (10)

1.一种页面缓冲器，适用于一与非门快闪式存储器阵列，其特征在于，所述页面缓冲器包括：
一预先充电开关，耦接于一供应节点以及一位线之间且由一预先充电信号所控制，其中所述位线耦接至所述与非门快闪式存储器阵列之一所选择的存储器单元，且一供应电压提供至所述供应节点；
一第一开关，耦接于所述位线以及一数据节点之间，且由一编程信号所控制；
一读取开关，耦接于所述数据节点以及一输入/输出节点之间，且由一读取信号所控制；
一写入开关，耦接于一反相数据节点以及所述输入/输出节点之间，且由一写入信号所控制，其中所述数据节点以及所述反相数据节点互为反相；
一闩锁电路，耦接于所述数据节点以及所述反相数据节点之间；
一数据开关，耦接于所述反相数据节点以及一第一节点之间，且由所述位线所控制；以及
一致能开关，耦接于所述第一节点以及一接地端之间，且由一致能信号所控制。
2.如权利要求1所述的页面缓冲器，其特征在于，所述页面缓冲器操作于一读取操作，其中所述读取操作包括下列步骤：
设定所述数据节点至一低逻辑电平以及所述反相数据节点至一高逻辑电平；
利用由所述预先充电信号所控制的所述预先充电开关，预先充电所述位线；以及
通过所述输入/输出节点，感测所述所选择的存储器单元的数据而得到所述所选择的存储器单元储存的数据。
3.如权利要求2所述的页面缓冲器，其特征在于，所述感测所述所选择的存储器单元的数据而得到所述所选择的存储器单元储存的数据的步骤还包括下列步骤：
通过所述位线，感测所述所选择的存储器单元储存的数据，其中当所述所选择的存储器单元为一擦除单元时，对所述位线放电，当所述所选择的存储器单元为一编程单元时，将所述位线维持于所述供应电压；
利用所述致能信号提供一脉冲至所述致能开关；以及
利用反相数据节点感测所述位线的数据，其中当所述所选择的存储器单元为所述编程单元时，对所述反相数据节点放电，当所述所选择的存储器单元为所述擦除单元时，将反相数据节点维持于所述供应电压。
4.如权利要求1所述的页面缓冲器，其特征在于，所述页面缓冲器操作于一编程操作，其中所述编程操作包括以下步骤：
设定所述数据节点至一高逻辑电平以及所述反相数据节点至一低逻辑电平；
经由所述写入开关，发送一编程数据至所述反相数据节点；
通过所述闩锁电路，设定所述数据节点为一反相编程数据，其中所述编程数据以及所述反相编程数据为反相；
通过所述第一开关，自所述数据节点传送所述反相编程数据至所述位线；以及
利用所述位线的所述反相编程数据，编程所述所选择的存储器单元。
5.如权利要求4所述的页面缓冲器，其特征在于，当所述编程数据位于所述低逻辑电平时，所述所选择的存储器单元被编程为一擦除单元，当所述编程数据位于所述高逻辑电平时，所述所选择的存储器单元被编程为一编程单元。
6.如权利要求1所述的页面缓冲器，其特征在于，所述第一开关为一传输门，其中所述传输门包括：
一P型晶体管，耦接于所述位线以及所述数据节点，且由一反相编程信号所控制，其中所述反相编程信号以及所述编程信号为反相；以及
一N型晶体管，耦接于所述位线以及所述数据节点，且由所述编程信号所控制。
7.如权利要求1所述的页面缓冲器，其特征在于，所述闩锁电路包括：
一第一反相器，包括：
一第一P型晶体管，耦接于一第一电源节点以及所述反相数据节点，且由所述数据节点所控制；以及
一第一N型晶体管，耦接于所述反相数据节点以及一第一参考节点之间，且由所述数据节点所控制；以及
一第二反相器，包括：
一第二P型晶体管，耦接于一第二电源节点以及所述数据节点之间，且由所述反相数据节点所控制；以及
一第二N型晶体管，耦接于所述数据节点以及一第二参考节点之间，且由所述反相数据节点所控制。
8.如权利要求7所述的页面缓冲器，其特征在于，所述数据缓冲器操作于一读取操作，所述读取操作包括以下步骤：
将所述数据节点设定至一低逻辑电平以及将所述反相数据节点设定至一高逻辑电平；
利用由所述预先充电信号所控制的预先充电开关，预先充电所述位线；以及
通过所述输入输出节点，感测所述所选择的存储器单元储存的数据而得到所述所选择的存储器单元储存的数据。
9.如权利要求8所述的页面缓冲器，其特征在于，所述将所述数据节点设定至所述低逻辑电平以及将所述反相数据节点设定至所述高逻辑电平的步骤包括以下步骤：
通过利用所述读取信号所导通的所述读取开关，自所述输入/输出节点传送一重置信号至所述数据节点，其中所述重置信号位于所述低逻辑电平；
将所述第一电源节点以及所述第一参考节点偏压至所述供应电压，且将所述第二电源节点以及所述第二参考节点偏压至所述接地电平；
通过所述第一反相器，将所述反相数据节点设定至所述高逻辑电平；
将所述第一电源节点以及所述第二电源节点偏压至所述供应电压，且将所述第一参考节点以及所述第二参考节点偏压至所述接地电平；以及
不导通所述读取开关。
10.如权利要求8所述的页面缓冲器，其特征在于，所述感测所述所选择的存储器单元储存的数据而得到所述所选择的存储器单元储存的数据的步骤还包括以下步骤：
利用所述位线，感测所述所选择的存储器单元储存的数据，其中当所述所选择的存储器单元为一擦除单元时，对所述位线放电，当所述所选择的存储器单元为一编程单元时，将所述位线维持于所述供应电压；
利用所述致能信号，提供一脉冲至所述致能开关；以及
通过所述反相数据节点，感测所述位线的数据，其中当所述所选择的存储器单元为所述编程单元时，对所述反相数据节点放电，当所述所选择的存储器单元为所述擦除单元，将所述反相数据节点维持于所述供应电压。
CN201510196431.4A 2014-10-06 2015-04-23 页面缓冲器 Active CN106158029B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/507,504 2014-10-06
US14/507,504 US9305649B1 (en) 2014-10-06 2014-10-06 Page buffer circuit for NAND flash memory

Publications (2)

Publication Number Publication Date
CN106158029A true CN106158029A (zh) 2016-11-23
CN106158029B CN106158029B (zh) 2019-06-28

Family

ID=55589071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510196431.4A Active CN106158029B (zh) 2014-10-06 2015-04-23 页面缓冲器

Country Status (3)

Country Link
US (1) US9305649B1 (zh)
CN (1) CN106158029B (zh)
TW (1) TWI541823B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305652A (zh) * 2017-01-13 2018-07-20 闪矽公司 数字数据储存单元及降低待机电流的方法
CN109390030A (zh) * 2018-10-16 2019-02-26 长江存储科技有限责任公司 一种寄存器以及闪存单元的分组设备和方法
CN109801651A (zh) * 2017-11-17 2019-05-24 华邦电子股份有限公司 半导体存储装置以及读出方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11862287B2 (en) 2021-08-06 2024-01-02 Macronix International Co., Ltd. Managing page buffer circuits in memory devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040141402A1 (en) * 2003-01-22 2004-07-22 Hynix Semiconductor Inc. Page buffer for NAND flash memory
US20090257277A1 (en) * 2007-09-21 2009-10-15 Juhan Kim Flash memory including reduced swing amplifiers
US20100080059A1 (en) * 2008-10-01 2010-04-01 Elite Semiconductor Memory Technology Inc. Page buffer used in a nand flash memory and programming method thereof
CN103198865A (zh) * 2012-01-04 2013-07-10 旺宏电子股份有限公司 页面缓冲器电路装置及其操作方法
US20130208538A1 (en) * 2012-02-10 2013-08-15 SK Hynix Inc. Nonvolatile semiconductor memory apparatus and data sensing method thereof
US20130294166A1 (en) * 2012-05-02 2013-11-07 SK Hynix Inc. Non-volatile memory device and method for driving the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324450B2 (en) * 2013-03-13 2016-04-26 Winbond Electronics Corporation NAND flash memory
US9183940B2 (en) * 2013-05-21 2015-11-10 Aplus Flash Technology, Inc. Low disturbance, power-consumption, and latency in NAND read and program-verify operations

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040141402A1 (en) * 2003-01-22 2004-07-22 Hynix Semiconductor Inc. Page buffer for NAND flash memory
US20090257277A1 (en) * 2007-09-21 2009-10-15 Juhan Kim Flash memory including reduced swing amplifiers
US20100080059A1 (en) * 2008-10-01 2010-04-01 Elite Semiconductor Memory Technology Inc. Page buffer used in a nand flash memory and programming method thereof
CN103198865A (zh) * 2012-01-04 2013-07-10 旺宏电子股份有限公司 页面缓冲器电路装置及其操作方法
US20130208538A1 (en) * 2012-02-10 2013-08-15 SK Hynix Inc. Nonvolatile semiconductor memory apparatus and data sensing method thereof
US20130294166A1 (en) * 2012-05-02 2013-11-07 SK Hynix Inc. Non-volatile memory device and method for driving the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305652A (zh) * 2017-01-13 2018-07-20 闪矽公司 数字数据储存单元及降低待机电流的方法
CN108305652B (zh) * 2017-01-13 2021-06-18 芯立嘉集成电路(杭州)有限公司 数字数据储存单元及降低待机电流的方法
CN109801651A (zh) * 2017-11-17 2019-05-24 华邦电子股份有限公司 半导体存储装置以及读出方法
CN109801651B (zh) * 2017-11-17 2021-02-26 华邦电子股份有限公司 半导体存储装置以及读出方法
CN109390030A (zh) * 2018-10-16 2019-02-26 长江存储科技有限责任公司 一种寄存器以及闪存单元的分组设备和方法

Also Published As

Publication number Publication date
US20160099056A1 (en) 2016-04-07
TWI541823B (zh) 2016-07-11
US9305649B1 (en) 2016-04-05
TW201614645A (en) 2016-04-16
CN106158029B (zh) 2019-06-28

Similar Documents

Publication Publication Date Title
US9324436B2 (en) Method and apparatus for controlling operation of flash memory
US9880609B2 (en) Power management
US10395740B2 (en) Memory as a programmable logic device
CN102543169B (zh) 统一的多级单元存储器
TWI482157B (zh) 快閃記憶體與相關聯方法
US8395940B2 (en) Page buffer circuit, nonvolatile memory device including the page buffer circuit, and method of operating the nonvolatile memory device
CN106158029A (zh) 页面缓冲器
US9564222B2 (en) Command signal management in integrated circuit devices
CN102956264B (zh) 非挥发性静态随机存取存储器装置及其操作方法
CN107093464A (zh) 后台存储器系统接口的动态优化
US8379461B2 (en) Program and sense operations in a non-volatile memory device
CN106356090A (zh) 相变存储器读出电路及其数据读取方法
CN108877854A (zh) 存储装置及其操作方法
CN100505083C (zh) 存储器程序控制电路
WO2023028846A1 (zh) 存储器、存储器的编程方法及编程验证方法、存储器系统
Abusultan et al. Implementing low power digital circuits using flash devices
CN104541329B (zh) 在存储器中使用参考位线
CN103761991A (zh) 一种用于可编程芯片的查找表及查找表电路
CN109326313A (zh) 存储器装置及其操作方法
Abusultan et al. A ternary-valued, floating gate transistor-based circuit design approach
CN104008775B (zh) 多次可规划非易失性查找表及输出位产生方法
Abusultan et al. A flash-based digital circuit design flow
CN111354403B (zh) 读取存储器的存储器单元
CN105577144B (zh) 一种基于相变存储单元的非易失性触发器电路
CN106160704A (zh) 非易失性t触发器电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant