CN109935194A - Led显示屏的显示控制方法、装置及存储介质 - Google Patents

Abstract

本申请涉及一种LED显示屏的显示控制方法、装置及存储介质，属于显示技术领域，该方法包括：将n列显示通道划分为m组显示通道组，1＜m≤n，所述m和所述n为正整数；获取不同显示通道组之间的间隔时长，所述间隔时长大于或等于0；按照所述间隔时长控制所述m组显示通道组错开分时显示；可以解决现有的缓解高对比度干扰现象的方法消除干扰的效果不佳的问题；由于将n个显示通道划分为m个显示通道组，且m个显示通道组的显示时间没有重叠，通道开启关闭产生的干扰不会影响到其他显示通道组，因此，可以达到降低或者消除高对比度干扰的效果。

Description

LED显示屏的显示控制方法、装置及存储介质

技术领域

本申请涉及LED显示屏的显示控制方法、装置及存储介质，属于显示技术领域。

背景技术

目前LED显示屏的应用越来越广泛。LED显示屏的电路结构包括共阳电路和共阴电路。在上述两种电路结构中，由于LED驱动芯片内部的干扰和/或外部硬件电路寄生电容和寄生电感等影响，会导致显示通道之间存在较强的干扰。此时，若某个显示通道开启或关闭时其他显示通道仍然在显示，该其他显示通道的显示亮度会被影响。开启或关闭通道数目越多，其他显示通道的显示亮度受影响越大。此时，在相同的显示时间、不同场景下显示通道的LED亮度不一致，从而出现高对比度干扰现象。

相关技术中提供了一种缓解高对比度干扰现象的方法，该方法通过稳定LED阳极控制电路或LED阴极控制电路的输出电平，在LED驱动芯片外部通道开启或关闭交流信号无法影响到其他显示通道，从而减少其他显示通道受到的外部干扰。

然而，其他显示通道受到的干扰除了包括LED驱动芯片外部的干扰，还包括LED驱动芯片内部的干扰，上述方法并不能消除LED驱动芯片内部对显示通道的干扰。

发明内容

本申请提供了一种LED显示屏的显示控制方法、装置及存储介质，可以解决现有的缓解高对比度干扰现象的方法消除干扰的效果不佳的问题。本申请提供如下技术方案：

第一方面，提供了一种LED显示屏的显示控制方法，所述方法包括：

将n列显示通道划分为m组显示通道组，1＜m≤n，所述m和所述n为正整数；

获取不同显示通道组之间的间隔时长，所述间隔时长大于或等于0；

按照所述间隔时长控制所述m组显示通道组错开分时显示。

可选地，所述获取不同显示通道组之间的间隔时长，包括：

对于每组显示通道组，确定所述显示通道组关闭时在各行显示行的关闭时长；

从所述m组显示通道组中确定所述关闭时长的最大值；

基于所述关闭时长的最大值确定所述间隔时长，所述间隔时长大于或等于所述关闭时长的最大值。

可选地，所述按照所述间隔时长控制所述m组显示通道组错开分时显示，包括：

在同一显示周期内，对于所述m组显示通道组中相邻显示的第一显示通道组和第二显示通道组，所述第二显示通道组在所述第一显示通道组的显示时间结束后间隔所述间隔时长开始显示。

可选地，所述将n列显示通道划分为m组显示通道组，包括：

获取划分需求，所述划分需求包括所述m的取值；

按照所述划分需求随机将所述n列显示通道划分为所述m组显示通道组。

第二方面，提供了一种LED显示屏的显示控制装置，所述装置包括：

通道划分模块，用于将n列显示通道划分为m组显示通道组，所述m为小于或等于所述n的正整数，所述n为正整数；

间隔确定模块，用于获取不同显示通道组之间的间隔时长，所述间隔时长大于或等于0；

分时显示模块，用于按照所述间隔时长控制所述m组显示通道组错开分时显示。

可选地，所述间隔确定模块，用于：

对于每组显示通道组，确定所述显示通道组关闭时在各行显示行的关闭时长；

从所述m组显示通道组中确定所述关闭时长的最大值；

基于所述关闭时长的最大值确定所述间隔时长，所述间隔时长大于或等于所述关闭时长的最大值。

可选地，所述分时显示模块，用于：

在同一显示周期内，对于所述m组显示通道组中相邻显示的第一显示通道组和第二显示通道组，所述第二显示通道组在所述第一显示通道组的显示时间结束后间隔所述间隔时长开始显示。

可选地，所述通道划分模块，用于：

获取划分需求，所述划分需求包括所述m的取值；

按照所述划分需求随机将所述n列显示通道划分为所述m组显示通道组。

第三方面，提供一种LED显示屏的显示控制装置，所述装置包括处理器和存储器；所述存储器中存储有程序，所述程序由所述处理器加载并执行以实现第一方面所述的LED显示屏的显示控制方法。

第四方面，提供一种计算机可读存储介质，所述存储介质中存储有程序，所述程序由所述处理器加载并执行以实现第一方面所述的LED显示屏的显示控制方法。

本申请的有益效果在于：通过将n列显示通道划分为m组显示通道组；获取不同显示通道组之间的间隔时长；按照所述间隔时长控制所述m组显示通道组错开分时显示；可以解决现有的缓解高对比度干扰现象的方法消除干扰的效果不佳的问题；由于将n个显示通道划分为m个显示通道组，且m个显示通道组的显示时间没有重叠，通道开启关闭产生的干扰不会影响到其他显示通道组，因此，可以达到降低或者消除高对比度干扰的效果。

上述说明仅是本申请技术方案的概述，为了能够更清楚了解本申请的技术手段，并可依照说明书的内容予以实施，以下以本申请的较佳实施例并配合附图详细说明如后。

附图说明

图1是本申请一个实施例提供的LED显示屏的电路结构的示意图；

图2是本申请另一个实施例提供的LED显示屏的电路结构的示意图；

图3是已有技术提供的n列显示通道的LED显示时序图；

图4是本申请一个实施例提供的LED显示屏的显示控制方法的流程图；

图5是本申请一个实施例提供的流经LED像素单元的电流的示意图；

图6是本申请一个实施例提供的n列显示通道的LED显示时序图；

图7是本申请一个实施例提供的LED显示屏的显示控制装置的框图；

图8是本申请一个实施例提供的LED显示屏的显示控制装置的框图。

具体实施方式

下面结合附图和实施例，对本申请的具体实施方式作进一步详细描述。以下实施例用于说明本申请，但不用来限制本申请的范围。

图1是本申请一个实施例提供的LED显示屏的电路结构的示意图，图1以电路结构为共阴电路为例，该电路结构至少包括：LED驱动芯片110和LED阴极控制电路120。LED驱动芯片110与n列显示通道的阳极相连；LED阴极控制电路120与n列显示通道的阴极相连。其中，n为正整数。

图2是本申请另一个实施例提供的LED显示屏的电路结构的示意图，图2以电路结构为共阳电路为例，该电路结构至少包括：LED驱动芯片210和LED阳极控制电路220。LED驱动芯片210与n列显示通道的阴极相连；LED阳极控制电路220与n列显示通道的阳极相连。

基于图1或图2所示的电路结构，参考图3所示的LED阴极控制电路或者LED阳极控制电路驱动n列显示通道的LED显示时序图，根据图3可知，n列显示通道在同一行(比如：第a行和第a+1行，a为正整数)的显示时间存在重叠，此时，若某个显示通道开启或关闭时其他显示通道仍然在显示，该其他显示通道的显示亮度会被影响，出现高对比度干扰现象。

基于上述技术问题，本申请提供一种显示通道的驱动方法，该方法中将n列显示通道划分为m组，不同组的显示通道组之间错开分时显示，以达到降低或者消除高对比度干扰。m的数量越大，高对比度干扰的消除效果越好。这样，既不需要对电路结构进行更改，还可以消除LED驱动芯片外部和LED驱动芯片内部带来的干扰。

下面对该方法进行详细说明。

图4是本申请一个实施例提供的LED显示屏的显示控制方法的流程图，本实施例以该方法应用于LED驱动芯片中为例进行说明，该LED驱动芯片包括图1所示的LED显示屏的电路结构中的LED驱动芯片110和/或图2所示的LED显示屏的电路结构中的LED驱动芯片210。该方法至少包括以下几个步骤：

步骤401，将n列显示通道划分为m组显示通道组。

其中，1＜m≤n，m和n为正整数。

可选地，不同显示通道组中显示通道的数量相同；或者，也可以不同。

可选地，将n列显示通道划分为m组显示通道组包括但不限于以下几种方式：

第一种：获取划分需求，该划分需求包括m的取值；按照该划分需求随机将n列显示通道划分为m组显示通道组。

可选地，划分需求可以是用户输入的；或者，也可以是LED显示屏默认设置的，本实施例不对该划分需求的获取方式作限定。

第二种：按照预设规则将n列显示通道划分为m组显示通道组。预设规则包括但不限于：将相邻的k列显示通道划分为一组显示通道组，若存在剩余的显示通道无法与其他显示通道划分为一组，则将该剩余的显示通道单独划分为一组显示通道组，剩余的显示通道的列数小于k；或者，将相邻的s列奇数列显示通道划分为一组显示通道组，并将相邻的t列奇数列显示通道划分为一组显示通道组，若存在剩余的显示通道无法与其他显示通道划分为一组，则将该剩余的显示通道单独划分为一组显示通道组，剩余的显示通道的列数小于s或者t。k、s和t为大于1的整数。

第三种：将每列显示通道单独作为一组显示通道组，此时n与m相等。

当然，将n列显示通道划分为m组显示通道组的方式还可以为其他方式，本实施例在此不再一一列举。

步骤402，获取不同显示通道组之间的间隔时长，该间隔时长大于或等于0。

其中，不同显示通道组之间的间隔时长小于一个显示周期的时长。

可选地，间隔时长可以是固定不变；或者，间隔时长为可变的。

在一个示例中，获取不同显示通道组之间的间隔时长，包括：对于每组显示通道组，确定显示通道组关闭时在各行显示行的关闭时长；从m组显示通道组中确定关闭时长的最大值；基于该关闭时长的最大值确定间隔时长，该间隔时长大于或等于关闭时长的最大值。

对于每行显示行中的每个LED像素单元，在点亮该LED像素单元时需要由LED驱动芯片对应的通道提供电流；熄灭LED像素单元时需要由LED驱动芯片对应的通道停止提供电流，也即，LED像素单元的亮灭取决于流经LED像素单元的电流。熄灭LED像素单元时流经LED像素单元的电流有下降的过程，这就使得LED驱动芯片驱动LED像素单元熄灭时该LED像素单元不会立即熄灭。也即，LED像素单元的熄灭过程不是瞬间完成的。此时，流经LED像素单元的电流下降的时长为该LED像素单元的关闭时长。换句话说，关闭时长是指流经LED像素单元的电流下降过程所需的时长。其中，关闭时长可以是在LED驱动芯片实际驱动LED像素单元熄灭时测量得到的。

参考图5所示的流经LED像素单元的电流的示意图，其中，t₀即为LED像素单元的关闭时长。可选地，由于硬件电路不同，和/或通道分组情况不同，同一显示通道组中不同LED像素单元的关闭时长可能不同。

假设每列显示通道的行数为i(i为正整数)。由于通道开启和关闭会有干扰，因此本实施例中根据实际环境获取第x组显示通道组中的q_x个显示通道关闭当前显示行(第y行)中的各个LED像素单元需要的时长t_xy(1≤y≤i，1≤x≤m，x和y为正整数)，得到q_x个显示通道在各个显示行的关闭时长。从各个显示通道组中确定出最大的关闭时长t_max,t_max＝max(t_xy)，调节间隔时长Δt≥t_max。

本实施例中，通过设置间隔时长大于或等于关闭时长的最大值，可以保证每组相邻显示的第一显示通道组和第二显示通道组中，第二显示通道组均在第一显示通道组中的LED像素单元完全关闭后再显示，可以完全消除第一显示通道组和第二显示通道组之间的干扰。

另外，不同显示通道组中的LED像素单元的关闭时长可能不同，通过设置间隔时长大于或等于关闭时长的最大值，在保证完全消除第一显示通道组和第二显示通道组之间的干扰的前提下，使得LED驱动芯片不需要设置多种间隔时长，可以降低LED驱动芯片驱动m组显示通道组的复杂度。

在另一个示例中，获取不同显示通道组之间的间隔时长，包括：随机生成一个正数，得到间隔时长。

步骤403，按照间隔时长控制m组显示通道组错开分时显示。

按照间隔时长控制m组显示通道组错开分时显示，包括：在同一显示周期内，对于m组显示通道组中相邻显示的第一显示通道组和第二显示通道组，第二显示通道组在第一显示通道组的显示时间结束后间隔该间隔时长开始显示。其中，相邻显示的第一显示通道和第二显示通道可以位置相邻；或者，也可以不相邻。

参考图6所示的m组显示通道组错开分时显示的示意图，图6中m＝n，此时，对于每行LED模组(比如：第a行，a为正整数)，每列显示通道都在上一列显示通道的显示时间结束之后间隔一段时间才开始显示，这样，n个显示通道的显示时间没有重叠，通道开启关闭产生的干扰不会影响到其他显示通道组。

需要补充说明的是，图6中仅以n个显示通道按照位置排列依次显示为例进行说明，在实际实现时，也可以不按照该次序显示，比如：在显示通道OUT_1的显示时间到达后，间隔一段时间显示通道OUT_3开始显示，并在显示通道OUT_3的显示时间到达后，间隔一段时间显示通道OUT_n开始显示，本实施例不对各个显示通道之间的显示次序作限定。

综上所述，本实施例提供的LED显示屏的显示控制方法，通过将n列显示通道划分为m组显示通道组；获取不同显示通道组之间的间隔时长；按照所述间隔时长控制所述m组显示通道组错开分时显示；可以解决现有的缓解高对比度干扰现象的方法消除干扰的效果不佳的问题；由于将n个显示通道划分为m个显示通道组，且m个显示通道组的显示时间没有重叠，通道开启关闭产生的干扰不会影响到其他显示通道组，因此，可以达到降低或者消除高对比度干扰的效果。

另外，本实施例提供的LED显示屏的显示控制方法基于原来的LED显示屏的电路结构控制显示通道显示，不需要对电路结构进行更改，可以降低消除高对比度干扰的复杂度。

另外，通过设置间隔时长大于或等于关闭时长的最大值，可以保证每组相邻显示的第一显示通道组和第二显示通道组中，第二显示通道组均在第一显示通道组中的LED像素单元完全关闭后再显示，可以完全消除第一显示通道组和第二显示通道组之间的干扰。另外，不同显示通道组中的LED像素单元的关闭时长可能不同，通过设置间隔时长大于或等于关闭时长的最大值，在保证完全消除第一显示通道组和第二显示通道组之间的干扰的前提下，使得LED驱动芯片不需要设置多种间隔时长，可以降低LED驱动芯片驱动m组显示通道组的复杂度。

图7是本申请一个实施例提供的LED显示屏的显示控制装置的框图，本实施例以该方法应用于LED驱动芯片中为例进行说明，该LED驱动芯片包括图1所示的LED显示屏的电路结构中的LED驱动芯片110和/或图2所示的LED显示屏的电路结构中的LED驱动芯片210。该装置至少包括以下几个模块：通道划分模块710、间隔确定模块720和分时显示模块730。

通道划分模块710，用于将n列显示通道划分为m组显示通道组，1＜m≤n，所述m和所述n为正整数；

间隔确定模块720，用于获取不同显示通道组之间的间隔时长，所述间隔时长大于或等于0；

分时显示模块730，用于按照所述间隔时长控制所述m组显示通道组错开分时显示。

可选地，所述间隔确定模块720，用于：

对于每组显示通道组，确定所述显示通道组关闭时在各行显示行的关闭时长；

从所述m组显示通道组中确定所述关闭时长的最大值；

基于所述关闭时长的最大值确定所述间隔时长，所述间隔时长大于或等于所述关闭时长的最大值。

可选地，所述分时显示模块730，用于：

在同一显示周期内，对于所述m组显示通道组中相邻显示的第一显示通道组和第二显示通道组，所述第二显示通道组在所述第一显示通道组的显示时间结束后间隔所述间隔时长开始显示。

可选地，所述通道划分模块710，用于：

获取划分需求，所述划分需求包括所述m的取值；

按照所述划分需求随机将所述n列显示通道划分为所述m组显示通道组。

相关细节参考上述方法实施例。

需要说明的是：上述实施例中提供的LED显示屏的显示控制装置在进行LED显示屏的显示控制时，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将LED显示屏的显示控制装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。另外，上述实施例提供的LED显示屏的显示控制装置与LED显示屏的显示控制方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。

图8是本申请一个实施例提供的LED显示屏的显示控制装置的框图。该装置至少包括处理器801和存储器802。

处理器801可以包括一个或多个处理核心，比如：4核心处理器、8核心处理器等。处理器801可以采用DSP(Digital Signal Processing，数字信号处理)、FPGA(Field－Programmable Gate Array，现场可编程门阵列)、PLA

(Programmable Logic Array，可编程逻辑阵列)中的至少一种硬件形式来实现。处理器801也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称CPU(Central Processing Unit，中央处理器)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。

存储器802可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器802还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。在一些实施例中，存储器802中的非暂态的计算机可读存储介质用于存储至少一个指令，该至少一个指令用于被处理器801所执行以实现本申请中方法实施例提供的LED显示屏的显示控制方法。

在一些实施例中，LED显示屏的显示控制装置还可选包括有：外围设备接口和至少一个外围设备。处理器801、存储器802和外围设备接口之间可以通过总线或信号线相连。各个外围设备可以通过总线、信号线或电路板与外围设备接口相连。示意性地，外围设备包括但不限于：驱动开关电路、恒流输出模块、消影模块等。

当然，LED显示屏的显示控制装置还可以包括更少或更多的组件，本实施例对此不作限定。

可选地，本申请还提供有一种计算机可读存储介质，所述计算机可读存储介质中存储有程序，所述程序由处理器加载并执行以实现上述方法实施例的LED显示屏的显示控制方法。

可选地，本申请还提供有一种计算机产品，该计算机产品包括计算机可读存储介质，所述计算机可读存储介质中存储有程序，所述程序由处理器加载并执行以实现上述方法实施例的LED显示屏的显示控制方法。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种LED显示屏的显示控制方法，其特征在于，所述方法包括：

将n列显示通道划分为m组显示通道组，1＜m≤n，所述m和所述n为正整数；

获取不同显示通道组之间的间隔时长，所述间隔时长大于或等于0；

按照所述间隔时长控制所述m组显示通道组错开分时显示。

2.根据权利要求1所述的方法，其特征在于，所述获取不同显示通道组之间的间隔时长，包括：

对于每组显示通道组，确定所述显示通道组关闭时在各行显示行的关闭时长；

从所述m组显示通道组中确定所述关闭时长的最大值；

基于所述关闭时长的最大值确定所述间隔时长，所述间隔时长大于或等于所述关闭时长的最大值。

3.根据权利要求1所述的方法，其特征在于，所述按照所述间隔时长控制所述m组显示通道组错开分时显示，包括：

在同一显示周期内，对于所述m组显示通道组中相邻显示的第一显示通道组和第二显示通道组，所述第二显示通道组在所述第一显示通道组的显示时间结束后间隔所述间隔时长开始显示。

4.根据权利要求1至3任一所述的方法，其特征在于，所述将n列显示通道划分为m组显示通道组，包括：

获取划分需求，所述划分需求包括所述m的取值；

按照所述划分需求随机将所述n列显示通道划分为所述m组显示通道组。

5.一种LED显示屏的显示控制装置，其特征在于，所述装置包括：

通道划分模块，用于将n列显示通道划分为m组显示通道组，1＜m≤n，所述m和所述n为正整数；

间隔确定模块，用于获取不同显示通道组之间的间隔时长，所述间隔时长大于或等于0；

分时显示模块，用于按照所述间隔时长控制所述m组显示通道组错开分时显示。

6.根据权利要求5所述的装置，其特征在于，所述间隔确定模块，用于：

对于每组显示通道组，确定所述显示通道组关闭时在各行显示行的关闭时长；

从所述m组显示通道组中确定所述关闭时长的最大值；

基于所述关闭时长的最大值确定所述间隔时长，所述间隔时长大于或等于所述关闭时长的最大值。

7.根据权利要求5所述的装置，其特征在于，所述分时显示模块，用于：

在同一显示周期内，对于所述m组显示通道组中相邻显示的第一显示通道组和第二显示通道组，所述第二显示通道组在所述第一显示通道组的显示时间结束后间隔所述间隔时长开始显示。

8.根据权利要求5至7任一所述的装置，其特征在于，所述通道划分模块，用于：

获取划分需求，所述划分需求包括所述m的取值；

按照所述划分需求随机将所述n列显示通道划分为所述m组显示通道组。

9.一种LED显示屏的显示控制装置，其特征在于，所述装置包括处理器和存储器；所述存储器中存储有程序，所述程序由所述处理器加载并执行以实现如权利要求1至4任一项所述的LED显示屏的显示控制方法。

10.一种计算机可读存储介质，其特征在于，所述存储介质中存储有程序，所述程序被处理器执行时用于实现如权利要求1至4任一项所述的LED显示屏的显示控制方法。