CN109345996A - 时序控制芯片、显示驱动组件和显示装置 - Google Patents

Abstract

本申请公开一种时序控制芯片、显示驱动组件和显示装置，其中，时序控制芯片包括至少两组相互独立的展频电路，展频电路设置为将初始时钟信号转换为展频时钟信号，以使转换后时序控制芯片中所有时钟信号在任一频率上的信号强度之和小于或等于该频率对应的预设强度阈值。本申请技术方案改善了展频效果，从而保障显示装置更好地满足电磁干扰要求。

Description

时序控制芯片、显示驱动组件和显示装置

技术领域

本申请涉及显示技术领域，特别涉及一种时序控制芯片、显示驱动组件和显示装置。

背景技术

这里的陈述仅提供与本申请有关的背景信息，而不必然地构成现有技术。随着生活水平的提高，大尺寸、高解析度、高帧频的显示装置越来越受欢迎，相应的，在显示装置中配备有适应于大尺寸、高解析度、高帧频显示的显示驱动组件，并由显示驱动组件中的时序控制芯片(Timer Control Register integrated circuit，TCON IC)输出时钟信号给显示驱动组件中的数据驱动芯片(Data Driver IC)和扫描驱动芯片(Gate Driver IC)，实现图像的显示。由于显示过程中所涉及的数据越来越庞大，为了保证在有限的时间内实现全部有效的显示数据的传输，通常TCON IC会分别输出两个或两个以上的时钟信号，例如向显示装置中显示面板的左半部分输出一时钟信号，右半部分输出另一时钟信号。同时考虑到国家对电磁干扰(Electromagnetic Interference，EMI)有严格的限制，因此需要对TCON IC输出的时钟信号做展频处理，以分散能量，满足EMI的要求。然而，当对时钟信号做展频处理时，由于受到展频处理过程和显示数据的正常传输要求的限制，导致展频后EMI能量的分散十分有限，很容易出现展频效果不足而难以满足EMI要求的情形。

发明内容

本申请的主要目的是提出一种时序控制芯片，改善对时钟信号的展频处理效果，分散时序控制芯片中时钟信号的能量，以满足电磁干扰要求。

为实现上述目的，本申请提出的时序控制芯片，包括至少两组相互独立的展频电路，所述展频电路设置为将初始时钟信号转换为展频时钟信号，以使转换后所述时序控制芯片中所有时钟信号在任一频率上的信号强度之和小于或等于该频率对应的预设强度阈值。

可选地，一组所述展频电路仅产生一所述展频时钟信号。

可选地，所述展频电路包括展频信号发生器和压控振荡器，所述展频信号发生器设置为产生预设展频信号；所述压控振荡器与所述展频信号发生器相连，所述压控振荡器设置为根据所述预设展频信号将所述初始时钟信号转换为与所述预设展频信号相应的展频时钟信号。

可选地，所述展频信号发生器包括三角展频信号发生器、正弦展频信号发生器和余弦展频信号发生器中的至少一种。

可选地，至少一展频时钟信号的最低频率大于或等于与该展频时钟信号相应的初始时钟信号的中心频率。

可选地，至少一展频时钟信号的最高频率小于或等于与该展频时钟信号相应的初始时钟信号的中心频率。

可选地，至少两展频时钟信号的展频周期互不相等。

可选地，所述展频时钟信号的调谐范围相对所述初始时钟信号的调谐范围的增大值为0.5％～3％。

为实现上述目的，本申请还提出一种显示驱动组件，所述显示驱动组件包括时序控制芯片，所述时序控制芯片包括至少两组相互独立的展频电路，所述展频电路设置为将初始时钟信号转换为展频时钟信号，以使转换后所述时序控制芯片中所有时钟信号在任一频率上的信号强度之和小于或等于该频率对应的预设强度阈值。

为实现上述目的，本申请进一步提出一种显示装置，所述显示装置包括显示面板以及显示驱动组件，所述显示驱动组件与所述显示面板相连，所述显示驱动组件包括时序控制芯片，所述时序控制芯片包括至少两组相互独立的展频电路，所述展频电路设置为将初始时钟信号转换为展频时钟信号，以使转换后所述时序控制芯片中所有时钟信号在任一频率上的信号强度之和小于或等于该频率对应的预设强度阈值。

本申请技术方案中，时序控制芯片包括至少两组相互独立的展频电路，展频电路设置为将初始时钟信号转换为展频时钟信号，以使转换后时序控制芯片中所有时钟信号在任一频率上的信号强度之和小于或等于该频率对应的预设强度阈值。通过设置至少两组相互独立的展频电路，对初始时钟信号分别进行展频处理，从而输出相应的展频时钟信号，一方面扩大了转换后所得的展频时钟信号的频率范围，另一方面也可以避免对应于初始时钟信号的中心频率及其附近的信号强度多次叠加，从而进一步分散了时序控制芯片中时钟信号的能量，有助于改善对时钟信号的展频处理效果，以满足电磁干扰要求。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为一范例中时序控制芯片的结构示意图；

图2为图1中预设展频信号的频率-时间示意图；

图3为图1中初始时钟信号和展频时钟信号的强度-频率示意图；

图4为本申请时序控制芯片一实施例的结构示意图；

图5为本申请时序控制芯片另一实施例中预设展频信号为三角波信号时的频率-时间示意图；

图6为本申请时序控制芯片另一实施例中预设展频信号为三角波信号时产生的展频时钟信号的强度-频率示意图；

图7为本申请时序控制芯片又一实施例中预设展频信号为正弦波信号或余弦波信号时的频率-时间示意图；

图8为本申请时序控制芯片又一实施例中预设展频信号为正弦波信号或余弦波信号时产生的展频时钟信号的强度-频率示意图；

图9为本申请时序控制芯片一具体示例中第一预设展频信号和第二预设展频信号的频率-时间示意图；

图10为一范例中原展频时钟信号和本申请一具体示例中新展频时钟信号的强度-频率示意图；

图11为本申请显示装置一实施例的结构示意图。

本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

需要说明，若本申请实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，若本申请实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，全文中出现的“和/或”的含义为，包括三个并列的方案，以“A和/或B”为例，包括A方案，或B方案，或A和B同时满足的方案。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。

在一范例中，如图1所示，TCON IC110’接收来自前端系统端的显示数据，经内部数据处理后，再经展频电路111’将初始时钟信号CLK’转换为第一展频时钟信号CLK1’和第二展频时钟信号CLK2’，并输出给显示装置的数据驱动芯片(图中未示出)和扫描驱动芯片(图中未示出)，驱动图像的显示。其中，第一展频时钟信号CLK1’和第二展频时钟信号CLK2’都是由共用的展频电路111’转换初始时钟信号CLK’而得到的，因此通常情况下第一展频时钟信号CLK1’和第二展频时钟信号CLK2’是完全一致的。如图1所示，展频电路111’包括展频信号发生器111a’和压控振荡器111b’，其中，展频信号发生器111a’可以产生预设展频信号，而压控振荡器111b’与展频信号发生器111a’相连，根据预设展频信号将初始时钟信号CLK’转换为第一展频时钟信号CLK1’和第二展频时钟信号CLK2’。在一具体示例中，展频电路111’按照图2中所示的预设展频信号将初始时钟信号CLK’转换为第一展频时钟信号CLK1’和第二展频时钟信号CLK2’。其中，预设展频信号可以是三角波信号，其频率随时间以初始时钟信号的中心频率F0’为中心，在F1’～F2’之间对称循环变化，即F0’、F1’和F2’之间满足F2’-F0’＝F0’-F1’，预设展频信号的周期为T1’。如图3所示，经过展频电路111’后，初始时钟信号转换为展频时钟信号，其中图3中虚线代表转换前的初始时钟信号，图3中实线代表转换后的展频时钟信号，原来集中在中心频率F0’及其附近的信号强度被分散到F1’～F2’的频率范围中，从而降低了时钟信号的最大强度，使原来在中心频率及其附近的超出预设强度阈值的信号强度下降，以满足EMI要求。当仅考虑第一展频时钟信号CLK1’或仅考虑第二展频时钟信号CLK2’时，根据图3可知，第一展频时钟信号CLK1’或第二展频时钟信号CLK2’在任一频率上的信号强度均小于该频率对应的预设强度阈值，因此仅输出第一展频时钟信号CLK1’或仅输出第二展频时钟信号CLK2’时，可以满足EMI要求。然而，在大尺寸、高解析度、高帧频显示装置中，若同时输出第一展频时钟信号CLK1’和第二展频时钟信号CLK2’，那么，在任一频率上第一展频时钟信号CLK1’和第二展频时钟信号CLK2’的信号强度之和将为仅输出第一展频时钟信号CLK1’或第二展频时钟信号CLK2’时的信号强度的两倍，特别是在中心频率F0’及其附近处，很可能出现TCON IC110’中的时钟信号强度之和，即第一展频时钟信号CLK1’和第二展频时钟信号CLK2’的信号强度之和大于预设强度阈值的情况，而不能满足EMI要求。

本申请提出一种时序控制芯片，通过独立设置至少两组展频电路，分别对初始时钟信号进行展频处理，以进一步分散信号能量，从而满足EMI要求。

在本申请的一实施例中，如图4所示，TCON IC110包括至少两组相互独立的展频电路，展频电路设置为将初始时钟信号转换为展频时钟信号，以使转换后TCON IC110中所有时钟信号在任一频率上的信号强度之和小于或等于该频率对应的预设强度阈值。

可以理解的是，在TCON IC110中可以根据实际需要设置多组独立的展频电路，将初始时钟信号转换为相应的展频时钟信号，从而满足EMI要求，而在后文中，将以图4中所示的包括第一展频电路111和第二展频电路112两组展频电路的TCON IC110为例，详细说明本申请的技术方案，对于设置有更多组展频电路的TCON IC，这里将不再赘述。如图4所示，TCON IC110接收来自前端系统端的显示数据，经内部数据处理后，分别经第一展频电路111和第二展频电路112，将初始时钟信号CLK转换为第一展频时钟信号CLK1和第二展频时钟信号CLK2并输出，以驱动图像的显示。其中，相对范例中TCON IC110’仅包括一组展频电路111’的情形，本实施例中第一展频电路111和第二展频电路112相互独立设置，各个展频电路可以具有其独立的控制架构和展频参数，从而分别产生第一展频时钟信号CLK1和第二展频时钟信号CLK2。具体的，在第一展频电路111和第二展频电路112转换时钟信号的过程中，所依据的预设展频信号的种类及其参数，展频后所得的展频时钟信号的频率范围、调谐范围以及展频周期等的选择都可以是不同的。根据实际需要，通过设置相互独立的具有不同控制架构和展频参数的展频电路，实现多种展频方式的组合，可以得到不同的展频时钟信号，以适应多种应用场合，扩大了TCON IC110输出的时钟信号的频率范围，并且可以避免初始时钟信号的中心频率或其附近的信号强度多次叠加，有效分散了TCON IC110所输出的时钟信号的能量，从而改善展频效果，以满足EMI要求。当然，一组展频电路可以如图4中所示仅产生一个展频时钟信号；也可以在满足EMI要求的前提下由一组展频电路产生多个展频时钟信号，例如，第一展频电路同时产生第一时钟信号CLK1和第三时钟信号CLK3，第二展频电路产生第二时钟信号CLK2，从而尽可能减少TCON IC中展频电路的组数，降低其成本。综上，TCON IC110中展频电路的具体设置方式、组合方式和每组展频电路所产生的展频时钟信号的数目等可以根据实际需求设置，后文中还将对几种具体的展频电路详细阐述。

在本实施例中，TCON IC110包括至少两组相互独立的展频电路，展频电路设置为将初始时钟信号转换为展频时钟信号，以使转换后TCON IC110中所有时钟信号在任一频率上的信号强度之和小于或等于该频率对应的预设强度阈值。通过设置至少两组相互独立的展频电路，对初始时钟信号分别进行展频处理，从而输出相应的展频时钟信号，一方面扩大了转换后所得的展频时钟信号的频率范围，另一方面也可以避免对应于初始时钟信号的中心频率及其附近的信号强度多次叠加，从而进一步分散了时序控制芯片中时钟信号的能量，有助于改善对时钟信号的展频处理效果，以满足电磁干扰要求。

可选地，一组展频电路仅产生一展频时钟信号。如图4所示，第一展频电路111产生第一展频时钟信号CLK1，第二展频电路112产生第二展频时钟信号CLK2。在这种设置方式下，能够有效避免同一组展频电路中产生两个或两个以上完全一致的展频时钟信号，从而避免在部分频段处展频时钟信号相叠加而导致的能量不够分散的问题，有助于保障TCONIC110所输出的时钟信号满足EMI要求。

可选地，展频电路包括展频信号发生器和压控振荡器，展频信号发生器设置为产生预设展频信号；压控振荡器与展频信号发生器相连，压控振荡器设置为根据预设展频信号将初始时钟信号转换为与预设展频信号相应的展频时钟信号。

其中，压控振荡器是一种信号频率与信号电压之间存在一定对应关系的振荡电路，包括电感电容(LC)压控振荡器、电阻电容(RC)压控振荡器和晶体压控振荡器等，能够实现对信号的调频作用。如图4所示，第一展频电路111包括相连的第一展频信号发生器111a和第一压控振荡器111b，第二展频电路112包括相连的第二展频信号发生器112a和第二压控振荡器112b。其中，第一展频信号发生器111a设置为产生第一预设展频信号，第一压控振荡器111b设置为根据第一预设展频信号将初始时钟信号CLK转换为与第一预设展频信号相应的第一展频时钟信号CLK1，也就是根据第一预设展频信号对初始时钟信号CLK进行调频，以产生第一展频时钟信号CLK1；同理，第二展频信号发生器112a设置为产生第二预设展频信号，第二压控振荡器112b设置为根据第二预设展频信号将初始时钟信号CLK转换为与第二预设展频信号相应的第二展频时钟信号CLK2，也就是根据第二预设展频信号对初始时钟信号CLK进行调频，以产生第二展频时钟信号CLK2。

其中，第一预设展频信号和第二预设展频信号存在多种设置方式，可以是三角波信号、正弦波信号和余弦波信号中的至少一种，并可以根据实际需求进行组合。相应的，展频信号发生器包括三角展频信号发生器、正弦展频信号发生器和余弦展频信号发生器中的至少一种，并根据实际需求进行组合设置。为了简化起见，后文中将分别对三角波信号形式的预设展频信号和正余弦波信号形式的预设展频信号情形下，所产生的展频时钟信号进行分析。

在本申请的另一实施例中，展频信号发生器为三角展频信号发生器，其所产生的预设展频信号为如图5所示的三角波信号，相应的，压控振荡器根据三角波信号对初始时钟信号调频，产生图6中所示的展频时钟信号。由于在三角波信号中，信号频率随时间的变化基本是均匀的，与图5中所示的线段斜率有关，相应的，调频所得的展频时钟信号在每个频段的强度基本也是均匀的，因此每个频段的EMI效果也就基本一致，因此，采用三角波信号作为预设展频信号时，可以得到较好的能量分散效果。

在本申请的又一实施例中，展频信号发生器为正弦展频信号发生器或余弦展频信号发生器，其所产生的展频信号为如图7所示的正弦波信号或余弦波信号(其中，正弦波信号和余弦波信号的确定与信号的初始相位有关，而对后文中所讨论的展频时钟信号的能量分散效果的影响较小，故为了简便起见，这里进行统一描述)，相应的，压控振荡器根据正余弦波信号对初始时钟信号调频，产生图8中所示的展频时钟信号。由于在正余弦波信号中，信号频率随时间的变化存在不均匀的地方，特别是在中心频率附近，信号频率随时间的变化比较剧烈，而在正余弦波信号的最大频率和最小频率附近，信号频率随时间的变化比较平缓，相应的，所产生的展频时钟信号中信号强度可能随频率存在突变，也就是说，在部分频段中，展频时钟信号的信号强度较强，可能会超出预设强度阈值而不能满足EMI要求。然而，考虑到正余弦波信号的产生往往相比三角波信号的产生更为方便，因此，在满足EMI要求的前提下，选用正余弦波信号作为预设展频信号，可以在一定程度上降低TCON IC110的设置成本。

在TCON IC110中，可以全部选用三角展频信号发生器、或全部选用正余弦展频信号发生器、或组合选用三角展频信号发生器和正余弦展频信号发生器，当然，也可以选用产生其他信号形式的展频信号发生器，对初始时钟信号进行调频，分别生成相应的展频时钟信号。可选地，至少一展频时钟信号的最低频率大于或等于与该展频时钟信号相应的初始时钟信号的中心频率，也就是说，至少一展频电路只对初始时钟信号向上展频，展频后所得的展频时钟信号的频率范围处于初始时钟信号的中心频率以上；或者，至少一展频时钟信号的最高频率小于或等于与该展频时钟信号相应的初始时钟信号的中心频率，也就是说，至少一展频电路只对初始时钟信号向下展频，展频后所得的展频时钟信号的频率范围处于初始时钟信号的中心频率以下，以扩大TCON IC110中最终输出的时钟信号的频率范围，使信号能量更加分散。或者，一展频电路也可以同时对初始时钟信号向上展频和向下展频，且向上展频和向下展频的展频范围可以不对称，即展频后所得的展频时钟信号的最小频率F1、最大频率F2和展频前的初始时钟信号的中心频率F0之间满足F2-F0≠F0-F1。

当然，在TCON IC110中，至少两展频时钟信号的展频周期也可以互不相等，以减少初始时钟信号的中心频率及其附近的信号强度的叠加，从而满足EMI要求。

在本申请的一具体示例中，如图4和图9所示，第一展频信号发生器111a所产生的第一预设展频信号为展频周期T1、最低频率F1、最高频率F0的三角波信号(图9中虚线所示)，第二展频信号发生器112a所产生的第二预设展频信号为展频周期T2、最低频率F0、最高频率F2的三角波信号(图9中实线所示)。相应的，第一压控振荡器111b根据第一预设展频信号将初始时钟信号CLK转换为第一展频时钟信号CLK1，其中，第一展频时钟信号CLK1相对初始时钟信号CLK向下展频，其频率范围为F1～F0，展频周期为T1；同理，第二压控振荡器112b根据第二预设展频信号将初始时钟信号CLK转换为第二展频时钟信号CLK2，其中，第二展频时钟信号CLK2相对初始时钟信号CLK向上展频，其频率范围为F0～F2，展频周期为T2，且T1和T2互不相等，以避免第一展频时钟信号CLK1和第二展频时钟信号CLK2在初始时钟信号CLK的中心频率附近产生过强的信号叠加。如图10所示，当本具体示例中初始时钟信号CLK的中心频率F0与范例中初始时钟信号CLK’的中心频率F0’相一致，且展频后所得的展频时钟信号的最小频率F1和最大频率F2关于F0不对称，具体为|F1|>|F2|，同时，第一展频时钟信号的展频周期T1大于第二展频时钟信号的展频周期T2，那么，新展频时钟信号(即本具体示例中第一展频时钟信号CLK1和第二展频时钟信号CLK2叠加后所产生的展频时钟信号)相对范例中的原展频时钟信号(即范例中第一展频时钟信号CLK1’和第二展频时钟信号CLK2’叠加后所产生的展频时钟信号)的能量将会更加分散，且避免了在中心频率F0’或F0处的集中，新展频时钟信号的最大信号强度相比原展频时钟信号的最大信号强度更低，能够更可靠地满足小于或等于预设强度阈值的要求，从而避免过强的电磁干扰。

可选的，在本申请的上述实施例中，展频时钟信号的调谐范围相对初始时钟信号的调谐范围的增大值为0.5％～3％。其中，时钟信号的调谐范围是指时钟信号的最大频率减最小频率的差值。当展频时钟信号的调谐范围过大时，意味着展频时钟信号相对初始时钟信号在频域上的改变较大，即时钟信号的频率发生了较大的改变，可能导致显示数据无法按照正常的时序传输以驱动画面的显示；当时钟信号的调谐范围过小时，意味着展频时钟信号的能量在频域上相对集中，而可能导致无法满足EMI要求。因此，在本申请中，根据实验和计算结果，可选的展频时钟信号的调谐范围相对初始时钟信号的调谐范围的增大值为0.5％～3％，假设展频时钟信号的最小频率为F1，最大频率为F2，初始时钟信号的最小频率为F1’，最大频率为F2’，即||F2-F1|-|F2’-F1’||/(|F2’-F1’|)的取值在0.5％～3％的范围内。

本申请还提出一种显示驱动组件，如图11所示，该显示驱动组件100包括TCONIC110，该TCON IC110的具体结构参照上述实施例，在此不再一一赘述。

本申请进一步提出一种显示装置，如图11所示，显示装置包括显示面板200以及显示驱动组件100，显示驱动组件100与显示面板200相连。该显示驱动组件100包括TCONIC110，该TCON IC110的具体结构参照上述实施例，在此不再一一赘述。其中，显示驱动组件100还包括数据驱动芯片120和扫描驱动芯片130，TCON IC110输出展频时钟信号至数据驱动芯片120和扫描驱动芯片130，以驱动显示面板200的运行，实现画面的正常显示。

以上所述仅为本申请的可选实施例，并非因此限制本申请的专利范围，凡是在本申请的发明构思下，利用本申请说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本申请的专利保护范围内。

Claims (10)

1.一种时序控制芯片，其特征在于，所述时序控制芯片包括：

至少两组相互独立的展频电路，所述展频电路设置为将初始时钟信号转换为展频时钟信号，以使转换后所述时序控制芯片中所有时钟信号在任一频率上的信号强度之和小于或等于该频率对应的预设强度阈值。

2.如权利要求1所述的时序控制芯片，其特征在于，一组所述展频电路仅产生一所述展频时钟信号。

3.如权利要求1所述的时序控制芯片，其特征在于，所述展频电路包括：

展频信号发生器，所述展频信号发生器设置为产生预设展频信号；

压控振荡器，所述压控振荡器与所述展频信号发生器相连，所述压控振荡器设置为根据所述预设展频信号将所述初始时钟信号转换为与所述预设展频信号相应的展频时钟信号。

4.如权利要求3所述的时序控制芯片，其特征在于，所述展频信号发生器包括三角展频信号发生器、正弦展频信号发生器和余弦展频信号发生器中的至少一种。

5.如权利要求1至4中任一项所述的时序控制芯片，其特征在于，至少一展频时钟信号的最低频率大于或等于与该展频时钟信号相应的初始时钟信号的中心频率。

6.如权利要求1至4中任一项所述的时序控制芯片，其特征在于，至少一展频时钟信号的最高频率小于或等于与该展频时钟信号相应的初始时钟信号的中心频率。

7.如权利要求1至4中任一项所述的时序控制芯片，其特征在于，至少两展频时钟信号的展频周期互不相等。

8.如权利要求1至4中任一项所述的时序控制芯片，其特征在于，所述展频时钟信号的调谐范围相对所述初始时钟信号的调谐范围的增大值为0.5％～3％。

9.一种显示驱动组件，其特征在于，所述显示驱动组件包括如权利要求1至8中任一项所述的时序控制芯片。

10.一种显示装置，其特征在于，所述显示装置包括：

显示面板；以及，

如权利要求9所述的显示驱动组件，所述显示驱动组件与所述显示面板相连。