CN109343653B - 一种带隙基准电压源的启动电路 - Google Patents

一种带隙基准电压源的启动电路 Download PDF

Info

Publication number
CN109343653B
CN109343653B CN201811595155.9A CN201811595155A CN109343653B CN 109343653 B CN109343653 B CN 109343653B CN 201811595155 A CN201811595155 A CN 201811595155A CN 109343653 B CN109343653 B CN 109343653B
Authority
CN
China
Prior art keywords
transistor
drain
inverter
circuit
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811595155.9A
Other languages
English (en)
Other versions
CN109343653A (zh
Inventor
王晗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui Xilei Electronic Technology Co ltd
Original Assignee
Anhui Xilei Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui Xilei Electronic Technology Co ltd filed Critical Anhui Xilei Electronic Technology Co ltd
Publication of CN109343653A publication Critical patent/CN109343653A/zh
Application granted granted Critical
Publication of CN109343653B publication Critical patent/CN109343653B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明提出了一种带隙基准电压源的启动电路，其特征在于：所述启动电路包括第一反相器、第二反相器、第一晶体管、第二晶体管、第三晶体管；其中，第一反相器的电源正端与带隙基准电压源的输出电压相连，第一反相器的输入端接地，第一反相器的输出端接第一晶体管的控制端，第一晶体管的输入端与第二晶体管的输出端以及第二反相器的输入端相连，第一晶体管的输出端接地；第二晶体管的输入端、第三晶体管的输入端、第二反相器的电源正端均接电源电压(VDD)；第二晶体管的控制端还连接其输出端，第三晶体管的控制端接第二反相器的输出端；第三晶体管的漏极作为启动电压输出端。该启动电路采用全数字方式，无需任何静态功耗，且启动电路不受电源电压的影响，结构简单，所需要的芯片面积小。

Description

一种带隙基准电压源的启动电路
技术领域
本发明涉及电源电路领域，尤其涉及一种带隙基准电压源的启动电路。
背景技术
国内的手机市场正蓬勃发展，据高工锂电产业研究所调查，2012年中国手机出货量达到12.5亿部，手机锂电池市场规模达到232亿元(含PACK)。手机基本上都是使用锂离子电池，它根据不同的电子产品的要求可以做成扁平长方形、圆柱形、长方形及扣式等，并且可由若干个电池串并联在一起而形成电池组。锂离子电池的额定电压，因为材料的变化，一般为3.7V，而磷酸铁锂(以下称磷铁)正极的则为3.2V。充满电时的终止充电电压一般是4.2V，磷铁为3.65V。锂离子电池的终止放电电压为2.75V～3.0V(电池厂给出工作电压范围或给出终止放电电压，各参数略有不同，一般为3.0V，磷铁为2.5V)。一般而言，锂电池的电压输出范围约为3.0V到4.2V，电压变动范围约为40％，如此大的电压变化范围给连接电池供电的芯片或模块提出了较高的要求。
在手机中，相当多的芯片或内部电路直接采用电池供电(比如射频前端电路、功率放大器、射频开关等等)。由于直接连接的电池电压变化范围较大，往往需要采用一个能够承受较高电源电压的参考电压基准源将输入的3.0V至 4.2V的电压变换至低于3.0V的某个固定电压(比如1.8V或者1.2V)。该做法的好处是借助线性稳压器可以承受较大变化范围的电源电压而保持输出电压幅度不变，从而大大降低了内部其余电路对电源电压的变化范围要求，简化了电路实现。
传统的带隙基准电压源采用正温度系数和负温度系数相抵消的技术，可以产生随电源电压和温度不变的输出电压，已经广泛应用在各种模拟和混合信号产品中，该电路具有全集成、低功耗、实现简单方便的优点；但是由于该电路存在正常工作电流和零电流两种工作状态，因此需要一个启动电路来保证电路的正常工作。但传统的启动电路往往需要静态工作电流，因此不适用于超低功耗的应用中；而且为了达到很低的电流来保证启动电路工作，往往需要很大的电阻和晶体管来实现，这样会占用大量的芯片面积。
针对上述诸多缺陷，迫切需要一种新的启动电路结构来满足实际应用的需要。
发明内容
为了克服现有技术中的上述缺陷，本发明提出了一种新型的带隙基准电压源的启动电路，其克服了传统启动电路存在的不足，能够适用于消费电子领域的超低功耗应用中。
为了达到本发明目的，本发明提供了一种带隙基准电压源的启动电路，其特征在于：所述启动电路包括第一反相器(INV1)、第二反相器(INV2)、第一晶体管(NM1)、第二晶体管(PM1)、第三晶体管(PM2)；其中，第一反相器的电源正端与带隙基准电压源的输出电压相连，第一反相器的输入端接地，第一反相器的输出端接第一晶体管的控制端，第一晶体管的输入端与第二晶体管的输出端以及第二反相器的输入端相连，第一晶体管的输出端接地；第二晶体管的输入端、第三晶体管的输入端、第二反相器的电源正端均接电源电压(VDD)；第二晶体管的控制端还连接其输出端，第三晶体管的控制端接第二反相器的输出端；第三晶体管的漏极作为启动电压输出端。
进一步的，所述第一晶体管为NMOS管，第二晶体管和第三晶体管均为PMOS 管。
进一步的，第三晶体管的漏极连接到带隙基准电压源核心电路的内部节点，所述启动电压用于控制核心电路在零电流模式和正常工作模式之间进行切换。
进一步的，所述核心电路包括PMOS管PM3-PM6、NMOS管NM2-NM5、三极管 Q1-Q2；其中，PM3-PM4的源极接电源电压，PM3的栅极连接PM4的栅极，PM3的漏极接PM6的源极，PM4的漏极接PM5的源极，PM6的栅极连接PM5的栅极；PM6 的漏极接PM3的栅极，PM6的漏极还耦接到NM2的漏极以及PM6的栅极，PM5的漏极还耦接到NM3的漏极；NM2的栅极接NM3的栅极，NM2的源极接NM4的漏极， NM3的源极接NM5的漏极，NM4的栅极接NM5的栅极，NM5的栅极、NM3的漏极还连接所述启动电压；NM4的源极耦接到三极管Q1的发射极，NM5的源极接三极管Q2的发射极；三极管Q1-Q2的集电极、基极均接地。
此外，所述核心电路后面接有输出电路，所述输出电路包括PMOS管PM7-PM8、三极管Q3，PM7的源极接电源电压，PM7的漏极接PM8的源极，PM7的栅极接PM3 的栅极，PM8的栅极接PM6的栅极；PM8的漏极耦接到三极管Q3的发射极，三极管Q3的集电极、基极均接地；其中，PM8的漏极作为输出端输出带隙基准电压源的输出电压。
其中，所述耦接具体是通过电阻元件耦接。
进一步的，所述PMOS管还具有连接电源电压的体极，所述NMOS管还具有接地的体极。
本发明采用了一种创新的启动电路结构，不同于传统的启动电路结构，该启动电路采用全数字方式，无需任何静态功耗，且启动电路不受电源电压的影响，结构简单，所需要的芯片面积小。本发明相比传统电路结构，在提高电路可靠性的同时，实现了超低功耗应用，节约了制造成本，简化了传统电路中的复杂设计，非常适用于各种模拟和混合信号芯片的参考电压基准源中。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1为现有技术中一传统的带隙基准参考电压电路；
图2为本发明一实施例提供的带隙基准电压源及其启动电路的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
图1所示为传统的带隙基准参考电压电路，其主要由两部分组成：核心电路和启动电路，其中核心电路采用电阻和三极管分别用来产生正温度系数和负温度系数的两路电压并相加得到输出参考电压，这样正温度系数和负温度系数完全抵消，输出的参考电压与温度无关；电阻和三极管上方采用电流镜结构，以消除电源电压波动对输出电压的影响。
图1中的启动电路的工作原理如下：带隙基准源有两种工作模式，正常模式和零电流模式；正常模式下，核心电路的电流通过电流镜复制到一端连接到电源的电阻，通过选择合适的电阻值使得电阻另外一端的电平触发后级反相器输出为高电平，这样反相器控制的PMOS晶体管关闭；当处于零电流模式下，由于流过电阻的电流接近于零，这样反相器输入为电源电压，反相器输出为低电平，PMOS晶体管打开，从而将核心电路的内部节点拉高，从而使得带隙基准电路脱离零电流模式，进入正常工作模式。
然而传统的启动电路往往需要静态工作电流，因此不适用于超低功耗的应用中。而且为了达到很低的电流来保证启动电路工作，往往需要很大的电阻和晶体管来实现，这样会占用大量的芯片面积。另外，由于带隙基准的电源电压往往变化很大，因此在设计时需要小心的选择电阻和反相器的翻转电压，使得基准电路在各种工艺、电源和温度的极端变化下仍然能够正常工作，无形中增加了设计的复杂度和不可靠程度。
为了克服上述缺陷，本发明对启动电路进行了改进。其中，图2示出了本发明一实施例提供的改进后的带隙基准电压源及其启动电路。如图2所示，启动电路包括第一反相器INV1和第二反相器INV2、PMOS晶体管PM1-PM2、NMOS 晶体管NM1；其余元件组成了后级电路。示例性地，由PMOS晶体管PM3、PM4、 PM5、PM6，NMOS晶体管NM2-NM5，电阻R1-R3以及三极管Q1-Q2构成了核心电路。
同传统的启动电路不同的是，在本发明的技术方案中采用全数字方式实现。INV1的电源正端VDD同带隙基准电压源电路的输出电压VREF(例如可设计成1.2V)相连，NM1和PM1构成一个电平转换电路，该电平转换电路的输入连接第一反相器INV1的输出端口，电平转换电路的输出与第二反相器INV2的输入端口相连，INV2的输出直接同PMOS晶体管PM2 的栅极相连以提供最终启动电压。
具体地，第一反相器INV1的输入端接地，第一反相器INV1的输出端接NM1 的栅极，NM1的漏极与PM1的漏极以及第二反相器INV2的输入端相连；INV1的电源负端VSS、INV2的电源负端VSS、NM1的源极均接地；PM1-PM2的源极、INV2 的电源正端VDD均接供电源电压VDD；PM1的栅极接其漏极，PM2的栅极接INV2 的输出端；可选地，PM2还具有连接电源电压VDD的体极。PM2的漏极作为启动电压输出端，连接到核心电路的内部节点，示例性地，可连接到NM5的栅极。
示例性的核心电路如下：PM3-PM4的源极接电源电压VDD，PM3的栅极连接 PM4的栅极，PM3的漏极接PM6的源极，PM4的漏极接PM5的源极，PM6的栅极连接PM5的栅极；PM6的漏极接R1的第一端以及PM3的栅极，PM5的漏极接R2 的第一端，R1的第二端接NM2的漏极以及PM6的栅极，R2的第二端接NM3的漏极；NM2的栅极接NM3的栅极，NM2的源极接NM4的漏极，NM3的源极接NM5的漏极，NM4的栅极接NM5的栅极，NM5的栅极、NM3的漏极还连接到PM2的漏极；NM4的源极经由电阻R3接三极管Q1的发射极，NM5的源极接三极管Q2的发射极；三极管Q1-Q2的集电极、基极均接地。
此外，输出电路包括PMOS管PM7、PM8、电阻R4、三极管Q3，PM7的源极接电源电压VDD，PM7的漏极接PM8的源极，PM7的栅极接PM3的栅极，PM8的栅极接PM6的栅极；PM8的漏极作为最终参考电压VREF的输出端，PM8的漏极还经由电阻R4接三极管Q3的发射极，三极管Q3的集电极、基极均接地。
可选地，PMOS管PM1-PM8还具有连接电源电压VDD的体极，NMOS管NM1-NM5 还具有接地的体极，从而进一步减小电路的噪声。
本发明的工作原理如下：当带隙基准源工作在零电流模式下，核心电路的电流为零，因此输出参考电压VREF为零，这样反相器INV1的输出为零，INV2 的输入为高电平，输出为低电平，这样PMOS晶体管PM2打开，核心电路内部节点电压被拉高，从而核心电路从零电流模式切换到正常工作模式，带隙基准源的输出电压提高到预定电压、例如1.2V，反相器INV1正常工作，其输出电压拉高到1.2V，INV2的输入端拉底到低电平，晶体管PM2关闭。
本发明相较于传统的带隙基准电压源电路，提出了一种创新的全数字启动电路结构，克服了传统启动电路需要静态功耗且受电源电压影响较大的缺点。本发明的全数字启动电路无需任何静态功耗，且启动电路不受电源电压波动的影响，实现结构简单，所需要的芯片面积小；在提高电路可靠性的同时，实现了超低功耗应用，节约了制造成本，简化了传统电路中的复杂设计，非常适用于各种模拟和混合信号芯片的参考电压基准源。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，这些都属于本发明的保护范围。因此，本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (7)

1.一种带隙基准电压源的启动电路，其特征在于：所述启动电路包括第一反相器(INV1)、第二反相器(INV2)、第一晶体管(NM1)、第二晶体管(PM1)、第三晶体管(PM2)；
其中，第一反相器的电源正端与带隙基准电压源的输出电压相连，第一反相器的输入端接地，第一反相器的输出端接第一晶体管的控制端，第一晶体管的输入端与第二晶体管的输出端以及第二反相器的输入端相连，第一晶体管的输出端接地；第二晶体管的输入端、第三晶体管的输入端、第二反相器的电源正端均接电源电压(VDD)；第二晶体管的控制端还连接其输出端，第三晶体管的控制端接第二反相器的输出端；第三晶体管的漏极作为启动电压输出端。
2.如权利要求1所述的启动电路，其特征在于，所述第一晶体管为NMOS管，第二晶体管和第三晶体管均为PMOS管。
3.如权利要求1或2所述的启动电路，其特征在于，第三晶体管的漏极连接到带隙基准电压源核心电路的内部节点，所述启动电压用于控制核心电路在零电流模式和正常工作模式之间进行切换。
4.如权利要求3所述的启动电路，其特征在于，所述核心电路包括PMOS管PM3-PM6、NMOS管NM2-NM5、三极管Q1-Q2；其中，PM3-PM4的源极接电源电压，PM3的栅极连接PM4的栅极，PM3的漏极接PM6的源极，PM4的漏极接PM5的源极，PM6的栅极连接PM5的栅极；PM6的漏极接PM3的栅极，PM6的漏极还耦接到NM2的漏极以及PM6的栅极，PM5的漏极还耦接到NM3的漏极；NM2的栅极接NM3的栅极，NM2的源极接NM4的漏极，NM3的源极接NM5的漏极，NM4的栅极接NM5的栅极，NM5的栅极、NM3的漏极还连接所述启动电压；NM4的源极耦接到三极管Q1的发射极，NM5的源极接三极管Q2的发射极；三极管Q1-Q2的集电极、基极均接地。
5.如权利要求4所述的启动电路，其特征在于，所述核心电路后面接有输出电路，所述输出电路包括PMOS管PM7-PM8、三极管Q3，PM7的源极接电源电压，PM7的漏极接PM8的源极，PM7的栅极接PM3的栅极，PM8的栅极接PM6的栅极；PM8的漏极耦接到三极管Q3的发射极，三极管Q3的集电极、基极均接地；其中，PM8的漏极作为输出端输出带隙基准电压源的输出电压。
6.如权利要求4或5所述的启动电路，其特征在于，所述耦接具体是通过电阻元件耦接。
7.如权利要求2、4-5任一项所述的启动电路，其特征在于，所述PMOS管还具有连接电源电压的体极，所述NMOS管还具有接地的体极。
CN201811595155.9A 2018-09-19 2018-12-25 一种带隙基准电压源的启动电路 Active CN109343653B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2018110946840 2018-09-19
CN201811094684 2018-09-19

Publications (2)

Publication Number Publication Date
CN109343653A CN109343653A (zh) 2019-02-15
CN109343653B true CN109343653B (zh) 2020-07-24

Family

ID=65297229

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811595155.9A Active CN109343653B (zh) 2018-09-19 2018-12-25 一种带隙基准电压源的启动电路

Country Status (1)

Country Link
CN (1) CN109343653B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110231557B (zh) * 2019-07-04 2021-06-29 深圳贝特莱电子科技股份有限公司 一种带隙基准电路的启动电路可靠性验证方法
CN117872902B (zh) * 2024-01-17 2024-08-13 南京英锐创电子科技有限公司 一种启动电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191644B1 (en) * 1998-12-10 2001-02-20 Texas Instruments Incorporated Startup circuit for bandgap reference circuit
CN1901344A (zh) * 2006-07-17 2007-01-24 南京大学 脉宽调制器的电压基准电路
CN202486648U (zh) * 2012-03-16 2012-10-10 北京经纬恒润科技有限公司 基准电压源启动电路
CN102915062A (zh) * 2011-08-04 2013-02-06 联发科技（新加坡）私人有限公司 带隙电路
CN203386099U (zh) * 2013-08-15 2014-01-08 深圳创维－Rgb电子有限公司 带隙基准电路及电视机
CN106606818A (zh) * 2015-10-21 2017-05-03 田荣侠 一种视觉假体中视神经刺激器电路
CN107066015A (zh) * 2017-04-19 2017-08-18 桂林电子科技大学 一种全共栅共源基准电压源

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191644B1 (en) * 1998-12-10 2001-02-20 Texas Instruments Incorporated Startup circuit for bandgap reference circuit
CN1901344A (zh) * 2006-07-17 2007-01-24 南京大学 脉宽调制器的电压基准电路
CN102915062A (zh) * 2011-08-04 2013-02-06 联发科技（新加坡）私人有限公司 带隙电路
CN202486648U (zh) * 2012-03-16 2012-10-10 北京经纬恒润科技有限公司 基准电压源启动电路
CN203386099U (zh) * 2013-08-15 2014-01-08 深圳创维－Rgb电子有限公司 带隙基准电路及电视机
CN106606818A (zh) * 2015-10-21 2017-05-03 田荣侠 一种视觉假体中视神经刺激器电路
CN107066015A (zh) * 2017-04-19 2017-08-18 桂林电子科技大学 一种全共栅共源基准电压源

Also Published As

Publication number Publication date
CN109343653A (zh) 2019-02-15

Similar Documents

Publication Publication Date Title
CN111610812B (zh) 一种带隙基准电源产生电路及集成电路
JP3633061B2 (ja) 半導体集積回路装置
US9298238B2 (en) CMOS power backup switching circuit and method for operating a CMOS power backup switching circuit
CN101989096B (zh) 用于启动带隙基准电路的启动电路
US7948284B2 (en) Power-on reset circuit
CN101876836A (zh) 参考电压产生电路
CN103389762B (zh) 启动电路和包括启动电路的带隙基准源电路
CN111625043B (zh) 一种可修调的超低功耗全cmos参考电压电流产生电路
CN108958344A (zh) 基体偏压产生电路
CN109343653B (zh) 一种带隙基准电压源的启动电路
CN110475190B (zh) 一种mems传感器及启动电路
CN102386895A (zh) 磁滞比较器
CN101149628B (zh) 一种基准电压源电路
CN114265462A (zh) 一种带隙基准、芯片、电子器件及电子设备
CN107908220B (zh) 一种适用于宽电源电压范围的参考电压产生电路
CN108958347A (zh) 一种带负反馈的基准电路
CN109871060B (zh) 线性稳压器电路
CN209841222U (zh) 一种cmos温度传感器电路
CN208188714U (zh) 一种低压基准电路
CN113741616B (zh) 带隙基准电压源
US20080169866A1 (en) Combined charge storage circuit and bandgap reference circuit
US10126773B2 (en) Circuit and method for providing a secondary reference voltage from an initial reference voltage
CN113110680B (zh) 一种基准电路的启动电路和基准电路
US20020011889A1 (en) Semiconductor integral circuit
CN109213253B (zh) 一种快速的高精度低温漂强下拉电流产生电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant