CN109300992B - 一种高探测效率的单光子雪崩二极管及其制作方法 - Google Patents
一种高探测效率的单光子雪崩二极管及其制作方法 Download PDFInfo
- Publication number
- CN109300992B CN109300992B CN201810935425.XA CN201810935425A CN109300992B CN 109300992 B CN109300992 B CN 109300992B CN 201810935425 A CN201810935425 A CN 201810935425A CN 109300992 B CN109300992 B CN 109300992B
- Authority
- CN
- China
- Prior art keywords
- layer
- type semiconductor
- type
- semiconductor layer
- outer end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 122
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 43
- 230000031700 light absorption Effects 0.000 claims abstract description 29
- 238000002955 isolation Methods 0.000 claims abstract description 19
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 18
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 13
- -1 phosphorus ions Chemical class 0.000 claims description 48
- 229910052698 phosphorus Inorganic materials 0.000 claims description 26
- 239000011574 phosphorus Substances 0.000 claims description 26
- 229910052796 boron Inorganic materials 0.000 claims description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 1
- 238000010521 absorption reaction Methods 0.000 abstract description 6
- 230000035945 sensitivity Effects 0.000 abstract description 4
- 230000003595 spectral effect Effects 0.000 abstract description 3
- 230000003287 optical effect Effects 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 description 7
- 230000005684 electric field Effects 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 230000029918 bioluminescence Effects 0.000 description 1
- 238000005415 bioluminescence Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66098—Breakdown diodes
- H01L29/66113—Avalanche diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明公开了一种高探测效率的单光子雪崩二极管及其制作方法。传统单光子雪崩光电二极管的倍增区比较薄，进而导致探测灵敏度和光子探测效率普遍较低。本发明高探测效率的单光子雪崩二极管，包括同轴设置的p‑衬底层、p外延层、n+埋层、n型电荷层、反型深n阱、p型电荷层、p‑型半导体层、n阱层、浅沟槽隔离层、p型半导体层、n+型半导体层、p+型光吸收层、二氧化硅抗反射膜、氮化硅抗反射膜、阳极电极和阴极电极。本发明采用p+型光吸收层、p型半导体层以及p型电荷层组合形成P+/P/P型电荷层结构，有利于电流先横向扩展然后再流向雪崩倍增区，增大光谱响应，有效地提高其对光波长的吸收。
Description
技术领域
本发明属于单光子探测技术领域，具体涉及一种高探测效率的单光子雪崩二极管及其制作方法。
背景技术
单光子探测技术是一种极微光探测传感技术，在当代生活中应用范围不断扩展，比如：在生物发光、量子通信、天文研究、高灵敏度传感器等方面。基于CMOS工艺的单光子雪崩二极管作为单光子探测的核心器件，愈加受到了研究人员的关注和重视。其中，光子探测效率(Photon Detection Efficiency,PDE)是衡量雪崩光电二极管单光子探测能力的关键性因素。因此，设计具有高的光子探测效率的器件结构具有重要的意义和使用价值。
传统的单光子雪崩光电二极管结构都是由一个平面单结组成的，一般为浅结结构，PN结为突变结，雪崩倍增区电场强度高，但倍增区比较薄，进而导致探测灵敏度和光子探测效率普遍较低。其中雪崩倍增区的厚度和发生雪崩时的载流子数目都是衡量雪崩倍增大小的标准，而这些都与探测灵敏度和光子探测效率有密切的联系。因而具有高光子探测效率的雪崩二极管需要有较宽的雪崩倍增区，同时雪崩倍增区要处于高电场，在雪崩发生时，可以有更多的载流子发生碰撞。所以，研究一种具有高PDE、较高灵敏度的平面器件结构显得尤为重要。
发明内容
本发明的目的在于针对现有单光子雪崩光电二极管结构存在的上述不足，提出一种新的高探测效率的单光子雪崩光电二极管结构及其制作方法，使器件在可见光、近红外波段较宽范围内都具有较高的光子探测效率。本发明采用单结吸收倍增分离的结构，通过p外延形成的虚拟保护环以及p型扩散保护环共同作用防止边缘击穿，通过控制加在其上的偏置电压的大小实现其在不同波段的探测，另一方面，通过在窗口覆盖双层抗反射膜进一步增强在各波段的光子吸收效率。
本发明高探测效率的单光子雪崩二极管，包括同轴设置的p-衬底层、p外延层、n+埋层、n型电荷层、反型深n阱、p型电荷层、p-型半导体层、n阱层、浅沟槽隔离层、p型半导体层、n+型半导体层、p+型光吸收层、二氧化硅抗反射膜、氮化硅抗反射膜、阳极电极和阴极电极。所述的p-衬底层设置在p外延层的底部。p外延层的内部设置有呈圆盘形的n+埋层。n+埋层与p外延层的外端面之间设置有n型电荷层、反型深n阱、p型电荷层、p-型半导体层和n阱层。n型电荷层、反型深n阱、p型电荷层由内向外依次排列设置。呈圆环形的p-型半导体层环住反型深n阱的外侧及p型电荷层，且与反型深n阱及p型电荷层均接触。p-型半导体层的外端面与p外延层的外端面平齐。n型电荷层及n阱层的内端均与n+埋层接触。n阱层的外端面与p外延层的外端面平齐。
所述的p型半导体层设置在p外延层的外端面上。呈圆环形的n+型半导体层设置在p型半导体层上。n+型半导体层的两端端面与p型半导体层的两端端面分别平齐。n+型半导体层的内端面与n阱层接触，外端面上固定有阴极电极。
呈圆环形的两个浅沟槽隔离层均贯穿p型半导体层。其中一个浅沟槽隔离层的外径等于n+型半导体层的内径。另一个浅沟槽隔离层的内径等于n+型半导体层的外径。
所述的p+型光吸收层设置在p型半导体层外端的中部。p+型光吸收层的外端面与p型半导体层的外端面平齐。p+型光吸收层的外端面上设置有二氧化硅抗反射膜。所述二氧化硅抗反射膜的外侧面上设置有氮化硅抗反射膜。所述阳极电极穿过二氧化硅抗反射膜及氮化硅抗反射膜的中部的通孔，与p+型光吸收层的外端面固定。
进一步地，所述浅沟槽隔离层的材质为二氧化硅。所述的p-衬底层及p外延层均为P型半导体硅。所述的n+埋层、n型电荷层、反型深n阱及n阱层均为p外延层掺杂磷离子得到。所述的p型电荷层、p-型半导体层及p型半导体层均为p外延层掺杂硼离子得到。所述的n+型半导体层为p型半导体层掺杂磷离子得到。所述的p+型光吸收层为p型半导体层掺杂硼离子得到。n+埋层的磷离子浓度小于n型电荷层的磷离子浓度。
进一步地，呈圆环形的n阱层与n型电荷层、反型深n阱、p型电荷层及p-型半导体层通过p外延层隔开。
进一步地，所述p型半导体层的直径等于p外延层的直径。
进一步地，所述n+型半导体层的内径大于n阱层的内径。n+型半导体层的外径小于n阱层的外径。
进一步地，所述p+型光吸收层的直径等于p型电荷层的直径。
该单光子雪崩二极管的制作方法，具体如下：
步骤一、采用硼离子对一块半导体硅进行均匀掺杂，形成p-衬底层；在p-衬底上进行多次外延生长，形成p外延层雏形体；在p外延层雏形体内掺杂磷离子，形成与n+埋层。
步骤二、在n+埋层外端面中心处与p外延层雏形体外端面之间掺杂磷离子，形成n型电荷层。
步骤三、在n型电荷层外端面与p外延层雏形体外端面之间掺杂磷离子，形成反型深n阱。在反型深n阱的外端面与p外延层雏形体外端面之间掺杂硼离子，形成p型电荷层。
步骤四、在p型电荷层的外圆周处掺杂硼离子，形成p-型半导体层。
步骤五、在n+埋层的外端面边缘处与p外延层雏形体外端面之间掺杂磷离子，形成n阱层。
步骤六、在p型电荷层、p-型半导体层、n阱层的外端面与p外延层雏形体的外端面之间掺杂硼离子，形成p型半导体层雏形体。
步骤七、在p型半导体层雏形体上的一个圆环区域上掺杂磷离子，形成n+型半导体层。之后，在n+型半导体层的内侧及外侧分别刻蚀出同轴的两个环形槽。在两个环形槽内注入二氧化硅，形成浅沟槽隔离层。
步骤八、在p型半导体层雏形体外端面的中部掺杂硼离子，形成与p型电荷层同轴设置的p+型光吸收层。
步骤九、将阴极电极固定到n+型半导体层的外端面上；将阳极电极固定到p+型光吸收层的外端面上。之后，在p+型光吸收层上覆盖二氧化硅薄膜，并在二氧化硅薄膜上覆盖氮化硅薄膜。
本发明具有的有益效果是：
1、本发明具有实现短波、长波宽范围探测的功能，且较现有的单光子雪崩二极管结构有更高的光子探测效率(PDE)。在过偏电压为1V的条件下，在波长为430nm处，可见光波段峰值PDE最高达到63％，近红外光波段PDE最高达到33％(780nm处)。
2、本发明采用p+型光吸收层、p型半导体层以及p型电荷层组合形成P+/P/P型电荷层结构，有利于电流先横向扩展然后再流向雪崩倍增区，增大光谱响应，有效地提高其对光波长的吸收。
3、本发明通过p型电荷层、反型深n阱的组合，形成了具有高电场的突变结，增大了雪崩倍增区宽度，并使得形成的雪崩倍增区电场均匀。
4、本发明中的n型电荷层在雪崩发生时可以向倍增区提供更多的载流子，进而提高雪崩击穿概率，从而提高光子探测效率。
5、本发明中的n型电荷层与n+埋层接触，并通过n+型半导体将电极引至表面，使该结构成为平面结构，利于后续的封装集成。
6、本发明通过在窗口位置覆盖双层抗反射膜，增加入射波长的透光率，增大外量子效率，进一步提高光子探测效率(PDE)。并通过控制加在电极上的电压关系，可以使器件工作在击穿模式下，对不同波长的光进行探测。
附图说明
图1为本发明的结构示意图；
具体实施方式
以下结合附图对本发明作进一步说明。
如图1所示，高探测效率的单光子雪崩二极管，包括同轴设置的p-衬底层1、p外延层2、n+埋层3、n型电荷层4、反型深n阱5、p型电荷层6、p-型半导体层7、n阱层8、浅沟槽隔离层9、p型半导体层10、n+型半导体层11、p+型光吸收层12、二氧化硅抗反射膜13、氮化硅抗反射膜14、阳极电极15和阴极电极16。
p-衬底层1设置在p外延层2的底部。p外延层2的内部设置有呈圆盘形的n+埋层3。n+埋层3与p外延层2的外端面之间设置有n型电荷层4、反型深n阱5、p型电荷层6、p-型半导体层7和n阱层8。n型电荷层4、反型深n阱5、p型电荷层6由内向外依次排列设置。呈圆环形的p-型半导体层7环住反型深n阱5的外侧及p型电荷层6，且与反型深n阱5及p型电荷层6均接触。。p-型半导体层7的外端面与p外延层2的外端面平齐。呈圆环形的n阱层8环住n型电荷层4、反型深n阱5、p型电荷层6和p-型半导体层7，且与n型电荷层4、反型深n阱5、p型电荷层6及p-型半导体层7通过p外延层2隔开。n型电荷层4及n阱层8的内端均与n+埋层3之间形成紧密接触。n阱层8的外端面与p外延层2的外端面平齐。
p型半导体层10设置在p外延层2的外端面上。p型半导体层10的直径等于p外延层2的直径。呈圆环形的n+型半导体层11设置在p型半导体层10上。n+型半导体层11的两端端面与p型半导体层10的两端端面分别平齐。n+型半导体层11的内端面与n阱层8接触，外端面与呈圆环形的阴极电极16固定。n+型半导体层11的内径大于n阱层8的内径。n+型半导体层11的外径小于n阱层8的外径。
呈圆环形的两个浅沟槽隔离层9均贯穿p型半导体层10并伸入p外延层2内。其中一个浅沟槽隔离层9的外径等于n+型半导体层11的内径。另一个浅沟槽隔离层9的内径等于n+型半导体层11的外径，使得n+型半导体层11与p型半导体层10完全隔离。
p+型光吸收层12设置在p型半导体层10外端的中部。p+型光吸收层12的外端面与p型半导体层10的外端面平齐。p+型光吸收层12的直径等于p型电荷层6的直径。p+型光吸收层12的外端面上设置有二氧化硅抗反射膜13。二氧化硅抗反射膜13的外侧面上设置有氮化硅抗反射膜14。阳极电极15穿过二氧化硅抗反射膜13及氮化硅抗反射膜14的中部的通孔，与p+型光吸收层12的外端面固定。
浅沟槽隔离层9的材质为二氧化硅。p-衬底层1及p外延层2均为P型半导体硅。n+埋层3、n型电荷层4、反型深n阱5及n阱层8均为p外延层2掺杂磷离子得到。p型电荷层6、p-型半导体层7及p型半导体层10均为p外延层2掺杂硼离子得到。n+型半导体层11为p型半导体层10掺杂磷离子得到。p+型光吸收层12为p型半导体层10掺杂硼离子得到。n+埋层3的磷离子浓度小于n型电荷层4的磷离子浓度。
在本发明中，p+型光吸收层12、p型半导体层10以及p型电荷层6组合形成P+/P/P型电荷层结构，有利于电流的横向扩展，增大光谱响应。同时该结构使得倍增区域和吸收区分离，可以有效地提高本发明对光波长的吸收；p型电荷层6、反型深n阱5的组合形成较宽的雪崩倍增区；反型深n阱5内端的n型电荷层4在雪崩发生时可以为雪崩倍增区提供更多的载流子，进而提高雪崩击穿概率，提高光子探测效率。围绕在p型电荷层6外围的p-型半导体层7用来形成扩散保护环。同时，p外延层2形成虚拟保护环。双重保护环能够有效防止产生边缘击穿。n型电荷层4与n+埋层3接触，并通过n+型半导体层11将电极引至表面，使本发明成为平面结构。通过在窗口位置(p+型光吸收层12)覆盖双层抗反射膜，能够增加窗口位置入射波长的透光率，增大外量子效率，进一步提高光子探测效率(PDE)。通过控制加在电极上的电压关系，可以使器件工作在击穿模式下，对不同波长的光进行探测。经测量，本发明单光子雪崩二极管的雪崩倍增区域面积较宽，电场强度高且均匀，光子探测效率高。
经测量，本发明中PN结的反向击穿电压约为22.6V。外量子效率在波长为430nm时，高达97％，外加反向偏压1V时，峰值光子探测效率(PDE)高达60％以上，且在波长300nm到800nm宽范围内光子探测效率(PDE)均达到30％以上。当外加偏压达到5V时，峰值PDE高达72％。
该单光子雪崩二极管的制作方法，具体如下：
步骤一、采用硼离子对一块圆柱形半导体硅进行均匀掺杂，形成p-衬底层1；在p-衬底1上进行多次外延生长，形成p外延层雏形体；在p外延层雏形体内掺杂磷离子，形成与p-衬底层1、p外延层雏形体同轴设置的n+埋层3。
步骤二、在n+埋层3外端面中心处与p外延层雏形体外端面之间掺杂磷离子，形成与n+埋层3同轴设置的n型电荷层4。
步骤三、在n型电荷层4外端面与p外延层雏形体外端面之间掺杂磷离子，形成与n型电荷层4同轴设置的反型深n阱5。在反型深n阱5的外端面与p外延层雏形体外端面之间掺杂硼离子，形成与反型深n阱5同轴设置的p型电荷层6。
步骤四、在p型电荷层6的外圆周处掺杂硼离子，形成p-型半导体层7。
步骤五、在n+埋层3的外端面边缘处与p外延层雏形体外端面之间掺杂磷离子，形成环住n型电荷层4、反型深n阱5、p型电荷层6和p-型半导体层7的n阱层8。n阱层8的内部、p外延层雏形体外端面合围成与p-衬底层1隔离的闭合区域。n+埋层3、n阱层8和p外延层雏形体形成一个非平面结。n阱层8与n型电荷层4、反型深n阱5、p-型半导体层7之间有间隙。p型电荷层6和反型深n阱5形成平面结。
步骤六、在p型电荷层6、p-型半导体层7、n阱层8的外端面与p外延层雏形体的外端面之间掺杂硼离子，形成p型半导体层雏形体。剩余的仅掺杂过一次硼离子的p外延层雏形体即为p外延层2。
步骤七、在p型半导体层雏形体上的一个圆环区域上掺杂磷离子，形成n+型半导体层11。之后，在n+型半导体层11的内侧及外侧分别刻蚀出同轴的两个环形槽。在两个环形槽内注入二氧化硅，形成浅沟槽隔离层9。
步骤八、在p型半导体层雏形体外端面的中部掺杂硼离子，形成与p型电荷层6同轴设置的p+型光吸收层12。
步骤九、在n+型半导体层11外端面上固定呈圆环形的阴极电极16，在p+型光吸收层12的外端面中部固定阳极电极15。之后，在p+型光吸收层12上覆盖二氧化硅薄膜13，并在二氧化硅薄膜13上覆盖氮化硅薄膜14，形成双层抗反射薄膜。
Claims (7)
1.一种高探测效率的单光子雪崩二极管，其特征在于：包括同轴设置的p-衬底层、p外延层、n+埋层、n型电荷层、反型深n阱、p型电荷层、p-型半导体层、n阱层、浅沟槽隔离层、p型半导体层、n+型半导体层、p+型光吸收层、二氧化硅抗反射膜、氮化硅抗反射膜、阳极电极和阴极电极；所述的p-衬底层设置在p外延层的底部；p外延层的内部设置有呈圆盘形的n+埋层；n+埋层与p外延层的外端面之间设置有n型电荷层、反型深n阱、p型电荷层、p-型半导体层和n阱层；n型电荷层、反型深n阱、p型电荷层由内向外依次排列设置；呈圆环形的p-型半导体层环住反型深n阱的外侧及p型电荷层，且与反型深n阱及p型电荷层均接触；p-型半导体层的外端面与p外延层的外端面平齐；n型电荷层及n阱层的内端均与n+埋层接触；n阱层的外端面与p外延层的外端面平齐；
所述的p型半导体层设置在p外延层的外端面上；呈圆环形的n+型半导体层设置在p型半导体层上；n+型半导体层的两端端面与p型半导体层的两端端面分别平齐；n+型半导体层的内端面与n阱层接触，外端面上固定有阴极电极；
呈圆环形的两个浅沟槽隔离层均贯穿p型半导体层；其中一个浅沟槽隔离层的外径等于n+型半导体层的内径；另一个浅沟槽隔离层的内径等于n+型半导体层的外径；
所述的p+型光吸收层设置在p型半导体层外端的中部；p+型光吸收层的外端面与p型半导体层的外端面平齐；p+型光吸收层的外端面上设置有二氧化硅抗反射膜；所述二氧化硅抗反射膜的外侧面上设置有氮化硅抗反射膜；所述阳极电极穿过二氧化硅抗反射膜及氮化硅抗反射膜的中部的通孔，与p+型光吸收层的外端面固定。
2.根据权利要求1所述的一种高探测效率的单光子雪崩二极管，其特征在于：所述浅沟槽隔离层的材质为二氧化硅；所述的p-衬底层及p外延层均为P型半导体硅；所述的n+埋层、n型电荷层、反型深n阱及n阱层均为p外延层掺杂磷离子得到；所述的p型电荷层、p-型半导体层及p型半导体层均为p外延层掺杂硼离子得到；所述的n+型半导体层为p型半导体层掺杂磷离子得到；所述的p+型光吸收层为p型半导体层掺杂硼离子得到；n+埋层的磷离子浓度小于n型电荷层的磷离子浓度。
3.根据权利要求1所述的一种高探测效率的单光子雪崩二极管，其特征在于：呈圆环形的n阱层与n型电荷层、反型深n阱、p型电荷层及p-型半导体层通过p外延层隔开。
4.根据权利要求1所述的一种高探测效率的单光子雪崩二极管，其特征在于：所述p型半导体层的直径等于p外延层的直径。
5.根据权利要求1所述的一种高探测效率的单光子雪崩二极管，其特征在于：所述n+型半导体层的内径大于n阱层的内径；n+型半导体层的外径小于n阱层的外径。
6.根据权利要求1所述的一种高探测效率的单光子雪崩二极管，其特征在于：所述p+型光吸收层的直径等于p型电荷层的直径。
7.如权利要求1所述的一种高探测效率的单光子雪崩二极管的制作方法，其特征在于：步骤一、采用硼离子对一块半导体硅进行均匀掺杂，形成p-衬底层；在p-衬底上进行多次外延生长，形成p外延层雏形体；在p外延层雏形体内掺杂磷离子，形成n+埋层；
步骤二、在n+埋层外端面中心处与p外延层雏形体外端面之间掺杂磷离子，形成n型电荷层；
步骤三、在n型电荷层外端面与p外延层雏形体外端面之间掺杂磷离子，形成反型深n阱；在反型深n阱的外端面与p外延层雏形体外端面之间掺杂硼离子，形成p型电荷层；
步骤四、在p型电荷层的外圆周处掺杂硼离子，形成p-型半导体层；
步骤五、在n+埋层的外端面边缘处与p外延层雏形体外端面之间掺杂磷离子，形成n阱层；
步骤六、在p型电荷层、p-型半导体层、n阱层的外端面与p外延层雏形体的外端面之间掺杂硼离子，形成p型半导体层雏形体；
步骤七、在p型半导体层雏形体上的一个圆环区域上掺杂磷离子，形成n+型半导体层；之后，在n+型半导体层的内侧及外侧分别刻蚀出同轴的两个环形槽；在两个环形槽内注入二氧化硅，形成浅沟槽隔离层；
步骤八、在p型半导体层雏形体外端面的中部掺杂硼离子，形成与p型电荷层同轴设置的p+型光吸收层；
步骤九、将阴极电极固定到n+型半导体层的外端面上；将阳极电极固定到p+型光吸收层的外端面上；之后，在p+型光吸收层上覆盖二氧化硅薄膜，并在二氧化硅薄膜上覆盖氮化硅薄膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810935425.XA CN109300992B (zh) | 2018-08-16 | 2018-08-16 | 一种高探测效率的单光子雪崩二极管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810935425.XA CN109300992B (zh) | 2018-08-16 | 2018-08-16 | 一种高探测效率的单光子雪崩二极管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109300992A CN109300992A (zh) | 2019-02-01 |
| CN109300992B true CN109300992B (zh) | 2020-01-21 |
Family
ID=65165196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810935425.XA Active CN109300992B (zh) | 2018-08-16 | 2018-08-16 | 一种高探测效率的单光子雪崩二极管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109300992B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022179171A1 (zh) * | 2021-02-26 | 2022-09-01 | 神盾股份有限公司 | 单光子雪崩二极管及单光子雪崩二极管阵列 |
| CN115084306A (zh) * | 2021-03-11 | 2022-09-20 | 西安电子科技大学 | 一种集成化硅基宽光谱单光子雪崩二极管及制作方法 |
| CN115084305A (zh) * | 2021-03-11 | 2022-09-20 | 西安电子科技大学 | 一种硅基短波近红外单光子雪崩二极管及其制作方法 |
| CN114400269A (zh) * | 2021-05-19 | 2022-04-26 | 神盾股份有限公司 | 单光子雪崩二极管 |
| CN113314638B (zh) * | 2021-05-21 | 2022-07-26 | 武汉光迹融微科技有限公司 | 近红外单光子雪崩二极管探测器及制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106531837A (zh) * | 2016-12-29 | 2017-03-22 | 杭州电子科技大学 | 双结单光子雪崩二极管及其制作方法 |
| CN106847960A (zh) * | 2017-01-23 | 2017-06-13 | 重庆邮电大学 | 一种基于深n阱结构的单光子雪崩二极管及其制作工艺 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8698196B2 (en) * | 2011-06-28 | 2014-04-15 | Alpha And Omega Semiconductor Incorporated | Low capacitance transient voltage suppressor (TVS) with reduced clamping voltage |
| JP6090060B2 (ja) * | 2013-08-23 | 2017-03-08 | 株式会社豊田中央研究所 | シングルフォトンアバランシェダイオード |
-
2018
- 2018-08-16 CN CN201810935425.XA patent/CN109300992B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106531837A (zh) * | 2016-12-29 | 2017-03-22 | 杭州电子科技大学 | 双结单光子雪崩二极管及其制作方法 |
| CN106847960A (zh) * | 2017-01-23 | 2017-06-13 | 重庆邮电大学 | 一种基于深n阱结构的单光子雪崩二极管及其制作工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109300992A (zh) | 2019-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109300992B (zh) | 一种高探测效率的单光子雪崩二极管及其制作方法 | |
| CN108573989B (zh) | 硅基雪崩光电探测器阵列及其制作方法 | |
| CN106531837B (zh) | 双结单光子雪崩二极管及其制作方法 | |
| RU2290721C2 (ru) | Кремниевый фотоэлектронный умножитель (варианты) и ячейка для кремниевого фотоэлектронного умножителя | |
| CN113314638B (zh) | 近红外单光子雪崩二极管探测器及制作方法 | |
| CN110416335A (zh) | 硅基近红外单光子雪崩二极管探测器及其制作方法 | |
| CN108511467B (zh) | 一种近红外宽光谱的cmos单光子雪崩二极管探测器及其制作方法 | |
| CN114914325B (zh) | 一种多结的近红外单光子雪崩二极管及制备方法 | |
| CN110246903B (zh) | 低噪声宽光谱响应的单光子雪崩光电二极管及其制作方法 | |
| CN102903781A (zh) | 硅基近红外光电探测器结构及其制作方法 | |
| CN115425101B (zh) | 一种双结单光子雪崩二极管、探测器及制作方法 | |
| CN106057958B (zh) | 单光子雪崩光电二极管的制作方法 | |
| WO2014101601A1 (zh) | 光电探测器及其制造方法和辐射探测器 | |
| CN106784054A (zh) | 一种紫外雪崩光电二极管探测器及其探测方法 | |
| CN108666382B (zh) | Soi基lsambm雪崩光电二极管及其制备方法 | |
| CN110197859B (zh) | 一种工作在可见光波段的高带宽cmos apd光电器件 | |
| CN114975657A (zh) | Spad器件结构、spad探测器及spad器件结构制备方法 | |
| Cai et al. | Vertical 4H-SiC nipn APDs with partial trench isolation | |
| CN115548157B (zh) | 一种具有宽漂移区的双结单光子雪崩二极管及其制备方法 | |
| CN207572377U (zh) | 一种多漂移环结构的紫外雪崩漂移探测器 | |
| US10686093B2 (en) | Semiconductor light receiving element including si avalanche multiplication part and compound semiconductor light receiving layer | |
| CN114843353A (zh) | 光栅-结型复合雪崩单光子检测器及其制作方法 | |
| CN206574724U (zh) | 一种紫外雪崩光电二极管探测器 | |
| CN113178497B (zh) | 一种基于量子点的紫外探测器及制作方法 | |
| EP2462630B1 (en) | Highly efficient cmos technology compatible silicon photoelectric multiplier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20211213 Address after: 226300 Room 202, block C4, Jianghai Zhihui Park, No. 266, New Century Avenue, Nantong high tech Zone, Nantong City, Jiangsu Province Patentee after: Nantong Sancai integrated photoelectric technology Co.,Ltd. Address before: 310018 No. 2 street, Xiasha Higher Education Zone, Hangzhou, Zhejiang Patentee before: HANGZHOU DIANZI University |
|
| TR01 | Transfer of patent right |