CN109285812A - 一种双面多台阶腔体的ltcc基板制造方法 - Google Patents

一种双面多台阶腔体的ltcc基板制造方法 Download PDF

Info

Publication number
CN109285812A
CN109285812A CN201811152130.1A CN201811152130A CN109285812A CN 109285812 A CN109285812 A CN 109285812A CN 201811152130 A CN201811152130 A CN 201811152130A CN 109285812 A CN109285812 A CN 109285812A
Authority
CN
China
Prior art keywords
ceramic chips
substrate
cavity
lamination
green base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811152130.1A
Other languages
English (en)
Other versions
CN109285812B (zh
Inventor
肖刚
刘发
李建国
陈宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Microelectronics Technology Institute
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN201811152130.1A priority Critical patent/CN109285812B/zh
Publication of CN109285812A publication Critical patent/CN109285812A/zh
Application granted granted Critical
Publication of CN109285812B publication Critical patent/CN109285812B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)

Abstract

本发明公开了一种双面多台阶腔体的LTCC基板制造方法，包括如下步骤；1.对生瓷片进行预烘干、打孔开腔、填孔、导体印刷和金属导体烘干处理；2.将生瓷片进行脱膜处理；3.叠片处理，将生瓷片进行叠加作为基板，基板上下表面腔体从表面向中心面积依次减小，并通过未开腔的生瓷片进行隔离；基板顶底各放置有金属片成为整体，作为生瓷坯；4.将生瓷坯进行真空包封；5.将真空包封好的生瓷坯进行等静压层压；6.完成等静压层压后，将基板取出，再对基板进行热切，切割出需要的图形及尺寸，去除多余的角料，并切割出填充块；7.将填充块放置在基板底部最内层腔体内，将基板底部放置在烧结炉内的承烧板上进行低温烧结。

Description

一种双面多台阶腔体的LTCC基板制造方法
技术领域
本发明属于半导体混合集成电路技术领域，涉及一种双面多台阶腔体的LTCC基板制造方法。
背景技术
通常情况下，LTCC基板中无腔体、或者腔体均布置在基板的一面，另一面不含腔体。而对于高度集成的SiP产品及LTCC射频/微波产品，要求芯片与元器件间的互连路径尽可能短，常规单面结构只能将芯片组装在基板一面，或者一面的腔体内部，导致基板尺寸无法缩小，互连引线无法缩短，射频信号还会产生寄生干扰，进而影响电路的性能。
发明内容
本发明的目的在于克服上述现有技术的缺点，提供一种双面多台阶腔体的LTCC基板制造方法，实现了尺寸缩小的双面腔体LTCC基板，达到了提高射频/微波及高度集成SiP模块的性能。
为达到上述目的，本发明采用以下技术方案予以实现：
一种双面多台阶腔体的LTCC基板制造方法，包括如下步骤；
步骤1，对生瓷片进行预烘干、打孔开腔、填孔、导体印刷和金属导体烘干处理；
步骤2，将步骤1处理后的生瓷片进行脱膜处理；
步骤3，叠片处理，将若干脱膜处理后的生瓷片进行叠加作为基板，基板上下表面腔体从表面向中心面积依次减小，上下表面最靠近中心处的腔体通过未开腔的生瓷片进行隔离；基板顶底各放置有金属片成为整体，作为生瓷坯；金属片设置有通孔，通孔的形状和位置分别对应所接触的基板最外层腔体的形状和位置；
步骤4，将生瓷坯进行真空包封；
步骤5，将真空包封好的生瓷坯进行等静压层压；
步骤6，完成等静压层压后，将基板取出，再对基板进行热切，切割出需要的图形及尺寸，去除多余的角料，并切割出填充块；
步骤7，将填充块放置在基板底部腔体内，对底部最内层腔体进行支撑，然后将基板底部放置在烧结炉内的承烧板上进行低温烧结。
优选的，步骤3中，金属片与生瓷片通过粘接固定为一个整体。
优选的，步骤4中，在将生瓷坯放入真空包封袋前，使用软硅胶片将该生瓷坯双面包裹。
优选的，步骤3中，先将一片金属片放入叠片模具中，再将若干生瓷片逐个放入，最后再将一片金属片放入叠片模具中，叠片模具的定位柱穿过金属片和生瓷片的定位孔。
优选的，基体最外层生瓷片与金属片之间设置有一层保鲜膜。
优选的，步骤中，在使用软硅胶片将生瓷坯双面包裹前，将生瓷坯的定位孔内填充用于排除空气的填充物。
优选的，步骤4中，真空包封压力为-0.1MPa，包封层数为两层。
优选的，步骤2中，脱模时采用工艺真空将生瓷片吸附在吸盘上，再去除生瓷片的PET膜，然后取消吸附，取下生瓷片；吸盘吸附生瓷片时，错开生瓷片腔体位置。
优选的，所述金属片为表面平整的不锈钢片，厚度为250μm。
优选的，步骤5中，等静压层压预热温度70℃，第一阶层压压力10MPa，第一阶层压时间5min，第二阶层压压力21MPa，第二阶层压时间10min。
与现有技术相比，本发明具有以下有益效果：
本发明通过在基板烧结过程中，使用填充块支撑基本底部最内层腔体，可以中和腔体底部重力，使基板腔体底部受外力合力为零，同时可以随着烧结温度增加和基板同步收缩，解决了翘曲、分层、开裂等烧结难题，实现翘曲度低于20μm/in的基板，更适用于组装需求；解决了制造双面多台阶腔体LTCC基板的技术难题，不仅实现了尺寸缩小的双面多台阶腔体LTCC基板，达到了提高射频/微波及高度集成SiP模块的性能。还为研制其它带腔体基板搭建了良好的工艺平台，提高了混合集成电路的电性能，具有重要的社会效益和经济价值。
进一步，通过将金属片与生瓷片通过粘接固定为一个整体，即能保证生瓷片在叠片过程中不受外力作用发生形变、裂纹，又可以保证叠片精度，保证层与层之间的误差控制在25μm以内。
进一步，通过使用软硅胶片将该生瓷坯双面包裹，从而在真空包封以及等静压层压时保护腔体内部各台阶，避免其因较大压力发生形变。
进一步，通过使用叠片模具，使金属片和生瓷片的定位孔穿过定位柱依次叠加，保证了金属片和生瓷片能够按照正确顺序和对应方向进行叠加，腔体位置对应。
进一步，通过使用保鲜膜，第一，为隔离不锈钢片与基板，腔体部位隔离基板与软硅胶片，防止不锈钢片和软硅胶片与基板粘接；第二可以有效保护腔体内部各台阶，避免其在压力下形变。使用保鲜膜后，不锈钢片和软硅胶片均不与基板粘接，且腔体内部各台阶无形变。
进一步，填充物的作用是填充生瓷坯内部定位孔空间，避免生瓷坯定位孔内部存在较大空间，在等静压层压时由于较大压力致使存在较大空间处真空包封袋破裂，生瓷坯进水报废。
进一步，通过将生瓷坯包裹两层真空包封袋，可以降低因真空包封袋存在漏孔导致等静压层压时生瓷坯进水报废的概率，提高等静压层压的成品率。
附图说明
图1为本发明的生瓷片脱膜示意图；
图2为本发明的叠片示意图；
图3为本发明的生坯包封层压示意图；
图4为本发明的热切示意图；
图5为本发明的基板烧结示意图；
图6为本发明的基板烧结曲线图。
其中：1-生瓷片；2-不锈钢片；3-腔体；4-PET膜；5-定位孔；6-吸盘；7-叠片模具；8-定位柱；9-保鲜膜；10-橡皮泥；11-软硅胶片；12-真空包封袋；13-填充块；14-承烧板。
具体实施方式
下面结合附图对本发明做进一步详细描述：
具体的制造方法如下：
第一步：如图1所示，依照传统流程进行生瓷片1的预烘干、打孔开腔、填孔与导体印刷，金属导体烘干。
第二部：生瓷片1脱膜处理；
如图2所示，脱模时采用工艺真空将生瓷片1吸附在吸盘6上，再去除生瓷片1的PET膜4，然后取消吸附，取下生瓷片1。
吸盘6吸附生瓷片1时，应错开生瓷片1的腔体3位置，以防止吸力降低。
第三步：生瓷片1叠片作为基板16；
该工序进行前需准备一下材料：
根据基板16两面腔体3的版图分别制作两张带有通孔的金属片，本实施例优选使用表面光滑平整的不锈钢片2，这两张不锈钢片2的通孔形状和位置分别对应基板16两边最外层腔体3的版图，不锈钢片2包含叠片定位孔5，厚度为250μm；制作叠片模具7，该模具可重复利用；准备干净的家用普通保鲜膜9；
叠片时，按照一定的方向，将不锈钢片2、生瓷片1的定位孔5套入叠片模具7定位柱8，首先将一张不锈钢片2按照正确方位套在叠片模具7上；再在不锈钢片2上平铺一层保鲜膜9；该待叠片的生瓷片1排列好顺序和方向；按照顺序和对应方向逐层将生瓷片1套在叠片模具7上；待所有生瓷片1叠片完成后在其上平铺一层保鲜膜9，保鲜膜9覆盖基板16全部功能区域，且要预留处四角以便不锈钢片2和生瓷片1粘接，将另一不锈钢片2按照正确方位套在叠片模具7上。
保鲜膜9的作用：第一，为隔离不锈钢片2与基板16，腔体3部位隔离基板16与软硅胶片11，防止不锈钢片2和软硅胶片11与基板16粘接；第二可以有效保护腔体3内部各台阶，避免其在31MPa压力下形变。使用保鲜膜9后，不锈钢片2和软硅胶片11均不与基板16粘接，且腔体内部各台阶无形变。
不锈钢片2、生瓷片1通过粘接固定成为一个整体，构成生瓷坯15，这样既能保证生瓷片1在叠片过程中不受外力作用发生形变、裂纹，又可以保证叠片精度，保证层与层之间的误差控制在25μm以内，本实施例优选的将生瓷间使用胶水粘接，不锈钢片2与生瓷片1之间使用双面胶粘接。
第四步：真空包封；
如图3所示，将完成叠片的生瓷坯15从叠片模具7上取下，将生瓷坯15其定位孔5内填充用于排除空气的填充物，本实施例优选使用橡皮泥10进行填充，橡皮泥10的作用是填充生瓷坯15内部定位孔5空间，避免生瓷坯15的定位孔5内部存在较大空间，在等静压层压时由于较大压力致使存在较大空间处真空包封袋12破裂，生瓷坯15进水报废。橡皮泥10填充定位孔5后无真空包封袋12破裂现象。
再使用厚度≥1mm的软硅胶片11，将生瓷坯15双面包裹，包裹需平整，不能有褶皱，然后将其铺平放入真空包封袋12内，进行真空包封，真空包封条件为，压力为-0.1MPa，包封层数为2层；软硅胶片11的作用是在真空包封以及等静压层压时保护腔体3内部各台阶，避免其因较大压力发生形变。使用后腔体3内部各台阶无形变；包封两层可以降低因真空包封袋12存在漏孔导致等静压层压时生瓷坯15进水报废的概率，提高等静压层压的成品率；
第五步：等静压层压；
将包封好的生瓷坯15整体进行等静压层压，层压条件为：预热温度70℃，第一阶层压压力10MPa，第一阶层压时间5min，第二阶层压压力21MPa，第二阶层压时间10min；
第六步：热切；
如图4所示，将完成等静压层压的生瓷坯15通过热切切出需要的图形及尺寸，去除多余的角料；并切割出填充块13，填充块13厚度与基板16单面腔体3深度相同。
热切时应该使用双面胶将生瓷坯15固定在切割载台上。
第七步：低温烧结；
如图5所示，烧结时将填充块13对应放置在基板16的最内层腔体3内，然后将该面向下放置在烧结炉内的承烧板14上进行低温烧结的烧结温度曲线见图6。
使用填充块13可以支撑最内层腔体3底部，在烧结过程中，可以中和腔体3底部重力，使基板16最内层腔体3底部受外力合力为零，同时可以随着烧结温度增加和基板16同步收缩，这样腔体3不会受到外力拉扯使其发生翘曲、分层、或者开裂，实现翘曲度低于20μm/in的基板16，更适用于组装需求。
如图6所示，为LTCC双面多阶腔体基板烧结曲线图，α为理想温度轨迹曲线，β为自动反馈运行温度曲线，T0为出炉温度，温度范围为180℃～220℃，T1为第一恒温排胶温度，温度范围为230℃～270℃，T2为第二恒温排胶温度，温度范围为480℃～520℃，T3为烧结温度，温度范围为840℃～860℃，其中自动反馈运行温度应控制在理想温度的±10℃。
以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。

Claims (10)

1.一种双面多台阶腔体的LTCC基板制造方法，其特征在于，包括如下步骤；
步骤1，对生瓷片(1)进行预烘干、打孔开腔、填孔、导体印刷和金属导体烘干处理；
步骤2，将步骤1处理后的生瓷片(1)进行脱膜处理；
步骤3，叠片处理，将若干脱膜处理后的生瓷片(1)进行叠加作为基板(16)，基板(16)上下表面腔体(3)从表面向中心面积依次减小，上下表面最靠近中心处的腔体(3)通过未开腔的生瓷片(1)进行隔离；基板(16)顶底各放置有金属片成为整体，作为生瓷坯(15)；金属片设置有通孔，通孔的形状和位置分别对应所接触的基板(16)最外层腔体(3)的形状和位置；
步骤4，将生瓷坯(15)进行真空包封；
步骤5，将真空包封好的生瓷坯(15)进行等静压层压；
步骤6，完成等静压层压后，将基板(16)取出，再对基板(16)进行热切，切割出需要的图形及尺寸，去除多余的角料，并切割出填充块(13)；
步骤7，将填充块(13)放置在基板(16)底部腔体(3)内，对底部最内层腔体(3)进行支撑，然后将基板(16)底部放置在烧结炉内的承烧板(14)上进行低温烧结。
2.根据权利要求1所述的一种双面多台阶腔体的LTCC基板制造方法，其特征在于，步骤3中，金属片与生瓷片(1)通过粘接固定为一个整体。
3.根据权利要求1所述的一种双面多台阶腔体的LTCC基板制造方法，其特征在于，步骤4中，在将生瓷坯(15)放入真空包封袋(12)前，使用软硅胶片(11)将该生瓷坯(15)双面包裹。
4.根据权利要求1所述的一种双面多台阶腔体的LTCC基板制造方法，其特征在于，步骤3中，先将一片金属片放入叠片模具(7)中，再将若干生瓷片(1)逐个放入，最后再将一片金属片放入叠片模具(7)中，叠片模具(7)的定位柱(8)穿过金属片和生瓷片(1)的定位孔(5)。
5.根据权利要求1所述的一种双面多台阶腔体的LTCC基板制造方法，其特征在于，基体最外层生瓷片(1)与金属片之间设置有一层保鲜膜(9)。
6.根据权利要求1所述的一种双面多台阶腔体的LTCC基板制造方法，其特征在于，步骤(4)中，在使用软硅胶片(11)将生瓷坯(15)双面包裹前，将生瓷坯(15)的定位孔(5)内填充用于排除空气的填充物。
7.根据权利要求1所述的一种双面多台阶腔体的LTCC基板制造方法，其特征在于，步骤4中，真空包封压力为-0.1MPa，包封层数为两层。
8.根据权利要求1所述的一种双面多台阶腔体的LTCC基板制造方法，其特征在于，步骤2中，脱模时采用工艺真空将生瓷片(1)吸附在吸盘(6)上，再去除生瓷片(1)的PET膜(4)，然后取消吸附，取下生瓷片(1)；吸盘(6)吸附生瓷片(1)时，错开生瓷片(1)腔体(3)位置。
9.根据权利要求1、2、4或5所述的一种双面多台阶腔体的LTCC基板制造方法，其特征在于，所述金属片为表面平整的不锈钢片(2)，厚度为250μm。
10.根据权利要求1所述的一种双面多台阶腔体的LTCC基板制造方法，其特征在于，步骤5中，等静压层压预热温度70℃，第一阶层压压力10MPa，第一阶层压时间5min，第二阶层压压力21MPa，第二阶层压时间10min。
CN201811152130.1A 2018-09-29 2018-09-29 一种双面多台阶腔体的ltcc基板制造方法 Active CN109285812B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811152130.1A CN109285812B (zh) 2018-09-29 2018-09-29 一种双面多台阶腔体的ltcc基板制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811152130.1A CN109285812B (zh) 2018-09-29 2018-09-29 一种双面多台阶腔体的ltcc基板制造方法

Publications (2)

Publication Number Publication Date
CN109285812A true CN109285812A (zh) 2019-01-29
CN109285812B CN109285812B (zh) 2020-09-01

Family

ID=65182352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811152130.1A Active CN109285812B (zh) 2018-09-29 2018-09-29 一种双面多台阶腔体的ltcc基板制造方法

Country Status (1)

Country Link
CN (1) CN109285812B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110610927A (zh) * 2019-08-02 2019-12-24 安徽国晶微电子有限公司 多芯片封装互联结构
CN112218486A (zh) * 2020-09-01 2021-01-12 西安电子科技大学 基于热管及热电制冷器的ltcc集成制冷系统及其制作方法
CN114040599A (zh) * 2021-11-30 2022-02-11 中国兵器工业集团第二一四研究所苏州研发中心 一种环形ltcc基板制作方法
CN114195527A (zh) * 2021-11-15 2022-03-18 中国电子科技集团公司第五十五研究所 一种台阶结构高温共烧陶瓷的烧结方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102699986A (zh) * 2012-04-25 2012-10-03 中国电子科技集团公司第五十五研究所 多层陶瓷双面复杂腔体结构成型方法
CN202888384U (zh) * 2012-11-19 2013-04-17 南京国博电子有限公司 一种集成耦合电桥的ltcc管壳
CN104284534A (zh) * 2014-10-29 2015-01-14 中国兵器工业集团第二一四研究所苏州研发中心 超多层数超深空腔ltcc基板制造工艺
CN106217660A (zh) * 2016-10-07 2016-12-14 郑州登电银河科技有限公司 一种ltcc/htcc自动双面压痕设备
CN107863300A (zh) * 2017-11-03 2018-03-30 北方电子研究院安徽有限公司 一种ltcc基板双面空腔制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102699986A (zh) * 2012-04-25 2012-10-03 中国电子科技集团公司第五十五研究所 多层陶瓷双面复杂腔体结构成型方法
CN202888384U (zh) * 2012-11-19 2013-04-17 南京国博电子有限公司 一种集成耦合电桥的ltcc管壳
CN104284534A (zh) * 2014-10-29 2015-01-14 中国兵器工业集团第二一四研究所苏州研发中心 超多层数超深空腔ltcc基板制造工艺
CN106217660A (zh) * 2016-10-07 2016-12-14 郑州登电银河科技有限公司 一种ltcc/htcc自动双面压痕设备
CN107863300A (zh) * 2017-11-03 2018-03-30 北方电子研究院安徽有限公司 一种ltcc基板双面空腔制作方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110610927A (zh) * 2019-08-02 2019-12-24 安徽国晶微电子有限公司 多芯片封装互联结构
CN112218486A (zh) * 2020-09-01 2021-01-12 西安电子科技大学 基于热管及热电制冷器的ltcc集成制冷系统及其制作方法
CN112218486B (zh) * 2020-09-01 2021-06-04 西安电子科技大学 基于热管及热电制冷器的ltcc集成制冷系统及其制作方法
CN114195527A (zh) * 2021-11-15 2022-03-18 中国电子科技集团公司第五十五研究所 一种台阶结构高温共烧陶瓷的烧结方法
CN114040599A (zh) * 2021-11-30 2022-02-11 中国兵器工业集团第二一四研究所苏州研发中心 一种环形ltcc基板制作方法
CN114040599B (zh) * 2021-11-30 2024-03-29 中国兵器工业集团第二一四研究所苏州研发中心 一种环形ltcc基板制作方法

Also Published As

Publication number Publication date
CN109285812B (zh) 2020-09-01

Similar Documents

Publication Publication Date Title
CN109285812A (zh) 一种双面多台阶腔体的ltcc基板制造方法
JP3041221B2 (ja) インサートを用いずにキャビティを形成する装置および方法
US20050139990A1 (en) Method of manufacturing ceramic package sealing structure and ceramic package having said sealing structure
JPS6327860B2 (zh)
JP2006005333A (ja) 積層型電子部品とその製造方法
CN107622957B (zh) 双面SiP的三维封装结构的制造方法
CN101562141B (zh) 电子器件的制造方法及制造装置
US7060530B2 (en) Semiconductor package having a resin cap member
CN114050113A (zh) 封装方法
JP3689414B2 (ja) 弾性表面波デバイスの製造方法
CN109712966A (zh) 芯片封装结构及其形成方法
JP2012209449A (ja) 半導体装置の製造方法
CN100440464C (zh) 层叠型半导体器件以及层叠型电子部件的制造方法
CN112437559B (zh) Ltcc基板双面腔体结构的叠压方法
CN101202259B (zh) 芯片堆栈封装结构、内埋式芯片封装结构及其制造方法
JP4652030B2 (ja) サポートプレートの貼り付け方法
TWI440154B (zh) 具有全貫穿矽穿孔之晶片封裝結構
JP5944224B2 (ja) 電子部品素子収納用パッケージ及びその製造方法
US10720405B2 (en) Semifinished product and component carrier
JPS59173690A (ja) ヒ−トパイプ構造ｉｃ基板
CN202910976U (zh) 用于低温和高温共烧陶瓷基板腔体等静压成型模具
JP6744072B2 (ja) 実装用基板の製造方法
CN113628981A (zh) 半导体封装方法及其结构
KR100626330B1 (ko) 양면 실장형 세라믹 패키지 및 그 제조 방법
CN110581109A (zh) 一种多芯片嵌入式异构封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant