CN109270758B - 阵列基板、显示面板和阵列基板的切割控制方法 - Google Patents

阵列基板、显示面板和阵列基板的切割控制方法 Download PDF

Info

Publication number
CN109270758B
CN109270758B CN201811284609.0A CN201811284609A CN109270758B CN 109270758 B CN109270758 B CN 109270758B CN 201811284609 A CN201811284609 A CN 201811284609A CN 109270758 B CN109270758 B CN 109270758B
Authority
CN
China
Prior art keywords
array substrate
display area
cutting
conductive
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811284609.0A
Other languages
English (en)
Other versions
CN109270758A (zh
Inventor
蔡敏
费日锂
马宇芳
夏志强
时成瑛
秦丹丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai AVIC Optoelectronics Co Ltd
Original Assignee
Shanghai AVIC Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai AVIC Optoelectronics Co Ltd filed Critical Shanghai AVIC Optoelectronics Co Ltd
Priority to CN201811284609.0A priority Critical patent/CN109270758B/zh
Publication of CN109270758A publication Critical patent/CN109270758A/zh
Application granted granted Critical
Publication of CN109270758B publication Critical patent/CN109270758B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133351Manufacturing of individual cells out of a plurality of cells, e.g. by dicing
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136254Checking; Testing

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种阵列基板、显示面板和阵列基板的切割控制方法。阵列基板具有缺口,阵列基板包括显示区和缺口非显示区,其中,缺口非显示区包围缺口,显示区包围缺口非显示区;还包括:导电走线,导电走线位于缺口非显示区,且沿缺口的边缘设置有导电走线;测试板,通过连接线与导电走线电连接,其中,至少两个测试板电连接到同一条导电走线。本发明能够实现对阵列基板的切割精度的控制。

Description

阵列基板、显示面板和阵列基板的切割控制方法
技术领域
本发明涉及显示技术领域,更具体地,涉及一种阵列基板、显示面板和阵列基板的切割控制方法。
背景技术
现有的显示装置技术中,显示面板主要分为液晶显示面板和有机自发光显示面板两种主流的技术。其中,液晶显示面板通过在像素电极和公共电极上施加电压,形成能够控制液晶分子偏转的电场,进而控制光线的透过实现显示面板的显示功能;有机自发光显示面板采用有机电致发光材料,当有电流通过有机电致发光材料时,发光材料就会发光,进而实现了显示面板的显示功能。
随着显示技术在智能穿戴以及其他便携式电子设备中的应用,对电子产品的设计方面不断的追求用户流畅的使用体验,同时,也越来越追求用户的感官体验,例如:广视角、高分辨率、窄边框、高屏占比等性能成为各电子产品的卖点。现有技术有在显示面板内设置通孔的方案,通过将摄像头、感应器等器件集中设置,用以减小非显示区的空间提高屏占比,在该种方案中需要对阵列基板进行切割形成通孔,为了降低成本提高产品的良率,要求对阵列基板切割精度控制的比较严格。
因此,提供一种能够控制阵列基板的切割精度的阵列基板、显示面板和阵列基板的切割控制方法,是本领域亟待解决的技术问题。
发明内容
有鉴于此,本发明提供了一种阵列基板、显示面板和阵列基板的切割控制方法,解决了控制切割精度的技术问题。
为了解决上述技术问题,第一方面,本发明提供一种阵列基板,阵列基板具有缺口,阵列基板包括显示区和缺口非显示区,其中,缺口非显示区包围缺口,显示区包围缺口非显示区;还包括:
导电走线,导电走线位于缺口非显示区,且沿缺口的边缘设置有导电走线;
测试板,通过连接线与导电走线电连接,其中,至少两个测试板电连接到同一条导电走线。
第二方面,本发明提供一种显示面板,包括本发明提供的任意一种阵列基板。
第三方面,本发明还提供一种阵列基板的切割控制方法,切割控制方法用于对本发明提供的任意一种阵列基板进行切割控制,切割控制方法包括:
针对切割后的阵列基板,检测电连接到同一条导电走线的两个测试板之间的电阻值得到切割后测试值;
当切割后测试值为具体数值时,导电走线完整,阵列基板的切割位置不偏移;
当切割后测试值为无穷大时,导电走线不完整,阵列基板的切割位置发生偏移。
与现有技术相比,本发明提供的阵列基板、显示面板和阵列基板的切割控制方法,至少实现了如下的有益效果:
在本发明提供的阵列基板中,在阵列基板的缺口周围设置导电走线,可以通过对与导电走线电连接的两个测试板进行测试,来检测导电走线的完整度,从而来确定切割精度,避免切割精度超规格后仍然进行后续制程。
通过以下参照附图对本发明的示例性实施例的详细描述,本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例,并且连同其说明一起用于解释本发明的原理。
图1为本发明实施例提供的阵列基板一种可选实施方式俯视示意图;
图2为本发明实施例提供的阵列基板的另一种可选实施方式示意图;
图3为本发明实施例提供的阵列基板的另一种可选实施方式示意图;
图4为本发明实施例提供的阵列基板的另一种可选实施方式示意图;
图5为本发明实施例提供的阵列基板的另一种可选实施方式示意图;
图6为本发明实施例提供的阵列基板的另一种可选实施方式示意图;
图7为本发明实施例提供的阵列基板的另一种可选实施方式示意图;
图8为本发明实施例提供的阵列基板的另一种可选实施方式示意图;
图9为本发明实施例提供的阵列基板的另一种可选实施方式示意图;
图10为本发明实施例提供的阵列基板的另一种可选实施方式示意图;
图11为本发明实施例提供的阵列基板的另一种可选实施方式示意图;
图12为图11实施例提供的阵列基板的膜层结构示意图;
图13为本发明实施例提供的阵列基板的另一种可选实施方式示意图;
图14为本发明实施例提供的阵列基板的另一种可选实施方式示意图;
图15为图14实施例提供的阵列基板的膜层结构示意图;
图16为本发明实施例提供的阵列基板的另一种可选实施方式示意图;
图17为图16实施例提供的阵列基板的膜层结构示意图;
图18为本发明提供的显示面板示意图;
图19为本发明实施例提供的阵列基板的切割控制方法一种可选实施方式流程图;
图20为本发明实施例提供的阵列基板的切割控制方法另一种可选实施方式流程图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到:除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它例子可以具有不同的值。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
图1为本发明实施例提供的阵列基板一种可选实施方式俯视示意图。如图1所示,阵列基板具有缺口K,阵列基板包括显示区AA和缺口非显示区BAK,缺口非显示区BAK包围缺口K,显示区AA包围缺口非显示区BAK。其中,显示区AA对应着阵列基板组装成显示面板后,显示面板中的显示区。在阵列基板的显示区AA内设置有驱动像素发光的各种器件和走线。本发明中相当于在阵列基板的内部进行切割形成缺口K,缺口K为一个通孔,在垂直于阵列基板的方向上缺口K贯穿阵列基板。而包围缺口K的缺口非显示区BAK内会设置一些走线,或者留做在组装成显示面板时设置框胶的区域。
阵列基板还包括:导电走线X,导电走线X位于缺口非显示区BAK,且沿缺口K的边缘M设置有导电走线X,其中缺口K的边缘M为对阵列基板进行切割后形成的缺口K的侧壁。导电走线X沿缺口的边缘M设置,指的是位于缺口非显示区BAK的导电走线X距缺口K的边缘M有一定的距离,且导线走线X与边缘M的距离大致是固定值。一条导线走线X可以是如图1所示的闭合走线,或者也可以是一条导电走线X仅沿缺口K的部分边缘M进行设置。图1中缺口K的形状和位置也仅是示意性表示。
测试板P,通过连接线L与导电走线X电连接,其中,至少两个测试板P电连接到同一条导电走线X。即一条导电走线X至少连接两个测试板P,两个测试板P分别连接到导电走线X的不同的位置,从而实现测试板P-导线走线X-测试板P之间的电连接。也可是在一条导线走线X上连接三个测试板P,或者连接四个测试板P。其中测试板P的制作材料可以为金属,或者也可以为铟锡氧化物。
阵列基板在制作时通常是整面制作,而要制作具有缺口的阵列基板时,就需要对整面的阵列基板进行切割形成缺口。在本发明提供的阵列基板中,在阵列基板的缺口周围设置导电走线,可以通过对与导电走线电连接的两个测试板进行测试,来检测导电走线的完整度,从而来确定切割精度,避免切割精度超规格后仍然进行后续制程。
本发明提供的阵列基板中导电走线为切割警戒线。以图1所示的阵列基板为例,导电走线X为围绕缺口K设置,两个测试板P分别通过连接线L连接到导电走线X上。在未经切割的阵列基板中,设置有切割线,切割线所在的位置即为缺口K的边缘M。可以沿切割线切割阵列基板之前,检测两个测试板P之间的电阻值记为初始值。然后对阵列基板进行切割之后,再次检测两个测试板P之间的电阻值记为切割后测试值。当切割后测试值为无穷大时,说明导电走线X被切割,可以直接判断切割位置发生偏移;当切割后测试值与初始值相同时,说明导电走线X完整,切割位置不偏移;而当切割后测试值与初始值不相同时,说明导电走线X不完整,可以判断切割位置发生偏移,切割工艺切到了导线走线X。对于切割位置发生偏移的阵列基板可以归为次品一类,不再进行后续的工艺制程。
本发明提供的阵列基板中导电走线为围绕缺口设置的闭合走线。一条导电走线上可以如图1所示的电连接连个测试板,或者一条导电走线上也可以电连接三个测试板,或者也可以电连接四个测试板。
在一种实施例中,图2为本发明实施例提供的阵列基板的另一种可选实施方式示意图。如图2所示,一条导电走线通过连接线L电连接四个测试板P1/P2/P3/P4。在阵列基板切割之前,在任意两个测试板之间都能检测得到一个初始值,在对阵列基板进行切割之后,依然对测试板两两组对进行测试电阻值得到切割后测试值,然后通过切割后测试值与初始值进行比较来判断导电走线完整与否。当然实际切割阵列基板时,可能出现多种不良的切割情况,图2中相当于把一条闭合的导线走线划分成四条线段x1/x2/x3/x4,当四条线段中只有一条线段被切割断之后,任意两个测试板的切割后测试值均与其初始值不同。当四条线段中有两条以上被切割断之后,可以通过切割后测试值与初始值进行比较,来大致判断导电走线被切断的位置在哪,即能够判断切割工艺的偏移位置,能够作为参考来调整切割工艺参数的。
在一些可选的实施方式中,本发明提供的阵列基板,至少两条相互绝缘的导电走线分别沿缺口的边缘的不同位置走线,至少两条相互绝缘的导电走线形成围绕缺口设置的非闭合走线。该种实施方式中,可以通过对于导电走线电连接的两个测试板进行测试,判断导电走线完整与否,从而确定切割精度,避免切割精度超规格后仍然进行后续制程。当存在被切断的导线走线时,也能够确定导线走线的切断位置,从而能够判断切割工艺的偏移位置,能够作为参考来调整切割工艺参数的。
在一种实施例中,图3为本发明实施例提供的阵列基板的另一种可选实施方式示意图。如图3所示,两条相互绝缘的导电走线X分别沿缺口K的边缘M的不同位置走线,且两条相互绝缘的导电走线X形成围绕缺口K设置的非闭合走线。图3中包括两条导线走线1X和2X,导线走线1X和导线走线2X分别通过两条连接线电连接两个测试板。
在对切割后的阵列基板进行切割精度的测试时,可以通过检测与导电走线1X电连接的两个测试板P之间的电阻值记为切割后测试值,判断导电走线1X完整与否,当切割后测试值为具体数值时,导电走线1X完整;当切割后测试值为无穷大时,导电走线1X不完整,阵列基板的切割位置向导电走线1X所在的方向发生了偏移。采用同样的方法可以检测导电走线1X的完整与否,判断阵列基板的切割位置是否向导电走线2X所在的方向发生了偏移。另外,该实施方式中,在对导电走线的完整与否进行检测时,只需要对切割后的阵列基板中进行测试,而不需要在阵列基板切割之间预先测试与导电走线电连接的两个测试板之间的电阻值,相当于能够简化了切割精度检测的工序,提高效率同时能够节省生产成本。
在一种实施例中,图4为本发明实施例提供的阵列基板的另一种可选实施方式示意图。如图4所示,四条相互绝缘的导电走线X分别沿缺口K的边缘M的不同位置走线,且四条相互绝缘的导电走线X形成围绕缺口K设置的非闭合走线。四条导线走线X均分别通过两条连接线连接两个测试板。该实施方式提供的阵列基板,可以采用与图3对应的实施例中相同的检测方式来判断导电走线完整与否,从而确定切割精度。对于具体的判断方式可参照图3实施例对应的说明,在此不再赘述。
在一种实施例中,本发明提供的阵列基板在缺口非显示区,也可以是设置三条相互绝缘的导线走线X分别沿缺口的边缘的不同位置走线,三条相互绝缘的导线走线形成围绕缺口设置的非闭合走线。切割精度的检测方法可参照图3实施例对应的说明。
在一些可选的实施方式提供的阵列基板中,在由缺口指向显示区的方向上,在缺口非显示区依次排列有至少两条导电走线。图5为本发明实施例提供的阵列基板的另一种可选实施方式示意图。如图5所示,仅以在由缺口K指向显示区AA的方向上,在缺口非显示区BAK依次排列有三条导电走线X为例。在由缺口指向显示区的方向上,相邻的两条导电走线X之间的间距可以相同也可以不同。该实施方式可以对切割后的阵列基板进行测试,检测与同一条导电走线电连接的两个测试板之间的电阻值即为切割测试值,通过切割测试值判断阵列基板切割的偏移距离。
以图5所示的实施例为例,对本发明提供的阵列基板的切割精度的检测方法进行说明,具体如下:
如图5所示的,由缺口K指向显示区AA的方向e上,在缺口非显示区BAK依次排列有三条导电走线1X/2X/3X,对切割后的阵列基板中,对与三条导电走线1X/2X/3X电连接两个测试板之间的电阻值进行测试,得到电阻值R1、R2和R3组成测试值数据组,其中,与导电走线1X电连接的两个测试板之间的电阻值为R1,与导电走线2X电连接的两个测试板之间的电阻值为R2,与导电走线3X电连接的两个测试板之间的电阻值为R3。
当电阻值R1、R2和R3均为具体数值时,可以判断切割后三条导电走线1X/2X/3X均是完整的,阵列基板的切割偏移距离为零。
当电阻值R1为无穷大,而R2和R3均为具体数值时,可以判断导电走线1X被切断,而导电走线2X和3X均是完整的,阵列基板的切割发生偏移。阵列基板切割的偏移距离大致为预设的切割线(即对未切割的阵列基板划定的切割线,而并非是实际的切割线)距导电走线1X的距离。
当电阻值R1和R2为无穷大,而R3为具体数值时,可以判断导电走线1X和2X被切断,而导电走线3X是完整的,阵列基板的切割发生偏移。阵列基板切割的偏移距离大致为预设的切割线距导电走线1X的距离加上导电走线1X与导电走线2X之间的间距。
当电阻值R1、R2和R3均为无穷大,可以判断导电走线1X、2X和3X均被切断,阵列基板的切割发生严重偏移。阵列基板切割的偏移距离大致为:预设的切割线距导电走线1X的距离+导电走线1X与导电走线2X之间的间距+导电走线2X与导电走线3X之间的间距。
该实施方式中可以根据测试值数据组和由缺口指向显示区的方向上相邻的两个导电走线之间的间距,判断切割的偏移距离。从而能够更加精确的调整切割工艺参数。
继续参考图5所示的,由缺口K指向显示区AA的方向上,相邻的两条导电走线X之间的间距为d,其中,3μm≤d≤10μm。相邻的两条导电走线X之间的间距可以相同也可以不同,如果间距d过小可能会对导电走线的制作工艺要求更加严格,增加制作成本,如果间距d过大,在缺口非显示区内排布的导电走线增大了非显示区的空间,不利于提高屏占比的设计需求。
本发明提供的阵列基板还包括包围显示区的周边非显示区,如图1或图3所示的,测试板P位于周边非显示区BA。该实施方式中,将测试板P设置于周边非显示区,不占用显示区的空间。
在一种实施例中,图6为本发明实施例提供的阵列基板的另一种可选实施方式示意图。如图6所示,由缺口K指向显示区AA的方向上,在缺口非显示区BAK依次排列有三条导电走线X,其中靠近缺口K的边缘M的导线走线X为一条围绕缺口K设置的闭合走线,外圈的导线走线X均不是闭合走线,该实施例提供的阵列基板的切割检测方法同样可以参照图5实施例的说明,在此不再赘述。
在一种实施例中,图7为本发明实施例提供的阵列基板的另一种可选实施方式示意图。如图7所示,连接线L包括第一连接线L1,测试板P包括第一测试板P1,第一测试板P1与第一连接线L1电连接;在显示区AA内,第一连接线L1沿第一方向a延伸;周边非显示区BA包括第一非显示区BA1,在第一方向a上,两个第一非显示区BA1分别位于显示区AA的两侧;第一测试板P1位于第一非显示区BA1。图7中仅以连接导线为闭合走线的情况为例进行示意。
图7示出了连接到同一条导电走线的第一测试板分散设置在两个第一非显示区内。可选的,连接到同一条导电走线的第一测试板位于同一个第一非显示区内,如图8所示,图8为本发明实施例提供的阵列基板的另一种可选实施方式示意图。连接线L包括第一连接线L1,测试板P包括第一测试板P1,第一测试板P1与第一连接线L1电连接;在显示区AA内,第一连接线L1沿第一方向a延伸;周边非显示区BA包括第一非显示区BA1,在第一方向a上,两个第一非显示区BA1分别位于显示区AA的两侧;连接到同一条导电走线的第一测试板位于同一个第一非显示区BA1内。
在一种实施例中,图9为本发明实施例提供的阵列基板的另一种可选实施方式示意图。图10为本发明实施例提供的阵列基板的另一种可选实施方式示意图。同时参考图9和图10所示,连接线L包括第一连接线L1,测试板P包括第一测试板P1,第一测试板P1与第一连接线L1电连接;在显示区AA内,第一连接线L1沿第一方向a延伸;周边非显示区BA包括第一非显示区BA1,在第一方向a上,两个第一非显示区BA1分别位于显示区AA的两侧;第一测试板P1位于第一非显示区BA1。连接线L还包括第二连接线L2,测试板P包括第二测试板P2,第二测试板P2与第二连接线L2电连接;在显示区AA内,第二连接线L2沿第二方向b延伸,第二方向b与第一方向a交叉,可选的,第二方向b与第一方向a垂直;周边非显示区BA还包括第二非显示区BA2,在第二方向上b,两个第二非显示区BA2分别位于显示区AA的两侧,第二测试板P2位于第二非显示区BA2。
本发明提供的阵列基板包括多条沿第一方向延伸的信号线,第一连接线与信号线位于阵列基板的同一膜层。其中,信号线可以是数据线、栅极线或者也可以是触控信号线。
在一种实施例中,图11为本发明实施例提供的阵列基板的另一种可选实施方式示意图。图12为图11实施例提供的阵列基板的膜层结构示意图。
如图11所示,阵列基板包括多条沿第一方向a延伸的数据线D,第一连接线L1的延伸方向与数据线D的延伸方向相同。如图12所示,阵列基板100为多膜层堆叠结构,阵列基板100中设置有多个薄膜晶体管T,薄膜晶体管T作为控制像素开关的器件,薄膜晶体管T包括栅极、源极、漏极和有源层,阵列基板中数据线与源极和漏极位于同一膜层,栅极线与栅极位于同一膜层。图12中仅以顶栅结构的薄膜晶体管为例。阵列基板T中包括第一金属层M1和第二金属层M2,阵列基板100中源极、漏极和数据线D位于第一金属层M1,栅极和栅极线G位于第二金属层M2;第一连接线L1与数据线D位于同一膜层。该实施方式提供的阵列基板中,第一连接线与数据线位于同一膜层,第一连接线可以与数据线在同一工艺制程中制作完成,能够简化阵列基板的制作工艺。可选的,导电走线也与第一连接线(即连接线)位于同一膜层,在能够实现对阵列基板的切割精度进行控制的同时也不增加阵列基板的膜层厚度,有利于薄型化的要求。
在一种实施例中,阵列基板中还包括触控信号线,触控信号线与数据线位于同一膜层,通常情况下,在触控信号线和数据线排列的方向上,在两条有效的触控信号线之间间隔设置三条数据线就能够实现触控检测功能,而为了保证阵列基板布线的均一性,也为了后续组装层显示面板后像素显示的均一性,在阵列基板中制作有虚设触控信号线,保证在排列方向上触控信号线和数据线交替排布。图13为本发明实施例提供的阵列基板的另一种可选实施方式示意图。如图13所示,在阵列基板的显示区触控信号线CK和数据线D交替排布,而触控信号线CK包括虚设触控信号线SCK,第一连接线可以复用虚设触控信号线SCK。其中,虚设触控信号线为dummy线,不用于传输触控信号,虚设触控信号线SCK可以提升显示区显示效果的均一性;触控信号线CK和虚设触控信号线SCK位于同一膜层。该实施方式第一连接线复用阵列基板中原有的结构,不增加新的工艺制程,简单易实施。可选的,该实施方式中,在阵列基板制作时还包括银胶板的制作工艺,本发明中测试板也可以复用银胶板的制作工艺。
在一种实施例中,图14为本发明实施例提供的阵列基板的另一种可选实施方式示意图。图15为图14实施例提供的阵列基板的膜层结构示意图。
如图14所示,阵列基板包括多条沿第一方向a延伸的栅极线G,第一连接线L1的延伸方向与栅极线G的延伸方向相同。阵列基板100中设置有多个薄膜晶体管T,薄膜晶体管T作为控制像素开关的器件,图15中仅以顶栅结构的薄膜晶体管为例。如图15所示,阵列基板100包括第一金属层M1和第二金属层M2,阵列基板100中数据线D位于第一金属层M1,栅极线G位于第二金属层M2;第一连接线L1与栅极线G位于同一膜层。该实施方式提供的阵列基板中,第一连接线与栅极线位于同一膜层,第一连接线可以与栅极线在同一工艺制程中制作完成,能够简化阵列基板的制作工艺。可选的,导电走线也与第一连接线(即连接线)位于同一膜层,在能够实现对阵列基板的切割精度进行控制的同时也不增加阵列基板的膜层厚度,有利于薄型化的要求。
在一种实施例中,图16为本发明实施例提供的阵列基板的另一种可选实施方式示意图。图17为图16实施例提供的阵列基板的膜层结构示意图。
如图16所示,阵列基板包括多条沿第一方向a延伸的触控信号线CK,第一连接线L1的延伸方向与触控信号线CK的延伸方向相同。阵列基板100中设置有多个薄膜晶体管T,薄膜晶体管T作为控制像素开关的器件,图17中仅以顶栅结构的薄膜晶体管为例。如图17所示,阵列基板包括第一金属层M1、第二金属层M2和第三金属层M3;阵列基板100中,数据线D位于第一金属层M1,栅极线G位于第二金属层M2,触控信号线CK位于第三金属层M3;第一连接线L1与触控信号线CK位于同一膜层。该实施方式提供的阵列基板中,第一连接线与触控信号线位于同一膜层,第一连接线可以与触控信号线在同一工艺制程中制作完成,能够简化阵列基板的制作工艺。可选的,导电走线也与第一连接线(即连接线)位于同一膜层,在能够实现对阵列基板的切割精度进行控制的同时也不增加阵列基板的膜层厚度,有利于薄型化的要求。
需要说明的是,上述实施例中阵列基板的缺口均以圆形缺口为例进行说明,但本发明不限于此,阵列基板的缺口的形状也可以是矩形、方形、椭圆形或者三角形。设计中可根据具体的设计需求进行设计。
基于同一发明构思,本发明还提供一种显示面板,图18为本发明提供的显示面板示意图,本发明提供的显示面板包括上述任意实施例提供的阵列基板。
本发明提供的显示面板可以为液晶显示面板,显示面板还包括与阵列基板相对设置的彩膜基板,在阵列基板和彩膜基板之间还设置有液晶分子层。在阵列基板的缺口所在的位置不设置液晶分子,在彩膜基板中与阵列基板的缺口对应的位置可以不设置色阻,或者在彩膜基板中与阵列基板的缺口对应的位置也被切割掉形成通孔。
本发明提供的显示面板可以为有机发光显示面板,显示面板还包括设置于阵列基板之上的显示层,显示层包括多个有机发光器件。
本发明还提供一种阵列基板的切割控制方法,切割控制方法用于对本发明提供的阵列基板进行切割控制,图19为本发明实施例提供的阵列基板的切割控制方法一种可选实施方式流程图。如图19所示,切割控制方法包括:
步骤S101:针对切割后的阵列基板,检测电连接到同一条导电走线的两个测试板之间的电阻值得到切割后测试值;通过切割口测试值判断导电走线完整与否,从而判断阵列基板的切割位置是否发生偏移。
步骤S102:当切割后测试值为具体数值时,导电走线完整,阵列基板的切割位置不偏移;当切割后测试值为无穷大时,导电走线不完整,阵列基板的切割位置发生偏移
步骤S103:当切割后测试值为无穷大时,导电走线不完整,阵列基板的切割位置发生偏移。
对该实施方式提供的切割控制方法的应用说明可参考图3对应的实施了说明。该实施方式中,在对导电走线的完整与否进行检测时,只需要对切割后的阵列基板中进行测试,而不需要在阵列基板切割之间预先测试与导电走线电连接的两个测试板之间的电阻值,相当于能够简化了切割精度检测的工序,提高效率同时能够节省生产成本。
在一些可选的实施方式提供的阵列基板中,由缺口指向显示区的方向上,在缺口非显示区依次排列有至少两条导线走线;对该种实施例提供的阵列基板可以采用图20提供的切割控制方法,图20为本发明实施例提供的阵列基板的切割控制方法另一种可选实施方式流程图。如图20所示,
步骤S201:针对切割后的阵列基板,由缺口指向显示区的方向上,对与依次排列的导线走线电连接的两个测试板之间的电阻值进行测试,得到测试值数据组;
步骤S202:根据测试值数据组和由缺口指向显示区的方向上相邻的两个导电走线之间的间距,判断切割的偏移距离。其中,相邻的两个导线走线之间的间距可以相同也可以不同。
对该实施方式提供的切割控制方法的应用说明可参考图5对应的实施了说明。该实施方式可以根据测试值数据组和由缺口指向显示区的方向上相邻的两个导电走线之间的间距,判断切割的偏移距离。不仅能够根据导电走线完整与否确定切割精度,而且能够更加精确的判断切割的偏移距离,从而能够更加精确的调整切割工艺参数。
通过上述实施例可知,本发明提供的阵列基板、显示面板和阵列基板的切割控制方法,至少实现了如下的有益效果:
在本发明提供的阵列基板中,在阵列基板的缺口周围设置导电走线,可以通过对与导电走线电连接的两个测试板进行测试,来检测导电走线的完整度,从而来确定切割精度,避免切割精度超规格后仍然进行后续制程。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明,但是本领域的技术人员应该理解,以上例子仅是为了进行说明,而不是为了限制本发明的范围。本领域的技术人员应该理解,可在不脱离本发明的范围和精神的情况下,对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (15)

1.一种阵列基板,其特征在于,所述阵列基板具有缺口,所述阵列基板包括显示区和缺口非显示区,其中,所述缺口非显示区包围所述缺口,所述显示区包围所述缺口非显示区;还包括:
导电走线,所述导电走线位于所述缺口非显示区,且沿所述缺口的边缘设置有所述导电走线,至少两条相互绝缘的所述导电走线分别沿所述缺口的边缘的不同位置走线,至少两条相互绝缘的所述导电走线形成围绕所述缺口设置的非闭合走线;
测试板,通过连接线与所述导电走线电连接,其中,至少两个所述测试板电连接到同一条所述导电走线。
2.根据权利要求1所述的阵列基板,其特征在于,
所述导电走线为切割警戒线。
3.根据权利要求1所述的阵列基板,其特征在于,
由所述缺口指向所述显示区的方向上,在所述缺口非显示区依次排列有至少两条所述导电走线。
4.根据权利要求3所述的阵列基板,其特征在于,
由所述缺口指向所述显示区的方向上,相邻的两条所述导电走线之间的间距为d,其中,3μm≤d≤10μm
5.根据权利要求1所述的阵列基板,其特征在于,
所述阵列基板还包括包围所述显示区的周边非显示区,所述测试板位于所述周边非显示区。
6.根据权利要求5所述的阵列基板,其特征在于,
所述连接线包括第一连接线,所述测试板包括第一测试板,所述第一测试板与所述第一连接线电连接;
在所述显示区内,所述第一连接线沿第一方向延伸;
所述周边非显示区包括第一非显示区,在所述第一方向上,两个所述第一非显示区分别位于所述显示区的两侧;所述第一测试板位于所述第一非显示区。
7.根据权利要求6所述的阵列基板,其特征在于,
所述连接线还包括第二连接线,所述测试板包括第二测试板,所述第二测试板与所述第二连接线电连接;
在所述显示区内,所述第二连接线沿第二方向延伸,所述第二方向与所述第一方向交叉;
所述周边非显示区还包括第二非显示区,在所述第二方向上,两个所述第二非显示区分别位于所述显示区的两侧,所述第二测试板位于所述第二非显示区。
8.根据权利要求6所述的阵列基板,其特征在于,
连接到同一条所述导电走线的所述第一测试板位于同一个所述第一非显示区内,或者,连接到同一条所述导电走线的所述第一测试板分散设置在两个所述第一非显示区内。
9.根据权利要求6所述的阵列基板,其特征在于,
所述阵列基板包括多条沿所述第一方向延伸的信号线,所述第一连接线与所述信号线位于所述阵列基板的同一膜层。
10.根据权利要求9所述的阵列基板,其特征在于,
所述阵列基板包括第一金属层和第二金属层,所述阵列基板包括数据线、栅极线;其中,所述数据线位于所述第一金属层,所述栅极线位于所述第二金属层;
所述第一连接线与所述数据线或者所述栅极线位于同一膜层。
11.根据权利要求9所述的阵列基板,其特征在于,
所述阵列基板包括第一金属层、第二金属层和第三金属层;
所述阵列基板包括数据线、栅极线和触控信号线,其中,所述数据线位于所述第一金属层,所述栅极线位于所述第二金属层,所述触控信号线位于所述第三金属层;所述第一连接线与所述触控信号线位于同一膜层。
12.根据权利要求1所述的阵列基板,其特征在于,
所述导电走线与所述连接线位于所述阵列基板的同一膜层。
13.一种显示面板,其特征在于,包括权利要求1至12任一项所述的阵列基板。
14.一种阵列基板的切割控制方法,其特征在于,所述切割控制方法用于对权利要求1至12任一项所述的阵列基板进行切割控制,所述切割控制方法包括:
针对切割后的所述阵列基板,检测电连接到同一条所述导电走线的两个所述测试板之间的电阻值得到切割后测试值;
当所述切割后测试值为具体数值时,所述导电走线完整,所述阵列基板的切割位置不偏移;
当所述切割后测试值为无穷大时,所述导电走线不完整,所述阵列基板的切割位置发生偏移。
15.根据权利要求14所述的切割控制方法,其特征在于,由所述缺口指向所述显示区的方向上,在所述缺口非显示区依次排列有至少两条所述导电走线;
针对切割后的所述阵列基板,检测电连接到同一条所述导电走线的两个所述测试板之间的电阻值得到切割后测试值,具体为:
针对切割后的所述阵列基板,由所述缺口指向所述显示区的方向上,对与依次排列的所述导电走线电连接的两个所述测试板之间的电阻值进行测试,得到测试值数据组;
所述切割控制方法还包括:
根据所述测试值数据组和由所述缺口指向所述显示区的方向上相邻的两个所述导电走线之间的间距,判断切割的偏移距离。
CN201811284609.0A 2018-10-31 2018-10-31 阵列基板、显示面板和阵列基板的切割控制方法 Active CN109270758B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811284609.0A CN109270758B (zh) 2018-10-31 2018-10-31 阵列基板、显示面板和阵列基板的切割控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811284609.0A CN109270758B (zh) 2018-10-31 2018-10-31 阵列基板、显示面板和阵列基板的切割控制方法

Publications (2)

Publication Number Publication Date
CN109270758A CN109270758A (zh) 2019-01-25
CN109270758B true CN109270758B (zh) 2021-08-13

Family

ID=65191029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811284609.0A Active CN109270758B (zh) 2018-10-31 2018-10-31 阵列基板、显示面板和阵列基板的切割控制方法

Country Status (1)

Country Link
CN (1) CN109270758B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109901748B (zh) * 2019-02-28 2022-05-03 厦门天马微电子有限公司 显示面板和显示装置
CN110426885B (zh) * 2019-07-22 2020-12-04 武汉华星光电半导体显示技术有限公司 显示面板及制作方法、显示装置
CN113224107A (zh) * 2020-01-21 2021-08-06 华为技术有限公司 一种显示面板和显示装置
CN113838903B (zh) * 2021-09-26 2024-05-07 京东方科技集团股份有限公司 一种显示面板、显示面板的制备方法及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009103855A (ja) * 2007-10-23 2009-05-14 Citizen Holdings Co Ltd 積層構造体の製造方法
CN207502855U (zh) * 2017-12-14 2018-06-15 武汉华显光电技术有限公司 液晶显示面板、液晶显示屏及智能设备
CN108565257A (zh) * 2018-03-26 2018-09-21 上海中航光电子有限公司 一种显示基板、其切割控制方法及显示装置
CN108615818A (zh) * 2018-04-24 2018-10-02 云谷(固安)科技有限公司 显示屏的封装结构及显示屏的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009103855A (ja) * 2007-10-23 2009-05-14 Citizen Holdings Co Ltd 積層構造体の製造方法
CN207502855U (zh) * 2017-12-14 2018-06-15 武汉华显光电技术有限公司 液晶显示面板、液晶显示屏及智能设备
CN108565257A (zh) * 2018-03-26 2018-09-21 上海中航光电子有限公司 一种显示基板、其切割控制方法及显示装置
CN108615818A (zh) * 2018-04-24 2018-10-02 云谷(固安)科技有限公司 显示屏的封装结构及显示屏的制备方法

Also Published As

Publication number Publication date
CN109270758A (zh) 2019-01-25

Similar Documents

Publication Publication Date Title
CN109270758B (zh) 阵列基板、显示面板和阵列基板的切割控制方法
US10650723B2 (en) Array substrate and display panel
KR102579368B1 (ko) 게이트 구동 회로 아래에 여분의 신호 배선을 갖는 표시 패널
US9933902B2 (en) Touch panel and touch screen display device
KR102579383B1 (ko) 비대칭 블랙 매트릭스 패턴을 갖는 터치 인식 가능 표시 패널
US10514813B2 (en) In-cell inductive electronic paper touch display panels, touch detecting methods thereof and electronic devices
CN109857279B (zh) 显示面板及显示装置
CN110262108B (zh) 显示面板和显示装置
US20200027929A1 (en) Display apparatus with touch sensor
KR20160129733A (ko) 비대칭 블랙 매트릭스 패턴을 갖는 터치 인식 가능 표시 장치
WO2017031867A1 (zh) 有机发光二极管阵列基板及其制备方法、触控显示装置
CN107179639B (zh) 阵列基板及其制作方法和显示面板
CN107678590B (zh) 一种触控显示面板及其驱动方法
US10216339B2 (en) Display substrate and manufacturing method thereof, and display device
US10748940B2 (en) TFT substrate having data lines as touch driving electrode and common electrodes as touch sensing electrode and touch display panel using same
KR20170003388A (ko) 터치 센서 일체형 표시 장치 및 이의 제조 방법
CN106406591B (zh) Oled触控基板、其制造方法及控制方法
CN105892758A (zh) 阵列基板、触控显示器及电子装置
CN109904199B (zh) 触控显示面板及其制作方法、显示装置
CN109545838A (zh) 一种显示面板及显示装置
US9563301B2 (en) Array substrate, fabricating method thereof and display device
CN206479736U (zh) 触控显示面板和触控显示装置
US11538835B2 (en) Array substrate with dummy lead including disconnected conducting wires, method for manufacturing the same, display panel and display device
WO2019042011A1 (zh) 阵列基板及其制备方法、驱动方法、显示装置
US10133427B2 (en) Embedded touch-screen display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant