CN109270432A - 测试方法与测试系统 - Google Patents
测试方法与测试系统 Download PDFInfo
- Publication number
- CN109270432A CN109270432A CN201811137146.5A CN201811137146A CN109270432A CN 109270432 A CN109270432 A CN 109270432A CN 201811137146 A CN201811137146 A CN 201811137146A CN 109270432 A CN109270432 A CN 109270432A
- Authority
- CN
- China
- Prior art keywords
- signal
- signal line
- chip selection
- sent
- scan chain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 100
- 238000010998 test method Methods 0.000 title claims abstract description 24
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000005291 magnetic effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本公开提供一种被测标的测试方法、设备与系统。测试设备通过第一信号线耦接n个被测标的，通过第二信号线耦接于n个扫描链单元，n个扫描链单元通过第三信号线分别耦接n个被测标的，其中，n个扫描链单元串联，第一个扫描链单元耦接于测试设备的串行信号线。测试方法包括：在发送测试信号之前通过第二信号线发送n位第一预设信号和同步时钟信号，使每一位第一预设信号根据同步时钟信号按扫描链单元的串联顺序对应传递到一个扫描链单元，并经由第三信号线传递到与各扫描链单元对应的被测标的。本公开实施例可以用有限的测试设备引脚对多个被测标的实现单独控制。
Description
技术领域
本公开涉及半导体技术领域，具体而言，涉及一种能够对多个被测标的进行单独测试的测试方法和测试系统。
背景技术
在相关技术中，对多个被测标的进行测试时，为了实现对每个被测标的的单独测试，往往需要为每个被测标的单独配置片选线。
图1是一种相关技术中多被测标的测试场景的示意图。参考图1，在图1中，五个被测被测标的各占用一个I/O接口。在测试设备的可用I/O接口有限的情况下，占用I/O接口配置片选线会降低测试设备的测试效率，减少测试设备能够测试的被测标的数量。
因此，需要对多个被测标的的测试方式进行改进，提高测试设备能同时连接的被测标的的数量，进而提升被测标的测试效率。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种测试方法以及测试系统，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的测试设备连接的被测标的数量不够多的问题。
根据本公开的第一方面，提供一种用于测试设备的测试方法，所述测试设备通过第一信号线耦接n个被测标的，通过第二信号线耦接于n个扫描链单元，所述n个扫描链单元通过第三信号线分别耦接所述n个被测标的，所述n个扫描链单元串联，第一个扫描链单元耦接于所述测试设备的串行信号线；包括：
通过所述第二信号线发送扫描使能信号和同步时钟信号，同时通过所述串行信号线发送n位第一预设信号，使每一位所述第一预设信号根据所述同步时钟信号按所述扫描链单元的串联顺序对应传递到一个所述扫描链单元；
通过所述第二信号线发送扫描禁止信号并维持所述扫描禁止信号，以禁止所述扫描链单元继续识别和接收所述第一预设信号；
通过所述第二信号线发送第二预设信号并通过所述第一信号线发送测试信号。
在本公开的一种示例性实施例中，所述第一信号线包括数据信号线、地址信号线、控制信号线，所述第二信号线包括扫描使能信号线、同步时钟信号线、片选信号线，所述第三信号线包括次级片选信号线，所述第一预设信号包括第一片选信号，所述第二预设信号包括第二片选信号。
在本公开的一种示例性实施例中，所述通过所述第二信号线发送扫描使能信号和同步时钟信号，同时通过所述串行信号线发送n位第一预设信号包括：
通过所述扫描使能信号线发送所述扫描使能信号；
通过所述同步时钟信号线发送所述同步时钟信号，同时通过所述串行信号线发送n位第一片选信号，使每一位所述第一片选信号根据所述同步时钟信号按所述扫描链单元的串联顺序对应传递到一个所述扫描链单元，并经由所述次级片选信号线传递到与各扫描链单元对应的测试标的。
在本公开的一种示例性实施例中，所述通过所述第二信号线发送第二预设信号并通过所述第一信号线发送测试信号包括：
通过所述片选信号线发送第二片选信号，使与所述第一片选信号中的使能状态位对应的被测标的被使能；
通过所述控制信号线、所述地址信号线、所述数据信号线同时发送写控制指令、写地址和写数据。
在本公开的一种示例性实施例中，当所述第一片选信号中仅有一位是使能状态时，所述通过所述第二信号线发送第二预设信号并通过所述第一信号线发送测试信号包括：
通过所述片选信号线发送第二片选信号，使与所述第一片选信号中的使能状态位对应的被测标的被使能；
通过所述控制信号线、所述地址信号线同时发送读控制指令和读地址，并通过所述数据信号线对被使能的被测标的进行读取。
根据本公开的第二方面，提供一种测试系统，包括：
测试设备，具有第一信号线、第二信号线以及串行信号线；
n个被测标的，通过所述第一信号线耦接于所述测试设备；
n个串联的扫描链单元，通过所述第二信号线耦接于所述测试设备，通过第三信号线分别耦接所述n个被测标的，第一个扫描链单元耦接于所述串行信号线。
在本公开的一种示例性实施例中，所述测试设备设置为：
通过所述第二信号线发送扫描使能信号和同步时钟信号，同时通过所述串行信号线发送n位第一预设信号，使每一位所述第一预设信号根据所述同步时钟信号按所述扫描链单元的串联顺序对应传递到一个所述扫描链单元；
通过所述第二信号线发送扫描禁止信号并维持所述扫描禁止信号，以禁止所述扫描链单元继续识别和接收所述第一预设信号；
通过所述第二信号线发送第二预设信号并通过所述第一信号线发送测试信号。
在本公开的一种示例性实施例中，所述第一信号线包括数据信号线、地址信号线、控制信号线，所述第二信号线包括扫描使能信号线、同步时钟信号线、片选信号线，所述第三信号线包括次级片选信号线。
在本公开的一种示例性实施例中，所述扫描链单元包括：
第一选通器，第一输入端耦接于串行信号输入端，第二输入端耦接于串行信号输出端，控制端耦接于所述扫描使能信号线；
D触发器，输入端耦接于所述第一选通器的输出端，输出端耦接于所述串行信号输出端，控制端耦接于所述同步时钟信号线；
或门，第一输入端耦接于所述扫描使能信号线，第二输入端耦接于所述串行信号输出端；
第二选通器，第一输入端耦接于所述片选信号线，第二输入端置为高阻状态，控制端耦接于所述或门的输出端；
驱动元件，输入端耦接于所述第二选通器的输出端，输出端耦接于所述次级片选信号线。
在本公开的一种示例性实施例中，所述测试设备设置为：
通过所述扫描使能信号线发送扫描使能信号；
通过所述同步时钟信号线发送所述同步时钟信号，同时通过所述串行信号线发送n位第一片选信号，使每一位所述第一片选信号根据所述同步时钟信号按所述扫描链单元的串联顺序对应传递到一个所述扫描链单元，并经由所述次级片选信号线传递到与各扫描链单元对应的被测标的；
通过所述扫描使能信号线发送扫描禁止信号并维持所述扫描禁止信号；
通过所述片选信号线发送第二片选信号，并通过所述控制信号线、所述地址信号线、所述数据信号线发送测试信号。
在本公开的一种示例性实施例中，所述通过所述片选信号线发送第二片选信号，并通过所述控制信号线、所述地址信号线、所述数据信号线发送测试信号包括：
通过所述片选信号线发送第二片选信号，使与所述第一片选信号中的使能状态位对应的被测标的被使能；
通过所述控制信号线、所述地址信号线、所述数据信号线同时发送写控制指令、写地址和写数据。
在本公开的一种示例性实施例中，当所述第一片选信号中仅有一位是使能状态时，所述通过所述片选信号线发送第二片选信号，并通过所述控制信号线、所述地址信号线、所述数据信号线发送测试信号包括：
通过所述片选信号线发送第二片选信号，使与所述第一片选信号中的使能状态位对应的被测标的被使能；
通过所述控制信号线、所述地址信号线同时发送读控制指令和读地址，并通过所述数据信号线对被使能的被测标的进行读取。
根据本公开的第三方面，提供一种测试设备，包括：
第一信号线、第二信号线以及串行信号线，所述第一信号线耦接n个被测标的，所述第二信号线耦接于n个扫描链单元，所述n个扫描链单元通过第三信号线分别耦接所述n个被测标的，其中所述n个扫描链单元串联，第一个扫描链单元耦接于所述串行信号线，每个所述扫描链单元包括D触发器和多路选择器；
存储器；以及
耦合到所属存储器的处理器，所述处理器被配置为基于存储在所述存储器中的指令，执行如上述任意一项所述的测试方法。
根据本公开的第三方面，提供一种计算机可读存储介质，其上存储有程序，该程序被处理器执行时实现如上述任意一项所述的测试方法。
本公开实施例提供的测试方法、测试设备以及测试系统，通过使用位数对应于被测标的数量的串行信号输出到与被测标的对应的扫描链单元，使每个扫描链单元能够存储并输出对应于一个被测标的信号，可以通过一个引脚对多个被测标的输出信号，有效节约测试设备的引脚。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是一种相关技术中多个被测标的测试场景的示意图。
图2A和图2B是本公开实施例中测试系统的连接图。
图3是本公开实施例中扫描链单元的电路示意图。
图4是图3所示的扫描链单元电路的控制时序图。
图5A和图5B是本公开示例性实施例中测试方法的流程图。
图6是图5B所示测试方法的控制时序图。
图7是本公开一个示例性实施例中一种测试设备的方框图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。
此外，附图仅为本公开的示意性图解，图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
下面结合附图对本公开示例实施方式进行详细说明。
图2A和图2B是本公开实施例中测试系统的连接图。
参考图2A，在本公开实施例中，测试系统200可以包括：
测试设备1，具有第一信号线S1和第二信号线S2以及串行信号线SL；
n个被测标的2，通过第一信号线S1耦接于测试设备1；
n个串联的扫描链单元3，通过第二信号线S2耦接于测试设备1，分别通过n个第三信号线S3耦接n个被测标的。
其中，第一个扫描链单元耦接于测试设备1的串行信号线SL。
在图2A所示实施例中，第一信号线S1和第二信号线S2均可以包括多条多个种类的信号线，第三信号线用于在被测标的和其对应的扫描链单元之间进行信号传递。
图2B是图2A中测试系统的一个实施例。
在图2B中，第一信号线包括数据信号线DQ、地址信号线ADD、控制信CMD号线，第二信号线包括扫描使能信号线SHIFT、同步时钟信号线SCK、片选信号线CS，第三信号线包括次级片选信号线CS_n。
测试设备1具有控制信号线CMD、地址信号线ADD、数据信号线DQ、片选信号线CS、同步时钟信号线SCK、扫描使能信号线SHIFT以及串行信号线SL；
n个被测标的2通过控制信号线CMD、地址信号线ADD、数据信号线DQ耦接于测试设备1；
n个串联的扫描链单元3通过片选信号线CS_n、同步时钟信号线SCK、扫描使能信号线SHIFT耦接于测试设备1，分别通过n个次级片选信号线CS_n耦接n个被测标的的片选信号线CS，扫描链单元通过串行信号线输入端SI耦接前一个扫描链单元的串行信号输出端SO。
在图2B所示的实施例中，所有被测标的2共用控制信号线CMD、地址信号线ADD、数据信号线DQ，实际片选状态由其对应的扫描链单元通过次级片选信号线CS_n的输出信号控制。
所有扫描链单元3共用片选信号线CS、控制串行信号移位寄存的同步时钟信号线SCK以及扫描使能信号线SHIFT，第一个扫描链单元的串行信号输入端耦接于测试设备的串行信号线SL。当扫描使能信号线SHIFT在使能状态时，各扫描链单元3可以随着同步时钟信号的变化接收并存储串行信号输入端SI上的一位数据，并将之前存储的一位数据传递到串行信号输出端SO，为下一个扫描链单元的串行信号输入端提供信号，最后使测试设备1输出的串行信号的每一位按照扫描链单元的串联顺序对应传递到一个扫描链单元。
各扫描链单元可以通过串行信号输入端接收的信号与片选信号一起确定片选状态，再通过次级片选信号线CS_n的输出信号控制对应的被测标的的实际片选状态。
由以上结构可知，本公开实施例提供的被测标的测试系统可以通过串行信号每一位的状态控制各扫描链单元的输出信号，进而利用有限的I/O引脚测试多个被测标的，并能实现对多个被测标的中的一或多个被测标的进行单独测试。
图3是图2B所示实施例中一种扫描链单元的电路示意图。
参考图3，在一些实施例中，每个扫描链单元可以包括：
第一选通器31，第一输入端耦接于串行信号输入端SI，第二输入端耦接于串行信号输出端SO，控制端耦接于扫描使能信号线SHIFT；
D触发器32，输入端D耦接于第一选通器31的输出端，输出端耦接于串行信号输出端SO，控制端耦接于同步时钟信号线SCK；
或门33，第一输入端耦接于扫描使能信号线SHIFT，第二输入端耦接于串行信号输出端SO；
第二选通器34，第一输入端耦接于片选信号线CS，第二输入端置为高阻状态，控制端耦接于或门33的输出端；
驱动元件35，输入端耦接于第二选通器34的输出端，输出端耦接于次级片选信号线CS_n，用于增加输出信号的功率。
图4是图3所示的扫描链单元电路的控制时序图。
参考图3以及图4，在图3所示的实施例中，当扫描使能信号线SHIFT输入信号为1时，或门输出端为1，第二选通器34输出其第一输入端的信号，此时次级片选信号CS_n等于测试设备发送的片选信号CS，如果此时测试设备1发送的片选信号CS为使能状态，则可以对所有被测标的进行同时写入操作。
此时，第一选通器31控制输出端信号等于第一输入端的信号，D触发器32输入端的信号等于串行信号输入端SI的信号，即串行信号的第n位。当D触发器32的控制端接收到同步时钟信号线SCK上的同步时钟信号的上升沿信号时，将输入端的信号传递到输出端即串行信号线SL并进行锁存。由于串行信号线SL耦接于下一个扫描链单元的串行信号输入端SI，所以相当于将第n位串行信号传输到了下一个扫描链单元，使在下一个同步时钟信号的上升沿信号到来时，下一个扫描链单元的D触发器锁存第n位串行信号，而本扫描链单元的D触发器锁存第n+1位串行信号。
当串行信号的位数与被测标的数量相同时，输出全部串行信号以及对应的同步时钟信号后，串联的扫描链单元的D触发器均会锁存一位串联信号。
当扫描使能信号线SHIFT输入信号为0时，第一选通器31控制输出信号等于第二输入端的信号即D触发器32输出端的信号，在同步时钟信号到来时，D触发器32不断将输出端信号锁存并输出到输出端，因此或门状态不变。
如果此时该扫描链单元的D触发器32锁存状态为1，则或门33输出状态为1，第二选通器34输出端信号等于片选信号，次级片选信号CS_n等于片选信号CS；如果该扫描链单元的D触发器32锁存状态为0，则或门33输出状态为0，第二选通器34输出端信号等于高阻状态，不输出，则次级片选信号CS_n为无(或默认为0)。
因此，当测试设备1发送使能信号时，只有锁存有串行信号1的扫描链单元对应的被测标的被使能(CS_n＝1)，即通过设置串行信号的每一位的状态与扫描链单元的位置对应关系可以实现对一或多个被测标的的单独片选。
图5A和图5B示意性示出本公开示例性实施例中测试方法的流程图。参考图5A，用于如图2A和图2B所示的测试设备的测试方法可以包括：
步骤S1，通过第二信号线发送扫描使能信号和同步时钟信号，同时通过所述串行信号线输出n位第一预设信号，使每一位第一预设信号根据同步时钟信号按扫描链单元的串联顺序对应传递到一个扫描链单元；
步骤S2，通过第二信号线发送扫描禁止信号并维持扫描禁止信号，以禁止扫描链单元继续识别和接收第一预设信号；
步骤S3，通过第二信号线发送第二预设信号并通过第一信号线发送测试信号。
在图5A所示的实施例中，第三信号线既可以用于由扫描链单元向被测标的传递信号，也可以用于由被测标的向扫描链单元传递信号。
当测试设备如图2B所示时，测试方法还可以包括：
步骤S1，通过扫描使能信号线发送扫描使能信号；
步骤S2，通过同步时钟信号线发送同步时钟信号，同时通过串行信号线发送n位第一片选信号，使每一位第一片选信号根据同步时钟信号按扫描链单元的串联顺序对应传递到一个扫描链单元，并经由次级片选信号线传递到与各扫描链单元对应的测试标的；
步骤S3，通过扫描使能信号线发送扫描禁止信号并维持扫描禁止信号，以禁止扫描链单元继续识别和接收第一预设信号；
步骤S4，通过片选信号线发送第二片选信号，并通过控制信号线、地址信号线、数据信号线发送测试信号。
图6是图5B所示测试方法的控制时序图。
参考图6，T1阶段，扫描使能信号等于1，输出串行信号SI，每一位对应一个扫描链单元和一个被测标的。各扫描链单元对串行信号SI进行移位寄存，在同步时钟信号的控制下每个扫描链单元各锁存一位串行信号以控制对应被测标的的片选状态。在此过程中，由于扫描使能信号等于1，各被测标的的片选信号线CS上的数据与测试设备的片选信号线CS数据相同，不受扫描链单元中串行信号锁存的影响，此时可以对被测标的进行正常的写入。
T2阶段，扫描使能信号等于0，对应的扫描链单元锁存1信号的被测标的的片选信号线CS上的数据与测试设备的片选信号线CS数据相同，对应的扫描链单元锁存0信号的被测标的的片选信号线CS上没有片选信号。当测试设备输出片选信号时，只有对应的扫描链单元锁存1信号的被测标的进入片选状态。通过以上方式，测试设备可以对多个被测标的进行单独控制。
在一些实施例中，可以通过以下方式实现对多个被测标的的同时写入：
通过片选信号线CS发送第二片选信号，使与第一片选信号中的使能状态位对应的被测标的被使能；
通过控制信号线CMD、地址信号线ADD、数据信号线DQ同时发送写控制指令、写地址和写数据。
由于各被测标的共用数据信号线DQ，无法对各被测标的同时读取，因此为读取被测标的，可以通过设置仅有一位使能状态的串行信号来控制多个被测标的中的一个被测标的进入片选状态，并对该被测标的进行读取。
对一个被测标的进行读取操作例如可以为：
通过片选信号线CS发送第二片选信号，使与第一片选信号中的使能状态位对应的被测标的被使能；
通过控制信号线CMD、地址信号线ADD同时发送读控制指令和读地址，并通过数据信号线DQ对使能状态的片选信号对应的被测标的进行读取。
如需读取每个被测标的，只需每次输出使能状态位置不同的第一片选信号并进行读取操作即可。
本公开实施例提供的方法通过对各扫描链单元写入串行信号的一位，可以控制扫描链单元对应的被测标的在测试设备发送片选信号时是否进入片选状态，进而通过一个串行信号线I/O接口即可以实现对多个被测标的的单独控制，有效节省了接口，提升了测试效率。
对应于上述方法实施例，本公开还提供一种测试设备，可以用于执行上述方法实施例。
图7示意性示出本公开一个示例性实施例中一种测试设备的方框图。
参考图7，测试设备1可以包括：
第一信号线S1、第二信号线S2以及串行信号线SL，第一信号线S1耦接n个被测标的2，第二信号线S2耦接于n个扫描链单元3，n个扫描链单元通过第三信号线S3分别耦接n个被测标的，其中n个扫描链单元3串联，第一个扫描链单元耦接于串行信号线SL，每个扫描链单元3包括D触发器和多路选择器；
存储器11；以及
耦合到所属存储器的处理器12，处理器12被配置为基于存储在存储器中的指令，执行如上任一项的测试方法。
由于测试设备1的功能已在其对应的方法实施例中予以详细说明，本公开于此不再赘述。
应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
所属技术领域的技术人员能够理解，本发明的各个方面可以实现为系统、方法或程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等)，或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“系统”。
通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、终端装置、或者网络设备等)执行根据本公开实施方式的方法。
在本公开的示例性实施例中，还提供了一种计算机可读存储介质，其上存储有能够实现本说明书上述方法的程序产品。在一些可能的实施方式中，本发明的各个方面还可以实现为一种程序产品的形式，其包括程序代码，当所述程序产品在终端设备上运行时，所述程序代码用于使所述终端设备执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。
所述程序产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以为但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。
计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了可读程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。可读信号介质还可以是可读存储介质以外的任何可读介质，该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、有线、光缆、RF等等，或者上述的任意合适的组合。
可以以一种或多种程序设计语言的任意组合来编写用于执行本发明操作的程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、C++等，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中，远程计算设备可以通过任意种类的网络，包括局域网(LAN)或广域网(WAN)，连接到用户计算设备，或者，可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。
此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和构思由权利要求指出。
Claims (14)
1.一种用于测试设备的测试方法，所述测试设备通过第一信号线耦接n个被测标的，通过第二信号线耦接于n个扫描链单元，所述n个扫描链单元通过第三信号线分别耦接所述n个被测标的，所述n个扫描链单元串联，第一个扫描链单元耦接于所述测试设备的串行信号线；其特征在于，包括：
通过所述第二信号线发送扫描使能信号和同步时钟信号，同时通过所述串行信号线发送n位第一预设信号，使每一位所述第一预设信号根据所述同步时钟信号按所述扫描链单元的串联顺序对应传递到一个所述扫描链单元；
通过所述第二信号线发送扫描禁止信号并维持所述扫描禁止信号，以禁止所述扫描链单元继续识别和接收所述第一预设信号；
通过所述第二信号线发送第二预设信号并通过所述第一信号线发送测试信号。
2.如权利要求1所述的测试方法，其特征在于，所述第一信号线包括数据信号线、地址信号线、控制信号线，所述第二信号线包括扫描使能信号线、同步时钟信号线、片选信号线，所述第三信号线包括次级片选信号线，所述第一预设信号包括第一片选信号，所述第二预设信号包括第二片选信号。
3.如权利要求2所述的测试方法，其特征在于，所述通过所述第二信号线发送扫描使能信号和同步时钟信号，同时通过所述串行信号线发送n位第一预设信号包括：
通过所述扫描使能信号线发送所述扫描使能信号；
通过所述同步时钟信号线发送所述同步时钟信号，同时通过所述串行信号线发送n位第一片选信号，使每一位所述第一片选信号根据所述同步时钟信号按所述扫描链单元的串联顺序对应传递到一个所述扫描链单元，并经由所述次级片选信号线传递到与各扫描链单元对应的测试标的。
4.如权利要求2或3所述的测试方法，其特征在于，所述通过所述第二信号线发送第二预设信号并通过所述第一信号线发送测试信号包括：
通过所述片选信号线发送第二片选信号，使与所述第一片选信号中的使能状态位对应的被测标的被使能；
通过所述控制信号线、所述地址信号线、所述数据信号线同时发送写控制指令、写地址和写数据。
5.如权利要求2或3所述的测试方法，其特征在于，当所述第一片选信号中仅有一位是使能状态时，所述通过所述第二信号线发送第二预设信号并通过所述第一信号线发送测试信号包括：
通过所述片选信号线发送第二片选信号，使与所述第一片选信号中的使能状态位对应的被测标的被使能；
通过所述控制信号线、所述地址信号线同时发送读控制指令和读地址，并通过所述数据信号线对被使能的被测标的进行读取。
6.一种测试系统，其特征在于，包括：
测试设备，具有第一信号线、第二信号线以及串行信号线；
n个被测标的，通过所述第一信号线耦接于所述测试设备；
n个串联的扫描链单元，通过所述第二信号线耦接于所述测试设备，通过第三信号线分别耦接所述n个被测标的，第一个扫描链单元耦接于所述串行信号线。
7.如权利要求6所述的测试系统，其特征在于，所述测试设备设置为：
通过所述第二信号线发送扫描使能信号和同步时钟信号，同时通过所述串行信号线发送n位第一预设信号，使每一位所述第一预设信号根据所述同步时钟信号按所述扫描链单元的串联顺序对应传递到一个所述扫描链单元；
通过所述第二信号线发送扫描禁止信号并维持所述扫描禁止信号，以禁止所述扫描链单元继续识别和接收所述第一预设信号；
通过所述第二信号线发送第二预设信号并通过所述第一信号线发送测试信号。
8.如权利要求6或7任一项所述的测试系统，其特征在于，所述第一信号线包括数据信号线、地址信号线、控制信号线，所述第二信号线包括扫描使能信号线、同步时钟信号线、片选信号线，所述第三信号线包括次级片选信号线。
9.如权利要求8所述的测试系统，其特征在于，所述扫描链单元包括：
第一选通器，第一输入端耦接于串行信号输入端，第二输入端耦接于串行信号输出端，控制端耦接于所述扫描使能信号线；
D触发器，输入端耦接于所述第一选通器的输出端，输出端耦接于所述串行信号输出端，控制端耦接于所述同步时钟信号线；
或门，第一输入端耦接于所述扫描使能信号线，第二输入端耦接于所述串行信号输出端；
第二选通器，第一输入端耦接于所述片选信号线，第二输入端置为高阻状态，控制端耦接于所述或门的输出端；
驱动元件，输入端耦接于所述第二选通器的输出端，输出端耦接于所述次级片选信号线。
10.如权利要求8所述的测试系统，其特征在于，所述测试设备设置为：
通过所述扫描使能信号线发送扫描使能信号；
通过所述同步时钟信号线发送所述同步时钟信号，同时通过所述串行信号线发送n位第一片选信号，使每一位所述第一片选信号根据所述同步时钟信号按所述扫描链单元的串联顺序对应传递到一个所述扫描链单元，并经由所述次级片选信号线传递到与各扫描链单元对应的被测标的；
通过所述扫描使能信号线发送扫描禁止信号并维持所述扫描禁止信号；
通过所述片选信号线发送第二片选信号，并通过所述控制信号线、所述地址信号线、所述数据信号线发送测试信号。
11.如权利要求10所述的测试系统，其特征在于，所述通过所述片选信号线发送第二片选信号，并通过所述控制信号线、所述地址信号线、所述数据信号线发送测试信号包括：
通过所述片选信号线发送第二片选信号，使与所述第一片选信号中的使能状态位对应的被测标的被使能；
通过所述控制信号线、所述地址信号线、所述数据信号线同时发送写控制指令、写地址和写数据。
12.如权利要求10所述的测试系统，其特征在于，当所述第一片选信号中仅有一位是使能状态时，所述通过所述片选信号线发送第二片选信号，并通过所述控制信号线、所述地址信号线、所述数据信号线发送测试信号包括：
通过所述片选信号线发送第二片选信号，使与所述第一片选信号中的使能状态位对应的被测标的被使能；
通过所述控制信号线、所述地址信号线同时发送读控制指令和读地址，并通过所述数据信号线对被使能的被测标的进行读取。
13.一种测试设备，其特征在于，包括：
第一信号线、第二信号线以及串行信号线，所述第一信号线耦接n个被测标的，所述第二信号线耦接于n个扫描链单元，所述n个扫描链单元通过第三信号线分别耦接所述n个被测标的，其中所述n个扫描链单元串联，第一个扫描链单元耦接于所述串行信号线，每个所述扫描链单元包括D触发器和多路选择器；
存储器；以及
耦合到所属存储器的处理器，所述处理器被配置为基于存储在所述存储器中的指令，执行如权利要求1-5任一项所述的测试方法。
14.一种计算机可读存储介质，其上存储有程序，该程序被处理器执行时实现如权利要求1-5任一项所述的测试方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811137146.5A CN109270432B (zh) | 2018-09-28 | 2018-09-28 | 测试方法与测试系统 |
| PCT/CN2019/106359 WO2020063414A1 (en) | 2018-09-28 | 2019-09-18 | Test method and test system |
| US17/167,382 US11320484B2 (en) | 2018-09-28 | 2021-02-04 | Test method and test system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811137146.5A CN109270432B (zh) | 2018-09-28 | 2018-09-28 | 测试方法与测试系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109270432A true CN109270432A (zh) | 2019-01-25 |
| CN109270432B CN109270432B (zh) | 2024-03-26 |
Family
ID=65198169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811137146.5A Active CN109270432B (zh) | 2018-09-28 | 2018-09-28 | 测试方法与测试系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109270432B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020063414A1 (en) * | 2018-09-28 | 2020-04-02 | Changxin Memory Technologies, Inc. | Test method and test system |
| WO2020063483A1 (en) * | 2018-09-28 | 2020-04-02 | Changxin Memory Technologies, Inc. | Chip test method, apparatus, device, and system |
| CN111913839A (zh) * | 2019-05-10 | 2020-11-10 | 合肥格易集成电路有限公司 | 一种闪存芯片的老化验证装置和系统 |
| WO2021190307A1 (zh) * | 2020-03-27 | 2021-09-30 | 长鑫存储技术有限公司 | 形成用于存储器测试的数据库的方法及存储器测试方法 |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1489156A (zh) * | 2002-08-30 | 2004-04-14 | 恩益禧电子股份有限公司 | 存储器测试电路 |
| US20050088186A1 (en) * | 2003-10-22 | 2005-04-28 | International Business Machines Corporation | Structure for measurement of capacitance of ultra-thin dielectrics |
| CN101025996A (zh) * | 2006-02-21 | 2007-08-29 | 三星电子株式会社 | 多端口半导体存储器件及其信号输入/输出方法 |
| US20080023700A1 (en) * | 2006-07-28 | 2008-01-31 | Gschwind Michael K | Scan testing in single-chip multicore systems |
| CN102043122A (zh) * | 2011-01-17 | 2011-05-04 | 哈尔滨工业大学 | 一种改进扫描链单元及基于该单元的非并发测试方法 |
| CN102890232A (zh) * | 2011-07-20 | 2013-01-23 | 常忆科技股份有限公司 | 平行测试方法 |
| US20130219238A1 (en) * | 2012-02-21 | 2013-08-22 | Lsi Corporation | Integrated circuit having clock gating circuitry responsive to scan shift control signal |
| US20130311843A1 (en) * | 2012-05-16 | 2013-11-21 | Lsi Corporation | Scan controller configured to control signal values applied to signal lines of circuit core input interface |
| US20140013173A1 (en) * | 2012-07-03 | 2014-01-09 | Ravi K. Ramaswami | Apparatus and Method for Clock Glitch Detection During At-Speed Testing |
| US20140298124A1 (en) * | 2013-03-29 | 2014-10-02 | International Business Machines Corporation | Scan chain processing in a partially functional chip |
| JP2017062222A (ja) * | 2015-09-24 | 2017-03-30 | ルネサスエレクトロニクス株式会社 | テストポイント回路、シーケンシャルテスト用スキャンフリップフロップ、半導体装置及び設計装置 |
| CN107783030A (zh) * | 2016-08-29 | 2018-03-09 | 恩智浦美国有限公司 | 具有低功率扫描系统的集成电路 |
| CN108008284A (zh) * | 2017-11-28 | 2018-05-08 | 上海华力微电子有限公司 | 一种芯片测试系统 |
| CN108362991A (zh) * | 2017-01-13 | 2018-08-03 | 联发科技股份有限公司 | 扫描链路 |
| CN209215538U (zh) * | 2018-09-28 | 2019-08-06 | 长鑫存储技术有限公司 | 测试设备与测试系统 |
-
2018
- 2018-09-28 CN CN201811137146.5A patent/CN109270432B/zh active Active
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1489156A (zh) * | 2002-08-30 | 2004-04-14 | 恩益禧电子股份有限公司 | 存储器测试电路 |
| US7275187B2 (en) * | 2002-08-30 | 2007-09-25 | Nec Electronics Corporation | Test circuit for memory |
| US20050088186A1 (en) * | 2003-10-22 | 2005-04-28 | International Business Machines Corporation | Structure for measurement of capacitance of ultra-thin dielectrics |
| CN101025996A (zh) * | 2006-02-21 | 2007-08-29 | 三星电子株式会社 | 多端口半导体存储器件及其信号输入/输出方法 |
| US20080023700A1 (en) * | 2006-07-28 | 2008-01-31 | Gschwind Michael K | Scan testing in single-chip multicore systems |
| CN102043122A (zh) * | 2011-01-17 | 2011-05-04 | 哈尔滨工业大学 | 一种改进扫描链单元及基于该单元的非并发测试方法 |
| CN102890232A (zh) * | 2011-07-20 | 2013-01-23 | 常忆科技股份有限公司 | 平行测试方法 |
| US20130219238A1 (en) * | 2012-02-21 | 2013-08-22 | Lsi Corporation | Integrated circuit having clock gating circuitry responsive to scan shift control signal |
| US20130311843A1 (en) * | 2012-05-16 | 2013-11-21 | Lsi Corporation | Scan controller configured to control signal values applied to signal lines of circuit core input interface |
| US20140013173A1 (en) * | 2012-07-03 | 2014-01-09 | Ravi K. Ramaswami | Apparatus and Method for Clock Glitch Detection During At-Speed Testing |
| US20140298124A1 (en) * | 2013-03-29 | 2014-10-02 | International Business Machines Corporation | Scan chain processing in a partially functional chip |
| JP2017062222A (ja) * | 2015-09-24 | 2017-03-30 | ルネサスエレクトロニクス株式会社 | テストポイント回路、シーケンシャルテスト用スキャンフリップフロップ、半導体装置及び設計装置 |
| CN107783030A (zh) * | 2016-08-29 | 2018-03-09 | 恩智浦美国有限公司 | 具有低功率扫描系统的集成电路 |
| CN108362991A (zh) * | 2017-01-13 | 2018-08-03 | 联发科技股份有限公司 | 扫描链路 |
| CN108008284A (zh) * | 2017-11-28 | 2018-05-08 | 上海华力微电子有限公司 | 一种芯片测试系统 |
| CN209215538U (zh) * | 2018-09-28 | 2019-08-06 | 长鑫存储技术有限公司 | 测试设备与测试系统 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020063414A1 (en) * | 2018-09-28 | 2020-04-02 | Changxin Memory Technologies, Inc. | Test method and test system |
| WO2020063483A1 (en) * | 2018-09-28 | 2020-04-02 | Changxin Memory Technologies, Inc. | Chip test method, apparatus, device, and system |
| US11320484B2 (en) | 2018-09-28 | 2022-05-03 | Changxin Memory Technologies, Inc. | Test method and test system |
| US11536770B2 (en) | 2018-09-28 | 2022-12-27 | Changxin Memory Technologies, Inc. | Chip test method, apparatus, device, and system |
| CN111913839A (zh) * | 2019-05-10 | 2020-11-10 | 合肥格易集成电路有限公司 | 一种闪存芯片的老化验证装置和系统 |
| WO2021190307A1 (zh) * | 2020-03-27 | 2021-09-30 | 长鑫存储技术有限公司 | 形成用于存储器测试的数据库的方法及存储器测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109270432B (zh) | 2024-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109270432A (zh) | 测试方法与测试系统 | |
| CN108228526B (zh) | 电源隔离电路以及多电源域多电源隔离系统 | |
| CN111856258B (zh) | 用于芯片的测试的方法、设备、存储介质和相应的芯片 | |
| CN100587508C (zh) | 实现高速测试电路的扫描链和方法 | |
| US11320484B2 (en) | Test method and test system | |
| US7886207B1 (en) | Integrated circuit testing using segmented scan chains | |
| CN209215538U (zh) | 测试设备与测试系统 | |
| CN105572573B (zh) | 用于存储器时序测试的扫描链、扫描链构建方法和相应装置 | |
| KR102364055B1 (ko) | 자동 회로기판 테스트 시스템 및 이에 응용되는 자동 회로기판 테스트 방법 | |
| CN102880536A (zh) | 一种多核处理器的jtag调试方法 | |
| US9377510B2 (en) | System for reducing peak power during scan shift at the global level for scan based tests | |
| US20140229782A1 (en) | Automatic Test Equipment | |
| US6873197B2 (en) | Scan flip-flop circuit capable of guaranteeing normal operation | |
| US11293980B2 (en) | Customer-transparent logic redundancy for improved yield | |
| US20090049349A1 (en) | Semiconductor device using logic chip | |
| CN103913696A (zh) | 用于核心的全局低功率捕获方案 | |
| US8538718B2 (en) | Clock edge grouping for at-speed test | |
| CN109164374A (zh) | 芯片与芯片测试系统 | |
| CN105097043B (zh) | 半导体存储装置 | |
| CN110430431A (zh) | 视频解码方法、芯片、装置、计算机设备和存储介质 | |
| JP2007102358A (ja) | 半導体集積回路装置、インターフェース試験制御回路および試験方法 | |
| CN208596549U (zh) | 边界测试电路及存储器 | |
| US7380184B2 (en) | Sequential scan technique providing enhanced fault coverage in an integrated circuit | |
| CN104332180B (zh) | 存储器烧录接口电路及烧录方法 | |
| CN106646204B (zh) | Fpga存储资源测试系统、方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |