CN109166852B - 半导体器件及其制造方法 - Google Patents

Abstract

本公开涉及一种半导体器件及其制造方法，特别是一种制造半导体器件的方法，其包括：在半导体衬底之上形成绝缘膜；在绝缘膜上形成导电膜；在导电膜上形成介电膜；在介电膜上以一定间隔形成多个上电极；通过溅射法在上电极和介电膜上形成第一保护性绝缘膜；在该第一保护性绝缘膜形成之后，通过原子层沉积法在第一保护性绝缘膜上形成第二保护性绝缘膜，从而用第二保护性绝缘膜填充沿着介电膜的晶界的间隙；在第二保护性绝缘膜形成后，使导电膜形成图案以提供下电极。

Description

半导体器件及其制造方法

本申请是申请人为富士通半导体股份有限公司，申请日为2015年12月31日，申请号为201511021446.3，发明名称为“半导体器件及其制造方法”的发明专利申请的分案申请。

技术领域

本文讨论的实施例涉及一种半导体器件及其制造方法。

背景技术

除了快闪存储器之外，诸如铁电随机存取存储器(FeRAM)的铁电存储器被称为非易失性存储器，这种非易失性存储器即使在电源关闭后也不会失去信息。

铁电存储器包括铁电电容器，该铁电电容器使用铁电膜作为电容器介电膜。铁电存储器通过使铁电膜的极化方向与“0”和“1”相关联而在其中储存信息，与快闪存储器相比，其具有以低功耗进行高速数据运算的优点。

然而，在提高产量方面，铁电存储器仍有进一步改进的空间。

需要注意的是，与本申请有关的技术在日本专利特许公开文献第2012-38906号、日本专利特许公开文献第2011-155268号和日本专利特许公开文献第2005-183843号中公开。

发明内容

本发明的一个目的是提高包括铁电电容器的半导体器件的产量以及提供该半导体器件的制造方法。

下文公开的一个方案提供了一种制造半导体器件的方法，该方法包括：在半导体衬底之上形成绝缘膜；在绝缘膜上形成导电膜；在导电膜上形成介电膜，介电膜包括铁电体；在介电膜上以一定间隔形成多个上电极；通过溅射法在上电极和介电膜上形成第一保护性绝缘膜；通过原子层沉积法在第一保护性绝缘膜上形成第二保护性绝缘膜，从而用第二保护性绝缘膜填充沿着介电膜的晶界产生的间隙；以及在第二保护性绝缘膜形成之后，使导电膜形成图案以提供下电极，从而形成包括上电极、介电膜和下电极的铁电电容器。

本公开的另一方案提供了一种半导体器件，其包括：绝缘膜，形成在半导体衬底之上；下电极，形成在绝缘膜上；介电膜，形成在下电极上，介电膜包括铁电体并具有沿介电膜的晶界产生的间隙；多个上电极，以一定间隔形成在介电膜上，以与下电极和介电膜一起形成铁电电容器；第一保护性绝缘膜，形成在介电膜的除了间隙之外的部分上和上电极上；以及第二保护性绝缘膜，形成在第一保护性绝缘膜上和位于间隙中的介电膜上，使得间隙被第二保护性绝缘膜填充。

通过以下的公开内容，介电膜的晶界中产生的间隙被第一保护性绝缘膜和第二保护性绝缘膜的复合膜填充，所以可防止当导电膜在随后的步骤中形成图案时产生的生成物进入间隙并腐蚀下电极。

附图说明

图1A到图1D是本发明人所研究的半导体器件在制造过程中的剖视图；

图2A到图2J是本发明人所研究的包括在半导体器件中的铁电电容器在制造过程中的放大剖视图；

图3A到图3H是本发明人所研究的包括在半导体器件中的铁电电容器在制造过程中的放大俯视图；

图4是基于铁电膜的扫描电子显微镜(SEM)图像绘制的立体图；

图5是基于铁电电容器的透射电子显微镜(TEM)图像绘制的剖视图；

图6是基于与图5不同的铁电电容器的SEM图像绘制的剖视图；

图7是示出铁电电容器的磁滞曲线(hysteresis curve)的示意图，其中在下电极中产生凹部；

图8A到图8G是根据本实施例的包括在半导体器件中的铁电电容器在制造过程中的放大剖视图；

图9A到图9F是根据本实施例的半导体器件在制造过程中的剖视图；

图10A到图10G是根据本实施例的包括在半导体器件中的铁电电容器在制造过程中的放大俯视图；以及

图11是示出本实施例中的电容器介电膜的间隙的各种形式的放大剖视图。

具体实施方式

在说明本实施例之前，将描述本发明人所研究的事项。

诸如PZT膜等铁电膜用作铁电电容器中的电容器介电膜。当铁电膜暴露于诸如水分或氢等还原性物质时，将发生铁电膜的还原，从而导致铁电膜的铁电特性(诸如剩余极化电荷量)的劣化。

至于防止铁电特性以这种方式劣化的方法，可使用一种方法，该方法包括用保护性绝缘膜覆盖铁电电容器，该保护性绝缘膜阻止诸如氢等还原性物质。

至于可用作保护性绝缘膜的膜，氢难以穿过的氧化铝膜都是可用的。

本发明人研究了使用这种保护性绝缘膜时会发生的问题，具体如下。

图1A到图1D是本发明人所研究的半导体器件在制造过程中的剖视图。

该半导体器件是平面型FeRAM，其以如下方式被制造。

首先，将描述用于获得图1A中的剖视图所示的结构的步骤。

首先在n型或p型硅(半导体)衬底1的表面上形成用于限定晶体管的作用区(active region)的浅沟道隔离(STI)的凹槽，诸如二氧化硅等绝缘膜被埋置于凹槽中以获得元件隔离绝缘膜2。元件隔离结构不限于STI；备选地，元件隔离绝缘膜2可通过对硅进行局部氧化(LOCOS)的方法形成。

然后，将p型杂质引入硅衬底1的作用区中，以形成p阱3，此后，作用区的表面被热氧化以形成用作栅极绝缘膜4的热氧化膜。

接着，多晶硅膜在硅衬底1的整个上表面上形成大约200nm的厚度，由此形成的多晶硅膜通过光刻技术和蚀刻术而形成图案，从而形成栅电极5。

两个栅电极5以一间隔被大致平行地设置在p阱3上，这些栅电极5组成字线的一部分。

栅电极5的材料不限于多晶硅膜。作为多晶硅膜的替代方案，可依此次序形成厚度为大约50nm的非晶硅膜和厚度为大约150nm的硅化钨膜。

随后，通过离子注入将诸如磷等n型杂质引入硅衬底1的位于每个栅电极5的侧面上的部分，所述离子注入使用栅电极5作为掩膜以形成n型源-漏扩展(source-drainextensions，源-漏延伸区)6a和6b。

此后，在硅衬底1的整个上表面上形成绝缘膜，而且该绝缘膜被回蚀并作为绝缘侧壁7留在栅电极5的侧面。例如，通过化学气相沉积(CVD)法将二氧化硅膜形成为绝缘膜。

接着，诸如砷等n型杂质再次被离子注入到硅衬底1，同时使用绝缘侧壁7和栅电极5作为掩膜，以在栅电极5的横向侧的硅衬底1中形成n型源-漏区域8a和8b。

被夹在两个栅电极5之间的n型源-漏区域8b用作位线的一部分，p阱3中两侧处的两个n型源-漏区域8a被电连接到稍后将描述的电容器的上电极。

然后，通过溅射法在硅衬底1的整个上表面上形成诸如钴层等高熔点金属层，此后，该高熔点金属层被加热并与硅反应，以在硅衬底1上形成高熔点金属硅化物层9。高熔点金属硅化物层9也在栅电极5的表面层部分上形成，从而导致栅电极5的低电阻。

此后，通过湿法蚀刻来去除元件隔离绝缘膜2上的仍未反应的高熔点金属层和类似物。

通过上述步骤，包括栅电极5和n型源-漏区域8a和8b的n型金属氧化物半导体(MOS)晶体管TR的基本结构和类似结构在p阱3中完成。

接下来，如图1B所示，用作覆盖绝缘膜14的硅氧氮化物膜在硅衬底1的整个上表面上形成大约200nm的厚度。

然后，用作第一层间绝缘膜15的二氧化硅膜通过使用TEOS气体的等离子体CVD法在覆盖绝缘膜14上形成大约1000nm的厚度，此后，第一层间绝缘膜15的上表面通过化学机械抛光(CMP)的方式被抛光以平坦化。以这种方式抛光后的第一层间绝缘膜15在硅衬底1的平坦表面上的厚度是大约785nm。

覆盖绝缘膜14和第一层间绝缘膜15随后通过光刻技术和蚀刻术而形成图案，从而在n型源-漏区域8a和8b上形成接触孔15a和15b。

随后，通过溅射法在接触孔15a和15b的内表面和第一层间绝缘膜15的上表面形成胶膜，此后，通过CVD法在胶膜上形成钨膜，以用钨膜完全地埋置接触孔15a和15b。例如，作为胶膜，可依此次序形成厚度为大约30nm的钛膜和厚度为大约20nm的氮化钛膜。

随后，通过CMP法抛光并去除第一层间绝缘膜15上的多余胶膜和钨膜，接触孔15a和15b中的胶膜和钨膜被留下作为接触塞13a和13b。

接触塞13a和13b电连接到接触塞13a和13b之下的n型源-漏区域8a和8b。

由于以这种方式形成的接触塞13a和13b含有易于被氧化的钨作为主要成分，所以接触塞13a和13b易于在含氧环境中被氧化并趋于引起接触失效。

因此，在下个步骤中，如图1C所示，通过等离子体CVD法将硅氧氮化物膜形成为防氧化绝缘膜16，该防氧化绝缘膜保护上述接触塞13a和13b免受氧化环境影响。硅氧氮化物膜形成在第一层间绝缘膜15和接触塞13a和13b上，且具有大约100nm的厚度。

通过使用TEOS气体的等离子体CVD法，二氧化硅膜进一步在防氧化绝缘膜16上形成为具有大约130nm的厚度的第一绝缘粘附膜17。

另外，氮化硅膜可代替二氧化硅膜形成为第一绝缘粘附膜17。

此后，在650℃的衬底温度和30分钟的处理时间的条件下，第一绝缘粘附膜17在氮气环境中经受退火，以便给第一绝缘粘附膜17脱气。

在该退火结束后，用作第二绝缘粘附膜18的氧化铝膜随后通过溅射法在第一绝缘粘附膜17上形成大约20nm的厚度。

下面，将描述用于获得如图1D中的剖视图所示的结构的步骤。

首先，诸如铂膜等贵金属膜通过溅射法形成为具有从50nm到150nm的范围厚度的第一导电膜19。

用于形成第一导电膜19的条件没有特别的限制。在该示例中，在大约1Pa的压力下以及通过设定输入功率为0.3kW同时维持衬底温度在350℃，通过将作为溅射气体的氩气引入到膜形成环境中而形成第一导电膜19。

作为铂膜的替代方案，可形成铱膜、钌膜、氧化铱(IrO₂)膜、氧化钌(RuO₂)膜、氧化铂(PtO_x)膜、SrRuO₃膜、LaSrCoO₃膜或它们的复合膜中的任何一个的单层膜。

用作铁电膜20的PZT膜随后形成在第一导电膜19上。PZT膜的下层和上层分别形成。下层通过溅射法形成从大约30nm到150nm的范围的厚度，例如70nm的厚度，此后，该下层在含氧环境中经受退火以使PZT结晶。这种退火也称为结晶化退火，在本实施例中，该结晶化退火在大约620℃的衬底温度下进行并适于大约90秒的处理时间。此后，PZT膜的上层通过溅射法形成从5nm到20nm的范围的厚度。

除了溅射法之外，铁电膜20的可用的膜形成方法包括：有机金属CVD(MOCVD)法、溶胶-凝胶法、有机金属分解(MOD)法、化学溶液沉积(CSD)法、CVD法和外延生长法。

此外，铁电膜20的材料不限于上述PZT；备选地，SBT(钽酸锶铋：SrBi₂Ta₂O₉)、BLT((Bi，Nn)₄Ti₃O₁₂(Ln＝La、Nd或Pr))以及BFO(BiFeO₃)可用作铁电膜20的材料。

此后，氧化铱(lrO₂)膜通过溅射法形成为在铁电膜20上具有从90nm到250nm的范围内的厚度的第二导电膜21。第二导电膜21优选地为贵金属膜或氧化贵金属膜，诸如铱膜或铂膜的贵金属膜可代替上述氧化铱膜形成为第二导电膜21。

此外，具有双层结构的氧化铱膜可被形成为第二导电膜21。在这种情况下，氧化铱的第一层膜厚度为例如20nm到50nm，氧化铱膜的第二层膜厚度为例如70nm到200nm。

随后的步骤将参照图2A到图2J来描述。

图2A到图2J是本发明人所研究的包括在半导体器件中的铁电电容器在制造过程中的放大剖视图。

平面型的FeRAM包括在条纹形铁电膜上的、相隔一定距离的多个上电极，这些上电极将稍后描述。在图2A到图2J中，第一横截面是不包括上电极的横截面，第二横截面是包括上电极的横截面。

图3A到图3H是本发明人所研究的包括在半导体器件中的铁电电容器在制造过程中的放大俯视图；

首先，如图2A所示，用作硬掩膜24的氮化钛膜通过溅射法在第二导电膜21上形成大约34nm的厚度。

硬掩膜24没有特别限制，只要膜的蚀刻速度低于抗蚀剂(resist)的蚀刻速度。例如，作为氮化钛膜的替代方案，其他类型的膜可用作硬掩膜24，诸如，TiON膜、TiO_x膜、TaO_x膜、TaON膜、TiAlO_x膜、TaAlO_x膜、TiAlON膜、TaAlON膜、TiSiON膜、TaSiON膜、TiSiO_x膜、TaSiO_x膜、AlO_x膜和ZrO_x膜。

光致抗蚀剂还施加到硬掩膜24上，所施加的光致抗蚀剂曝光并显影，以形成具有电容器上电极的形状的第一抗蚀膜25。

图3A是在该步骤完成后的放大俯视图，上面描述的图2A中的第一横截面和第二横截面分别对应于图3A中的沿着线X1-X1截取的横截面和沿着线X2-X2截取的横截面。

如图3A所示，第一抗蚀膜25在俯视图中呈岛形，多个第一抗蚀膜25以一定间隔形成在硬掩膜24上。

如图2B所示，随后硬掩膜24使用第一抗蚀膜25作为掩膜被干法蚀刻，使得硬掩膜24形成的图案为电容器上电极的形状。

干法蚀刻在电感耦合等离子体(ICP)蚀刻室内被执行(图中未示出)，用作蚀刻气体的氯气和氩气的混合气体被供应到该室内。

第二导电膜21使用硬掩膜24和作为掩膜的第一抗蚀膜25，同时相继地使用上述ICP蚀刻室被进一步干法蚀刻，以形成上电极21a。

氯气和氩气的混合气体被用作干法蚀刻的蚀刻气体，类似于硬掩膜24被蚀刻的情况。

而且，第二导电膜21还采取在上电极21a的侧面暴露铁电膜20的方式被干法蚀刻。

铁电膜20包括多个晶粒20c，宽度W为大约若干nm的间隙S沿着晶粒20c之间的每个晶界产生。

可以认为，无论铁电膜20采取何种膜形成方法，间隙S都会形成。如在本示例中，通过溅射法形成的铁电膜20中的铁电材料因前述的结晶化退火(该结晶化退火在铁电膜20形成后进行)而收缩，由此产生间隙S。

此后，第一抗蚀膜25通过灰化去除。

硬掩膜24通过干法蚀刻去除。

图3B是该步骤完成后的放大俯视图，上面描述的图2B中的第一横截面和第二横截面分别对应于图3B中的沿着线X3-X3截取的横截面和沿着线X4-X4截取的横截面。

如图3B所示，上电极21a在俯视图中呈岛形，多个上电极21a以一定间隔形成在铁电膜20上。

如图2C所示，随后光致抗蚀剂随后被施加到铁电膜20的整个上表面上，所施加的光致抗蚀剂曝光并显影，以形成具有电容器介电膜的形状的第二抗蚀膜26。

图3C是该步骤完成后的放大俯视图，上面描述的图2C中的第一横截面和第二横截面分别对应于图3C中的沿着线X5-X5截取的横截面和沿着线X6-X6截取的横截面。

如图3C所示，第二抗蚀膜26在俯视图中呈条纹形，多个上电极21a被第二抗蚀膜26覆盖。

如图2D所示，铁电膜20随后使用第二抗蚀膜26作为掩膜被干法蚀刻，剩余的铁电膜20用作电容器介电膜20a。

在干法蚀刻中，例如，氯气和氩气的混合气体用作蚀刻气体。

此后，第二抗蚀膜26通过灰化去除。

在第二抗蚀膜26被去除之后，可对电容器介电膜20a进行含氧环境下的退火，以使电容器介电膜20a从其在前述步骤中受到的损坏中恢复。这种退火也称为回复退火。

例如，回复退火可在衬底温度为600℃到700℃的情况下进行大约40分钟。

图3D是该步骤完成后的放大俯视图，上面描述的图2D中的第一横截面和第二横截面分别对应于图3D中的沿着线X7-X7截取的横截面和沿着线X8-X8截取的横截面。

如图3D所示，多个上电极21a以一定间隔形成在电容器介电膜20a上，该电容器介电膜20a在俯视图中呈条纹形。

如图2E所示，随后氧化铝膜通过溅射法形成有50nm的厚度，作为第一保护性绝缘膜28，用于保护电容器介电膜20a抵抗诸如氢等还原性环境。

这里，通过溅射法形成的第一保护性绝缘膜28具有差的阶梯覆盖性。因此，如第一横截面中所示，晶粒20C之间的间隙S没有被第一保护性绝缘膜28填充，而是保持外露。

尽管如上所述的间隙S的宽度W大约为若干nm，但是显然，即使第一保护性绝缘膜28的厚度明显大于宽度W，间隙S也难以通过溅射法被第一保护性绝缘膜28填充。

也可以考虑，氧化铝膜通过阶梯覆盖性比溅射法更优异的原子层沉积(ALD)法形成，以便填充间隙S。

然而，ALD法中所使用的用于形成氧化铝膜的原料气体包括氢，氢会还原并劣化电容器介电膜20a。含有氢的这种原料气体的示例包括三甲基铝(TMA)、铝三仲丁醇(Al(O-sec-C₄H₉)₃)和铝三异丙醇(Al(O-i-C₃H₇)₃)。

在该示例中，电容器介电膜20a通过溅射法形成，溅射法使用包括氩但不包括氢的气体作为溅射气体，以便防止含有氢的原料气体劣化电容器介电膜20a。

图3E是在该步骤完成后的放大俯视图，上面描述的图2E中的第一横截面和第二横截面分别对应于图3E中的沿着线X9-X9截取的横截面和沿着线X10-X10截取的横截面。

如图2F所示，随后光致抗蚀剂被施加到第一保护性绝缘膜28上，所施加的光致抗蚀剂曝光并显影，以形成具有电容器下电极的形状的第三抗蚀膜30。

图3F是该步骤完成后的放大俯视图，上面描述的图2F中的第一横截面和第二横截面分别对应于图3F中的沿着线X11-X11截取的横截面和沿着线X12-X12截取的横截面。

如图3F所示，第三抗蚀膜30在俯视图中呈条纹形，电容器介电膜20a和每个上电极21a覆盖有第三抗蚀膜30。

如图2G所示，第一保护性绝缘膜28和第一导电膜19随后使用第三抗蚀膜30作为掩膜被干法蚀刻，剩余的第一导电膜19用作下电极19a。

此外，该蚀刻去除了第二绝缘粘附膜18的未覆盖有下电极19a的部分。

在该蚀刻中使用的蚀刻气体的示例包括能够蚀刻第一导电膜19中所包括的诸如铂等铂族元素的卤素气体。在该示例中，氯气用作卤素气体，氩气和氯气的混合气体被用作蚀刻气体。蚀刻气体也蚀刻第三抗蚀膜30，造成第三抗蚀膜30的侧表面缩减，从而露出电容器介电膜20的间隙S。

在该步骤中，包括在第一导电膜19中的诸如铂等金属和包括在第一保护性绝缘膜28中的铝在蚀刻环境中释放。而且，含有这些金属和蚀刻气体中的氯的生成物R产生，且生成物R进入间隙S。

图3G是该步骤完成后的放大俯视图，上面描述的图2G中的第一横截面和第二横截面分别对应于图3G中的沿着线X13-X13截取的横截面和沿着线X14-X14截取的横截面。

如图3G所示，上述生成物R在该阶段局限于上电极21a之间的区域中，且没有生成物R存在于上电极21a之下。

如图2H所示，第三抗蚀膜30随后通过灰化去除。

在该灰化之后可进行湿法处理，以便除去第三抗蚀膜30的残留物。然而，如上所述，含有诸如铝和铂等金属的生成物R没有被湿法处理完全去除，而留在间隙S中。

利用前述步骤，形成铁电电容器Q，其中下电极19a、电容器介电膜20a和上电极21a以该顺序堆叠。

由于铁电电容器Q的上电极21a被第一保护性绝缘膜28保护，但是第一保护性绝缘膜28没有形成在铁电电容器Q的侧表面上，所以电容器介电膜20a可能因诸如氢等还原性物质而被劣化。

因此，在下一步骤中，如图2I所示，用作第二保护性绝缘膜31的氧化铝膜再次形成在铁电电容器Q上，以防止还原性物质透入电容器介电膜20a。

如上所述，通过阶梯覆盖性差的溅射法形成第二保护性绝缘膜31在第一横截面的没有上电极21a存在的区域将无法用第二保护性绝缘膜31填充电容器介电膜20a的间隙S。

因此，在该示例中，第二保护性绝缘膜31通过阶梯覆盖性优异的ALD法形成，以填充间隙S，从而防止还原性物质从外部环境通过间隙S透入电容器介电膜20a。

在该阶段中，第一保护性绝缘膜28已经形成在电容器介电膜20a的上表面上，使得电容器介电膜20a的表面的小部分与ALD法中使用的原料气体直接接触。因此，当形成第二保护性绝缘膜31时，即使在使用诸如TMA等含有氢的原料气体时，电容器介电膜20a也不太可能被氢劣化。

第二保护性绝缘膜31的厚度大到足以填充间隙S，且例如为约30nm到40nm。

以这种方式覆盖铁电电容器Q的第二保护性绝缘膜31能够阻挡如上所述的生成物R的逃离路线并将其限制在间隙S中。

如图2J所示，随后在含氧环境中对电容器介电膜20a进行回复退火，以使电容器介电膜20a从其在前述步骤中受到的损坏中恢复。

例如，在650℃的衬底温度以及约40分钟的处理时间的条件下，在100％氧气的环境中进行回复退火。

图3H是该步骤完成后的放大俯视图，上面描述的图2J中的第一横截面和第二横截面分别对应于图3H中的沿着线X15-X15截取的横截面和沿着线X16-X16截取的横截面。

利用前述步骤，对铁电电容器Q的处理完成。

此处，在图2J中的回复退火之前，尽管如上所述的生成物R位于如同第一横截面的不存在上电极21a的区域，但回复退火的热量使生成物R沿着间隙S扩散。因此，生成物R也被扩散到如同第二横截面的存在上电极21a的区域。

很明显，如上所述的生成物所含有的氯因回复退火中的热量而腐蚀下电极19a。

可以认为，下电极19a的腐蚀(特别是在如同第二横截面的存在电极21a的区域中)使包括上电极21a和下电极19a的铁电电容器Q的电特性劣化。

本发明人对于下电极19a中的这种腐蚀如何劣化铁电电容器Q进行了各种检验。

下面将描述这些检验。

本发明人首先确认间隙S是否确实在铁电膜20中形成。

图4是基于铁电膜20的扫描电子显微镜(SEM)图像绘制的立体图。

应注意，在对铁电膜20进行结晶化退火之后立即获取SEM图像。

如图4所示，可以确认在铁电膜20中产生了沿着晶界的间隙S。可以认为，间隙S因如上所述的结晶化退火引起的铁电膜20的收缩而产生。

同时，图5是基于铁电电容器Q的透射电子显微镜(TEM)图像绘制的剖视图。

如图5所示，应理解的是，也在TEM图像中，间隙S在电容器介电膜20a中产生。

此外，图6是基于与图5不同的铁电电容器Q的SEM图像绘制的剖视图。

如图6所示，凹部19x形成在铁电电容器Q的下电极19a中。可以认为，凹部19x是因被如上所述的生成物R腐蚀而形成。

图7是示出铁电电容器Q的磁滞曲线的示意图，其中如上所述产生凹部19x。横轴表示在上电极21a与下电极19a之间施加的电压，而纵轴表示电容器介电膜20a的极化量。

在图7中，不具有凹部19x的正常铁电电容器Q的磁滞曲线用虚线示出，而产生凹部19x的铁电电容器Q的磁滞曲线用实线示出。

剩余极化电荷量Pr是磁滞曲线与纵轴相交的点，显然，如上所述的凹部19x的产生与没有凹部19x存在的情况相比，降低了剩余极化电荷量Pr。

可以认为，当铁电电容器Q继续进行小型化且凹部19x在下电极19a中所占据的比率增加时，这种在剩余极化电荷量Pr方面的下降会变得明显。

此外，剩余极化电荷量Pr的下降使得难以从铁电电容器Q读取信息，从而降低半导体器件的产量。

下文中，将描述能够减少凹部19x的产生并提高产量的本实施例。

(本实施例)

在本实施例中，作为半导体器件的平面型的FeRAM以如下方式制造。

图8A到图8G是根据本实施例的包括在半导体器件中的铁电电容器在制造过程中的放大剖视图。

应注意，在图8A到图8G中，与图1A到图1D、图2A到图2J和图3A到图3H中所说明元件相同的元件使用相同的附图标记，且其说明在下文中被省略。

如上所述，平面型的FeRAM包括以一定间隔设置在条纹形的铁电膜上的多个上电极，且在图8A到图8G中，第一横截面是不包括上电极的横截面，第二横截面是包括上电极的横截面。

此外，图10A到图10G是根据本实施例的包括在半导体器件中的铁电电容器在制造过程中的放大俯视图。

首先，图1A到图1D和图2A到图2E的上述步骤被执行，以获得电容器介电膜20a和上电极21a都被覆盖第一保护性绝缘膜28的状态，如图8A所示。

如参照图2E已经说明的，第一保护性绝缘膜28是通过溅射法形成的氧化铝膜。

如上所述，通过溅射法形成的第一保护性绝缘膜28具有差的阶梯覆盖性，所以电容器介电膜20a的晶粒边界中产生的间隙S没有用第一保护性绝缘膜28填充而是保持外露。

此外，由于阶梯覆盖性差，所以第一保护性绝缘膜28形成为突出(overhang，逼近)间隙S的上部处的开口端S₂，而且第一保护性绝缘膜28没有形成在间隙S的下部S₁处。

第一保护性绝缘膜28的膜厚度没有特别限制，在本文中被设置在从10nm到100nm的范围中。膜厚度的下限被设为10nm，因为如果第一保护性绝缘膜28的厚度小于10nm，那么其防止氢从其中穿过的能力会劣化且不能保护电容器介电膜20a抵抗诸如氢等还原性物质。膜厚度的上限被设为100nm，因为如果第一保护性绝缘膜28的厚度大于100nm，那么在每次回复退火(稍后将描述)中氧气将难以穿过第一保护性绝缘膜28，这将使电容器介电膜20a难以借助退火环境中的氧气从损坏中恢复。

图10A是该步骤完成后的放大俯视图，上面描述的图8A中的第一横截面和第二横截面分别对应于图10A中的沿着线Y1-Y1截取的横截面和沿着线Y2-Y2截取的横截面。

如图8B所示，用作第二保护性绝缘膜31的氧化铝膜随后通过ALD法形成在第一保护性绝缘膜28上，从而用第二保护性绝缘膜31填充间隙S。

通过ALD法用于形成氧化铝膜的原料气体的示例包括三甲基铝(TMA)、铝三仲丁醇(Al(O-sec-C₄H₉)₃)和铝三异丙醇(Al(O-i-C₃H₇)₃)。

这里，通过ALD法形成的第二保护性绝缘膜31具有优异的阶梯覆盖性，使得第二保护性绝缘膜31在间隙S中的电容器介电膜20a上生长，间隙S易于被第二保护性绝缘膜31填充。

应注意，在本实施例中，由于第二保护性绝缘膜31形成为以这种方式填充间隙S，所以第二保护性绝缘膜31的厚度优选地足够大，以填充间隙S，例如本文中为约30nm到40nm。

此外，具有防止氢的渗透的优异能力的氧化铝膜被形成为第二保护性绝缘膜31，可防止电容器介电膜20a在外部环境中被氢还原并被劣化。

此外，在该步骤中，尽管使用了诸如TMA等含有氢的原料气体，但是电容器介电膜20a的上表面预先用第一保护性绝缘膜28覆盖，使得电容器介电膜20a不会被氢显著劣化。

图10B是该步骤完成后的放大俯视图，上面描述的图8B中的第一横截面和第二横截面分别对应于图10B中的沿着线Y3-Y3截取的横截面和沿着线Y4-Y4截取的横截面。

如图8C所示，随后光致抗蚀剂被施加到第二保护性绝缘膜31上，所施加的光致抗蚀剂曝光并显影，以形成具有电容器下电极的形状的第三抗蚀膜30。

图10C是在该步骤完成后的放大俯视图，上面描述的图8C中的第一横截面和第二横截面分别对应于图10C中的沿着线Y5-Y5截取的横截面和沿着线Y6-Y6截取的横截面。

如图10C所示，在俯视图中具有条纹形的第三抗蚀膜30覆盖电容器介电膜20a和每个上电极21a。

如图8D所示，第一导电膜19、第一保护性绝缘膜28和第二保护性绝缘膜31随后使用第三抗蚀膜30作为掩膜被干法蚀刻，剩余的第一导电膜19用作下电极19a。

此外，该蚀刻去除第二绝缘粘附膜18的未覆盖有下电极19a的部分。

在该蚀刻中使用的蚀刻气体没有特别限制，只要气体含有能够蚀刻第一导电膜19的卤素。在本实施例中，氯用作卤素，氩气和氯气的混合气体被用作蚀刻气体。

第三抗蚀膜30同样用蚀刻气体蚀刻，第三抗蚀膜30的侧表面缩减。

在这里，本实施例中，电容器介电膜20a的间隙S用如上所述的第二保护性绝缘膜31填充，使得间隙S不太可能暴露在蚀刻环境中。因此，与图2G的步骤不同，含有氯的生成物R和类似物几乎不会进入间隙S。

应注意，在该蚀刻中，在电容器介电膜20a之上的第一保护性绝缘膜28和第二保护性绝缘膜31在一定程度上被蚀刻。

因此，优选地使保护性绝缘膜28和31的总体膜厚度T足够大，以防止间隙S被暴露在蚀刻环境中。例如，通过将该蚀刻完成时的某处的总体膜厚度T设定为一厚度，该厚度允许保护性绝缘膜28和31中的至少一个保持在位于上电极21a之间的空间中的电容器介电膜20a上，间隙S可被防止暴露在蚀刻环境中。

图10D是该步骤完成后的放大俯视图，上面描述的图8D中的第一横截面和第二横截面分别对应于图10D中的沿着线Y7-Y7截取的横截面和沿着线Y8-Y8截取的横截面。

如图8E所示，第三抗蚀膜30随后通过灰化去除。

利用前述步骤，获得铁电电容器Q的基本结构，其中下电极19a、电容器介电膜20a和上电极21a以该顺序堆叠。

铁电电容器Q有可能因诸如氢等还原性物质而被劣化，因为铁电电容器Q的上电极21a被保护性绝缘膜28和31保护，但是保护性绝缘膜28和31没有形成在铁电电容器Q的侧表面上。

因此，在下一步骤中，如图8F所示，用作第三保护性绝缘膜41的氧化铝膜再次形成在第二保护性绝缘膜31和电容器介电膜20a的侧表面上，以防止还原性物质透入电容器介电膜20a。

用于形成第三保护性绝缘膜41的条件没有特别限制。在该示例中，第三保护性绝缘膜41通过ALD法形成，且具有从约20nm到100nm的范围的膜厚度。

图10E是该步骤完成后的放大俯视图，上面描述的图8F中的第一横截面和第二横截面分别对应于图10E中的沿着线Y9-Y9截取的横截面和沿着线Y10-Y10截取的横截面。

如图8G所示，随后在含氧环境中对电容器介电膜20a进行回复退火，以使电容器介电膜20a从其在前述步骤中受到的损坏中恢复。

例如，在650℃的衬底温度以及约40分钟的处理时间的条件下，在100％氧气的环境中进行回复退火。

在本实施例中，与图2J的示例不同，在电容器介电膜20a的间隙S中不存在因蚀刻产生的生成物R。因此，即使衬底在该步骤中被加热，下电极19a也不可能被生成物R腐蚀。

下面参照图9A到图9F描述后面的步骤。

图9A到图9F是根据本实施例的半导体器件在制造过程中的剖视图。

应注意，在图9A到图9F中，与图1A到图1D、图2A到图2J和图3A到图3H中所说明元件相同的元件使用相同的附图标记，且其说明在下文中被省略。

首先，图8A到图8G的上述步骤被执行，以获得第三保护性绝缘膜41形成在硅衬底1的整个上表面的状态，如图9A所示。

如图9B所示，用作第二层间绝缘膜42的二氧化硅膜随后通过使用TEOS气体作为反应气体的等离子体CVD法在第三保护性绝缘膜41上形成大约1400nm的厚度。由铁电电容器Q的形状反射的不均匀部形成在第二层间绝缘膜42的上表面上。因此，第二层间绝缘膜42的上表面通过CMP法抛光，进行平坦化，以便清除不均匀部。

此外，在350℃的衬底温度和2分钟的处理时间的条件下对第二层间绝缘膜42在N₂O等离子体环境中进行退火，以使第二层间绝缘膜42脱水并使第二层间绝缘膜42的表面氮化，从而防止水分再次被吸附到该第二层间绝缘膜上。

作为N₂O等离子体的替代方案，可在N₂等离子体环境中进行退火。

而且，氧化铝膜通过溅射法或ALD法在第二层间绝缘膜42上形成为具有从20nm到50nm的范围内的厚度的第四保护性绝缘膜43，用于保护铁电电容器Q抵抗在随后的步骤中产生的氢和水分。

此外，二氧化硅膜通过使用TEOS气体的等离子体CVD法在第四保护性绝缘膜43上形成为具有大约300nm的厚度的盖绝缘膜44。

如图9C所示，随后光致抗蚀剂被施加到盖绝缘膜44上，所施加的光致抗蚀剂曝光并显影，以形成第四抗蚀膜45。

通过第四抗蚀膜45的窗口45a进行干法蚀刻，以在上电极21a的上方的绝缘膜41到44的每个中形成第一孔42a。在该干法蚀刻中使用的蚀刻气体的示例包括C₄F₈、Ar、O₂和CO的混合气体。

此后，第四抗蚀膜45通过灰化去除。

图10F是该步骤完成后的放大俯视图，上面描述的图9D中的电容器Q的横截面对应于图10F中的沿着线Y11-Y11截取的剖视图。

如图10F所示，通过该步骤中的蚀刻，第二孔42b在下电极19a的端部处的接触区域CR上形成在每个绝缘膜41到44中。

如图9D所示，随后在含氧环境中进行回复退火，以使电容器介电膜20a从其在前述步骤受到的损坏中恢复。

对于回复退火的条件没有特别限制，例如，可在400℃到600℃的衬底温度的条件下回复退火大约60分钟。

此外，与图8G中回复退火的原因相同，由于在该步骤中蚀刻也产生了生成物R，所以下电极19不可能被腐蚀。

而且，如图9E所示，光致抗蚀剂被施加到盖绝缘膜44上，所施加的光致抗蚀剂被曝光并显影，以在接触塞13a和13b上形成包括孔形窗口47a的第五抗蚀膜47。应注意，第一孔42a被第五抗蚀膜47覆盖。

绝缘膜16到17以及41到44中的每个通过窗口47a被干法蚀刻，以在接触塞13a和13b上形成第三孔42c。

这种蚀刻是由使用C₄F₈、Ar、O₂和CO的混合气体作为蚀刻气体的等离子体蚀刻装置来进行的，在蚀刻过程中，蚀刻终止于用作阻挡膜的防氧化绝缘膜16处。

至于对防氧化绝缘膜16的蚀刻气体，使用CHF₃、Ar和O₂的混合气体。

此后，第五抗蚀膜47被去除。

接下来，将描述获得图9F的剖视图所示的结构的步骤。

首先，为了净化第一到第三孔42a到42c的内表面，将第一到第三孔42a到42c的这些内表面暴露在被高频电源转变成等离子体的氩环境中，且内表面经受溅射蚀刻。

接下来，用作胶膜的氮化钛通过溅射法在第一孔42a到第三孔42c的内表面以及盖绝缘膜44的上表面上形成50nm到150nm的范围的厚度。

钨膜随后通过CVD法形成在胶膜上，以用钨膜完全地埋置第一到第三孔42a到42c。

此后胶膜和钨膜在盖绝缘膜44的上表面上的不均匀部分通过CMP法抛光并被除去，且这些膜被留下作为第一到第三孔42a到42c中的第一到第三导体塞50a到50c。

在这些导体塞中，第一导体塞50a连接到上电极21a，第三导体塞50c连接到接触塞13a和13b。

图10G是该步骤完成后的放大俯视图，上面描述的图9F中的电容器Q的横截面对应于图10G中的沿着线Y12-Y12截取的剖视图。

如图10G所示，第二导体塞50b在接触区域CR中连接到下电极19a。

此后，如图9F那样，通过溅射法使金属复合膜形成在导体塞50a到50c的每个上表面和盖绝缘膜44上，此后，金属复合膜被形成图案，以形成金属线51。

金属复合膜由底部开始按顺序包括：具有50nm厚度的TiN膜，具有550nm厚度的含铜铝膜，具有5nm厚度的Ti膜，以及具有50nm厚度的Ti膜。

而且，n型源-漏区域8a经由金属线51电连接到上电极21a。

利用前述步骤，完成根据本实施例的半导体器件的基本结构。

利用本实施例，如图8B所示，电容器介电膜20a的间隙S用通过ALD法形成的第二保护性绝缘膜31填充，以防止在图8D的步骤中第一导电膜19被蚀刻时产生的生成物进入间隙S。因此，即使当衬底被图8G或图9D中的回复退火加热，由于间隙S中的生成物，下电极19a也不会被腐蚀，使得图6中的凹部19x可被阻止形成在下电极19a中。

这可防止剩余极化电荷量Pr如同图7所示的下降那样因凹部19x而下降，由此允许铁电电容器Q的电特性得以维持，因此半导体器件的产量得到提高。

应注意，尽管第一导电膜19的表面从间隙S暴露的情况已在图8A示出，但是间隙S的形式不限于这种情况。

图11是示出本实施例中的电容器介电膜20a的间隙的各种形式的放大剖视图。

间隙S的下部在图11的A部处被关闭，第一导电膜19没有暴露在间隙S中。间隙S的上部在B部处被关闭。相邻的两个晶粒20c彼此接触，在C部处没有间隙S产生。

在这些A到C部的任何一个中，第一导电膜19都没有通过间隙S暴露，使得下电极19a不可能被图8D的蚀刻步骤中产生的生成物腐蚀。

Claims (10)

1.一种制造半导体器件的方法，所述方法包括：

在半导体衬底之上形成绝缘膜；

在所述绝缘膜上形成导电膜；

在所述导电膜上形成介电膜，所述介电膜包括铁电体；

在所述介电膜上以一定间隔形成多个上电极；

通过溅射法在所述上电极和所述介电膜上形成第一保护性绝缘膜；

在所述第一保护性绝缘膜形成之后，通过原子层沉积法在所述第一保护性绝缘膜上形成第二保护性绝缘膜，从而用所述第二保护性绝缘膜填充沿着所述介电膜的晶界产生的间隙；

在所述第二保护性绝缘膜形成后，使所述导电膜形成图案以提供下电极，从而形成包括所述上电极、所述介电膜和所述下电极的铁电电容器；以及

在形成多个上电极之后使所述介电膜形成图案。

2.一种制造半导体器件的方法，所述方法包括：

在半导体衬底之上形成绝缘膜；

在所述绝缘膜上形成导电膜；

在所述导电膜上形成介电膜，所述介电膜包括铁电体；

在所述介电膜上以一定间隔形成多个上电极；

通过溅射法在所述上电极和所述介电膜上形成第一保护性绝缘膜，使得沿着所述介电膜的晶界产生的每个间隙的上部和下部没有用第一保护性绝缘膜填充；

在所述第一保护性绝缘膜形成之后，通过原子层沉积法在所述第一保护性绝缘膜上形成第二保护性绝缘膜，从而用所述第二保护性绝缘膜填充所述间隙；以及

在所述第二保护性绝缘膜形成后，使所述导电膜形成图案以提供下电极，从而形成包括所述上电极、所述介电膜和所述下电极的铁电电容器。

3.根据权利要求1或2所述的制造半导体器件的方法，所述方法还包括：

在所述第二保护性绝缘膜上以及在所述介电膜的侧表面上形成第三保护性绝缘膜。

4.根据权利要求2所述的制造半导体器件的方法，所述方法还包括：

在形成多个上电极之后使所述介电膜形成图案。

5.根据权利要求1或2所述的制造半导体器件的方法，其中

使所述导电膜形成图案包括：

在所述第二保护性绝缘膜上形成抗蚀膜；以及

在所述抗蚀膜的侧表面缩减的蚀刻条件下，蚀刻所述导电膜、所述第一保护性绝缘膜和所述第二保护性绝缘膜的一部分，所述部分未覆盖有所述抗蚀膜，从而使所述导电膜留下而没有被蚀刻以作为所述下电极，以及

所述第一保护性绝缘膜和所述第二保护性绝缘膜的总体膜厚度被设定为一厚度，当所述蚀刻完成时，该厚度允许所述第一保护性绝缘膜和所述第二保护性绝缘膜中的至少一者保留在位于所述多个上电极之间的空间中的所述介电膜上。

6.一种半导体器件，包括：

绝缘膜，形成在半导体衬底之上；

下电极，形成在所述绝缘膜上；

介电膜，形成在所述下电极上，所述介电膜包括铁电体并具有沿所述介电膜的晶界形成的间隙；

多个上电极，以一定间隔形成在所述介电膜上，从而与所述下电极和所述介电膜一起形成铁电电容器；

第一保护性绝缘膜，形成在所述介电膜的除了所述间隙之外的部分上和所述上电极上；以及

第二保护性绝缘膜，形成在所述第一保护性绝缘膜上和位于所述间隙中的所述介电膜上，所述第二保护性绝缘膜具有比所述第一保护性绝缘膜的阶梯覆盖性更好的阶梯覆盖性，使得所述间隙被所述第二保护性绝缘膜填充。

7.一种半导体器件，包括：

绝缘膜，形成在半导体衬底之上；

下电极，形成在所述绝缘膜上；

介电膜，形成在所述下电极上，所述介电膜包括铁电体并具有沿所述介电膜的晶界形成的间隙；

多个上电极，以一定间隔形成在所述介电膜上，从而与所述下电极和所述介电膜一起形成铁电电容器；

第一保护性绝缘膜，形成在所述介电膜的除了所述间隙之外的部分上和所述上电极上，使得每个间隙的上部和下部没有用第一保护性绝缘膜填充；以及

第二保护性绝缘膜，形成在所述第一保护性绝缘膜上和位于所述间隙中的所述介电膜上，所述第二保护性绝缘膜具有比所述第一保护性绝缘膜的阶梯覆盖性更好的阶梯覆盖性，使得所述间隙被所述第二保护性绝缘膜填充。

8.根据权利要求6或7所述的半导体器件，还包括：

第三保护性绝缘膜，形成在所述第二保护性绝缘膜上和所述介电膜的侧表面上。

9.根据权利要求6或7所述的半导体器件，其中，所述第一保护性绝缘膜没有形成在每个间隙的下部处。

10.根据权利要求6或7所述的半导体器件，其中，所述第一保护性绝缘膜形成为突出每个间隙的上部处的开口端。

Images