CN109165744B - 一种量子逻辑门操作优化方法 - Google Patents

Abstract

本发明公开了一种量子逻辑门操作优化方法，属于信号优化方法领域。本发明量子逻辑门操作优化方法，量子比特逻辑门操作所对应的模拟脉冲信号通过量子比特脉冲生成系统，所述系统包括一个乘法耦合器、两个信号输入端以及一个信号输出端，所述信号输入端包括本振输入端以及调制信号输入端，所述信号输出端输出的是所需模拟脉冲信号；乘法耦合器将本振输入端的输入信号f(t)以及调制信号输入端的输入信号g(t)进行乘法耦合，输出信号h(t)由信号输出端生成；对调制信号输入端输入的信号进行调整。本发明量子逻辑门操作优化方法具有幅减轻因量子比特逻辑门操作所需脉冲持续时间具有很大的个体差异，减少在构建量子算法实际对应的脉冲信号序列时必须花费大量精力计算和消耗的额外时间的优点。

Description

一种量子逻辑门操作优化方法

技术领域

本发明涉及信号优化方法技术领域，具体涉一种量子逻辑门操作优化方法。

背景技术

在量子比特操控中，通过施加经过调制的模拟脉冲信号实现量子逻辑门操作。为实现量子算法，我们需要能够对每个量子比特实施多种通用单比特量子逻辑门操作，并且对每个量子比特都能够实施至少一种两比特量子逻辑门操作。换句话说，每个量子比特都需要一组数量为M的独特的模拟脉冲信号，对应其所需的每一种量子逻辑门操作。假设量子芯片具备N个量子比特，则总计需要MN种模拟脉冲信号。通常，M至少为7，N至少为10。在目前而言，生成并传输几十种量子芯片所需的模拟脉冲信号是可实现的。但是考虑到量子计算的发展，未来量子芯片所需模拟脉冲信号的种类必定会突破100种，甚至达到上万种，而且每种模拟脉冲信号的中心频率、脉冲持续时间、形状都是不一样的，尤其是脉冲的持续时间的差异，会使得整个量子算法具有难以控制的复杂度。

现阶段，在一些量子算法的初步实现中，已经遇到这样的问题：某些量子逻辑门操作的脉冲持续时间是其他量子逻辑门操作脉冲持续时间的2至10倍。而量子算法依赖于精准的量子逻辑门操作时序，也就是说，通常必须满足如下情况：对量子比特i实施的第n+1个量子逻辑门操作，必须在对量子比特j实施的第n个量子逻辑门操作结束之后实施才有效。而假如对量子比特j实施的第n个量子逻辑门操作所需的时间是其余量子逻辑门操作所需平均操作时间的10倍，则对量子比特i实施的第n+1个量子逻辑门操作必须要白白等待第n个量子逻辑门操作结束，从而浪费9倍的平均操作时间。量子比特的相干时间有限，所有的量子逻辑门操作必须在相干时间内完成，因而浪费时间等于降低量子算法的实现质量。

除此之外，一般情况下，如果量子比特逻辑门操作所需脉冲持续时间具有很大的个体差异，则在构建量子算法实际对应的脉冲信号序列时必须花费大量精力计算因等待耗时较长操作而消耗的额外时间，对于大规模集成的量子芯片的量子算法的构建造成了很大的困难。设计一个自动生成量子算法对应脉冲信号序列的程序很难有效地兼顾脉冲持续时间的差异带来的影响，而手动调整脉冲序列的生成在大规模集成的量子芯片中更是无法想象的。

因此，如果不对量子比特操控信号作出一定程度的规范的话，则在实际量子算法的设计与优化上，会对量子算法的构建以及实现质量产生严重影响。

发明内容

1、要解决的问题

对现有技术中量子比特逻辑门操作所需脉冲持续时间具有很大的个体差异导致的量子算法的构建以及实现质量的影响的问题，本发明提供一种量子逻辑门操作优化方法。本发明通过使所有量子比特逻辑门操作所对应的操控脉冲信号的脉冲持续时间基本一致，大幅减轻因量子比特逻辑门操作所需脉冲持续时间具有很大的个体差异。

2、技术方案

本发明是通过以下技术方案解决上述技术问题：

一种量子逻辑门操作优化方法，量子比特逻辑门操作所对应的模拟脉冲信号通过量子比特脉冲生成系统，所述系统包括一个乘法耦合器、两个信号输入端以及一个信号输出端，所述信号输入端包括本振输入端以及调制信号输入端，所述信号输出端输出的是所需模拟脉冲信号；

乘法耦合器将本振输入端的输入信号f(t)以及调制信号输入端的输入信号g(t)进行乘法耦合，输出信号h(t)由信号输出端生成，公式为h(t)＝kf(t)g(t)＝f(t)[kg(t)]，k为耦合系数；

对调制信号输入端输入的信号进行调整，公式为h’(t)＝kf(t)g(t)＝f(t)[k’g’(t)]，保持

优选的，所述调制信号输入端的输入信号

其中T为所有量子比特逻辑门操作对应的模拟脉冲信号的公共脉冲持续时间，t为时间变量，t₀为调制信号输入端的输入信号的初始时刻，t₀+T为信号的结束时刻，Others为时间变量t在[t₀，t₀+T]之外的所有情况。

优选的，所述乘法耦合器包括混频器、IQ混频器或数字变频器。

优选的，所述本振输入端的输入信号由微波源生成提供，所述调制信号由AWG生成提供。

3、有益效果

相比于现有技术，本发明的有益效果为：

(1)本发明量子逻辑门操作优化方法，通过量子比特逻辑门操作所对应的模拟脉冲信号通过量子比特脉冲生成系统，乘法耦合器将本振输入端的输入信号f(t)以及调制信号输入端的输入信号g(t)进行乘法耦合，对调制信号输入端输入的信号进行调整，将所有信号h(t)转化为具有相同不为零时间T的等脉冲持续时间量子比特逻辑门操作脉冲信号，解决了对于大规模集成的量子芯片的量子算法的构建造成的困难的问题，能够大幅减轻因量子比特逻辑门操作所需脉冲持续时间具有很大的个体差异，减少在构建量子算法实际对应的脉冲信号序列时必须花费大量精力计算和因等待耗时较长操作而消耗的额外时间；

(2)本发明调制信号输入端的输入信号

通过令所有的量子比特逻辑门操作对应的模拟脉冲信号的持续时间均为T，令所有的量子比特逻辑门操作对应的模拟脉冲信号的持续时间调整至基本一致的水平，通过使所有量子比特逻辑门操作所对应的操控脉冲信号的脉冲持续时间基本一致，大幅减轻因量子比特逻辑门操作所需脉冲持续时间具有很大的个体差异，使用具有相同持续时间的模拟脉冲信号来构建整个量子芯片所需的所有模拟脉冲信号，会使得量子算法构建的实际难度大幅降低；

(3)本发明乘法耦合器包括混频器、IQ混频器或数字变频器，振输入端的输入信号由微波源生成提供，所述调制信号由AWG生成提供，AWG能够直接完成对任意g(t)波形的调整与输出。经乘法耦合器耦合后的信号h(t)经过线路直接输送到量子芯片上对应的量子比特以实现量子逻辑门操作的效果。

附图说明

图1是本发明实施例中等脉冲持续时间量子比特逻辑门操作脉冲信号示意图；

图2是本发明实施例中给一个量子比特提供量子逻辑门操作对应的量子比特脉冲生成系统示意图；

图3是本发明实施例中量子逻辑门操作序列效果示意图；

图4是现有技术的量子逻辑门操作序列效果示意图。

具体实施方式

为了更加清楚地描述本发明，下面结合附图对本发明进行详细的介绍。

下面结合具体实施例对本发明进一步进行描述。

实施例1

本发明量子逻辑门操作优化方法，通过使所有量子比特逻辑门操作所对应的操控脉冲信号的脉冲持续时间基本一致来解决以上问题。

随着量子计算的发展，当量子芯片集成度增加，量子算法所需对应模拟脉冲信号数量增加时，如何避免因量子比特逻辑门操作所需脉冲持续时间具有很大的个体差异导致的量子算法的构建以及实现质量的影响。

量子比特逻辑门操作与对应的模拟脉冲信号具有如下的对应关系，量子比特对模拟脉冲信号的中心频率具有选择性，特定的信号频率对应特定的量子比特，不可更改。但是脉冲的形状是可优化的。

特别地，假设脉冲信号f(t)仅在t₀到t₀+T这段时间内具有非零值，则它所对应的量子比特逻辑门操作U(t)在效果上满足：

其中，Ω表示脉冲信号f(t)在实现该量子逻辑门操作上的效率系数。

可见，U(t)实际上与

一一对应。换句话说，因为量子比特逻辑门操作与脉冲信号在脉冲持续时间内的定积分值一一对应，所以在脉冲持续时间内定积分值不变的前提下，通过适当调整脉冲信号的整体幅度或者部分幅度，能够将所有量子比特操控脉冲信号的脉冲持续时间调整至基本一致的水平。

本发明的一种量子逻辑门操作优化方法，量子比特逻辑门操作所对应的模拟脉冲信号通过量子比特脉冲生成系统，在本实施例中，系统包括一个乘法耦合器、两个信号输入端以及一个信号输出端，所述信号输入端包括本振输入端以及调制信号输入端，所述信号输出端输出的是所需模拟脉冲信号。

由于乘法耦合器具有以下功效，对乘法耦合器将本振输入端的输入信号f(t)以及调制信号输入端的输入信号g(t)进行乘法耦合，输出信号h(t)由信号输出端生成，公式为h(t)＝kf(t)g(t)＝f(t)[kg(t)]，k为耦合系数，可以将耦合系数的贡献分配到调制信号输入端。由于以上所述内容，本实施例的量子逻辑门操作优化方法对调制信号输入端输入的信号进行调整，公式为h’(t)＝kf(t)g(t)＝f(t)[k’ g’ (t)]，保持

则调整前后，两个模拟脉冲信号对应的实际上是完全相同的量子比特逻辑门操作。

其中，h’(t)为调整后输出信号，k’与g’(t)构成输出信号h’(t)的数学形式的一部分。

任意调制信号输入端输入的信号h(t)的数学形式天然可以拆分成一个固定幅度k乘以一个随时间变量t变化的g(t)的形式，其中，g(t)仅在t₀到t₀+T这段时间内具有非零值。同理，h’(t)也天然可以拆分成另一个固定幅度k’乘以一个随时间变量t变化的g’(t)的形式的形式，其中g’(t)仅在t₀到t₀+T′这段时间内具有非零值，T′为所有量子比特逻辑门操作对应的模拟脉冲信号的公共脉冲持续时间，只要满足

则h(t)与h′(t)的效果是等效的。

因此，基于以上原则，将所有信号h(t)转化为具有相同不为零时间T的等脉冲持续时间量子比特逻辑门操作脉冲信号，而这也正是本发明方法的核心。

在实施例中，需要对一块具有两个量子比特的量子芯片实施量子逻辑门操控序列，所需要的全部量子逻辑门操控序列均为具有特定调制频率的模拟脉冲波形，所需的每一种量子逻辑门操作由模拟脉冲波形的信号f(t)在脉冲持续时间内的时间积分值决定：

根据需求，当需要实施图1所示脉冲信号波形，它的操作序列效果示意图如图2所示。

在图1中，位于上方的五个脉冲信号序列从左到右分别为

y₁(t)＝0，t∈[τ，2τ]

位于下方的五个脉冲信号序列从左到右分别为

y₂(t)＝0，t∈[0，τ]

y₁(t)＝0，t∈[3τ，4τ]

其中τ＝40ns为所有脉冲的公共脉冲持续时间，f₁与f₂分别为两个量子比特对脉冲信号频率的特殊要求。

通过以上实施例中脉冲信号以及波形的构建，我们可以看出，整体脉冲信号能够精确对齐，一方面便于量子算法的设计，另一方面，也是更重要的是，它保证了量子算法对于量子逻辑门操作时序逻辑性的控制，有助于提高整体量子算法的保真度。

图2为本发明实施例中给量子比特1提供量子逻辑门操作对应的量子比特脉冲生成系统示意图，分别包含一个混频器，一个本振输入端，一个调制信号输入端，一个信号输出端，一台微波源以及一台AWG，以及量子芯片。它们如图示方法连接，并生成上述y₁(t)与y₂(t)。生成第一个量子比特所需的脉冲序列时，微波源输入信号为：

f₁(t)＝A sin(2πf₁t)

AWG输出的信号为：

y₁(t)＝0，t∈[τ，2τ]

信号输出端输出的信号h1(t)＝f1(t)g1(t)/A＝y1(t)，最终该信号输送到量子芯片的量子比特A中。

给量子比特2提供量子逻辑门操作对应的模拟脉冲信号的生成方式与形式类似。

图1为所示两个量子比特的五个对齐的脉冲信号，在逻辑上分别对应10个量子逻辑门操作，其操作效果如图3所示。其中I为单位操作，X_θ与Y_θ分别代表沿着逻辑方向X或者Y实施角度为θ的单量子比特量子逻辑门旋转操作。CZ₁₂为对量子比特1、量子比特2实施的两量子比特量子逻辑门受控相位门操作，该逻辑门要求在两个量子比特上同时施加一个特定的模拟脉冲信号。

对比图4，图4为现有技术的量子逻辑门操作序列效果示意图，与图1实现同样的效果，尽管图片比例一样，但是实际总的脉冲序列持续时间并不一样。其操作效果如图3所示。明显在最后一步CZ12操作的过程中，对量子比特1实施的脉冲持续时间远短于对量子比特2实施的脉冲持续时间，额外多出来的这部分时间实际上被浪费掉了，造成了量子算法总持续时间的额外增加，降低了量子算法的实现质量。

在现有技术的中，每一种量子逻辑门操作对应的脉冲持续时间t-t₀均不相同。对于有限的量子比特相干时间来说，如果构成量子算法的量子逻辑门操作持续时间差异很大，会带来背景技术中所述的诸多负面作用。而本发明的量子逻辑门操作优化方法使用具有相同持续时间的基本量子逻辑门构建量子算法，能够大幅减轻因量子比特逻辑门操作所需脉冲持续时间具有很大的个体差异，减少在构建量子算法实际对应的脉冲信号序列时必须花费大量精力计算和因等待耗时较长操作而消耗的额外时间，解决了对于大规模集成的量子芯片的量子算法的构建造成的困难的问题。

实施例2

针对现有技术中量子比特逻辑门操作所需脉冲持续时间具有很大的个体差异导致的量子算法的构建以及实现质量的影响的问题，本实施例的量子逻辑门操作优化方法与实施例1基本相同，更进一步的：通过调整调制信号输入端输入的调制信号g(t)，令所有的量子比特逻辑门操作对应的模拟脉冲信号的持续时间调整至基本一致的水平。本发明量子逻辑门操作优化方法的调制信号输入端的输入信号

通过令所有的量子比特逻辑门操作对应的模拟脉冲信号的持续时间均为T，令所有的量子比特逻辑门操作对应的模拟脉冲信号的持续时间调整至基本一致的水平。本发明通过使所有量子比特逻辑门操作所对应的操控脉冲信号的脉冲持续时间基本一致，大幅减轻因量子比特逻辑门操作所需脉冲持续时间具有很大的个体差异。

在本实施例中，T为所有量子比特逻辑门操作对应的模拟脉冲信号的公共脉冲持续时间，g(t)和g’(t)均只是对于信号的一种标记，在描述本发明所述信号形式时，具有完全等效的效果。文中为了比较，才在两者都存在的情况下，用g(t)表示调整前的信号，g’(t)表示调整后的信号。

其中，t为时间变量，t₀为调制信号输入端的输入信号的初始时刻，t₀+T为信号的结束时刻，Others指代时间变量t在[t₀，t₀+T]之外的所有情况。该公式即为g(t)仅在时间[t₀，t₀+T]时间内非零的数学表达式。

对于量子逻辑门操作而言，有限的量子比特相干时间使得操作持续时间越长，其操作保真度越低。在脉冲生成系统允许的前提下，将所有量子逻辑门操作所需脉冲信号的脉冲宽度缩短并且统一到一个固定的标准值上，有助于提高整体量子算法的保真度，对于多个量子比特而言，如果不同量子比特的量子逻辑门操作对应脉冲持续时间差异很大，则会对于量子算法的构建带来额外的难度，甚至部分对量子逻辑门操作位置敏感的量子算法无法实现。使用具有相同持续时间的模拟脉冲信号来构建整个量子芯片所需的所有模拟脉冲信号，会使得量子算法构建的实际难度大幅降低。

实施例3

本实施例技术方案与实施例1基本相同，与实施例1所不同的是，乘法耦合器包括混频器、IQ混频器或数字变频器。

另外，本方法中的本振输入端的输入信号由微波源生成提供，使得本振输入信号为满足f(t)＝A cos(2πf_LOt+φ_LO)的持续正弦信号。

具体的，调制信号由AWG生成提供，AWG能够直接完成对任意g(t)波形的调整与输出。经乘法耦合器耦合后的信号h(t)经过线路直接输送到量子芯片上对应的量子比特以实现量子逻辑门操作的效果。

以上示意性地对本发明创造及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明创造的实施方式之一，实际的结构并不局限于此。所以，如果本领域的普通技术人员受其启示，在不脱离本创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本专利的保护范围。

Claims (3)

1.一种量子逻辑门操作优化方法，其特征在于，量子比特逻辑门操作所对应的模拟脉冲信号通过量子比特脉冲生成系统，所述系统包括一个乘法耦合器、两个信号输入端以及一个信号输出端，所述信号输入端包括本振输入端以及调制信号输入端，所述信号输出端输出的是所需模拟脉冲信号；

乘法耦合器将本振输入端的输入信号f(t)以及调制信号输入端的输入信号g(t)进行乘法耦合，输出信号h(t)由信号输出端生成，公式为h(t)＝kf(t)g(t)＝f(t)[kg(t)]，k为耦合系数；

对调制信号输入端输入的信号进行调整，公式为h’(t)＝kf(t)g(t)＝f(t)[k’g’(t)]，保持

其中k’为耦合系数，g’(t)为调整后调制信号输入端的输入信号，Ω表示效率系数；

所述调制信号输入端的输入信号

其中T为所有量子比特逻辑门操作对应的模拟脉冲信号的公共脉冲持续时间；

其中t为时间变量，t₀为调制信号输入端的输入信号的初始时刻，t₀+T为信号的结束时刻，t₀+T′为调整后信号的结束时刻，Others为时间变量t在[t₀,t₀+T]之外的所有情况。

2.根据权利要求1所述量子逻辑门操作优化方法，其特征在于，所述乘法耦合器包括混频器、IQ混频器或数字变频器。

3.根据权利要求1所述量子逻辑门操作优化方法，其特征在于，所述本振输入端的输入信号由微波源生成提供，所述调制信号由AWG生成提供。

Images