CN105871337A - 一种改进的可分段调制的信号发生器 - Google Patents

Abstract

本发明提供了一种改进的可分段调制的信号发生器，包括：输入模块，用于接收用户输入的载波配置信息和调制波配置信息；载波DDS模块，用于依据调制模块的调制产生调制信号，或者依据载波配置信息产生载波信号；调制波配置信息包括：调制波配置队列和对应的时间间隔；所述调制模块用于存储调制波配置队列，以及按照所述时间间隔调取调制波配置队列中的各个队列元素，依据载波配置信息和各个队列元素对载波DDS模块进行分段调制。本发明可以实现调制信号频率、相位或者幅度可变的分段调制功能，由此产生的调制信号复杂性较高，不容易被截获破译，并且能够适用于调制解调实验等实际应用场合。

Description

一种改进的可分段调制的信号发生器

技术领域

本发明涉及测试测量技术领域，特别是涉及一种改进的可分段调制的信号发生器。

背景技术

信号发生器是指产生所需参数的电信号的仪器，又称信号源，在生产实践和科技领域中有着广泛的应用。信号发生器具有强大的信号产生能力，例如：可以产生数字、模拟调制信号；可以产生基本常用的函数波形，如正弦波、方波、三角波、锯齿波和脉冲波等；可以产生频率连续变化的扫频信号；可以产生多种波形函数的脉冲串；可以产生任意波形输出等等。

调制技术可以将不适合远距离传输的高频信号变换成适合传输的信号，通常，按照信号发生器产生调制信号的性质将调制分为模拟调制和数字调制两类，基本的模拟调制包括幅度调制(Amplitude Modulation，AM)、频率调制(Frequency Modulation，FM)和相位调制(Phase Modulation，PM)，调制的本质实际就是改变载波信号的幅度、频率或者相位。由于调制后的信号具有抗信号干扰能力强、便于远距离传输等优点，调制技术获得了突飞猛进的普及，并衍生了各种复杂的调制方式，以进一步改善调制效果，提高信号抗干扰能力。

如图1所示，为现有技术提供的一种可分段调制的信号发生器10，所述信号发生器100包括：主控模块101、波形生成模块102、D/A转换模块103、信号调整模块104。其中，主控模块101用于接收外部用户输入的各种配置参数，依据配置参数对波形生成模块102进行控制；波形生成模块102用于收到主控模块101发送的配置参数后，按照配置参数生成各种数字波形；D/A转换模块103用于将数字波形转换为模拟波形；信号调整模块104用于对模拟波形进行滤波、整形、调整后，输出最终的模拟信号。

波形生成模块102包括：载波DDS模块1021和调制模块1022。载波DDS模块1021用于依据载波配置参数输出载波信号，还能够按照调制模块1022的调制产生调制信号；调制模块1022用于依据载波配置参数和调制波配置参数对载波DDS模块进行调制，修改载波DDS模块的输入输出参数。所述调制信号为数字信号，因此，还会送入D/A转换模块103进行数模转换。此外，波形生成模块102还可以包括用于产生扫频信号的扫频模块、用于产生猝发载波的猝发模块。

现有的调制技术，均是基于调制波配置参数固定的调制，由此产生的调制信号，很容易被截获破译，调制信号的复杂性较低。另外，现有的分段调制技术，在波形生成模块102中预置了几种事先计算好的分段调制波表，作为任意波进行存储，在需要时按照任意波的方式输出固定的分段调制波形。用户在使用过程中，无法修改分段段数和调制波配置参数，分段的调制信号当做任意波的输出，只能作为演示用，而无法真正用于调制解调实验等实际应用场合。并且，受限于任意波存储空间的大小，其生成的调制信号，复杂程度也有限。

发明内容

本发明所要解决的技术问题是提供一种改进的可分段调制的信号发生器，以解决调制信号复杂性较低，以及调制信号无法满足实际应用需求的问题。

为了解决上述问题，本发明公开了一种改进的可分段调制的信号发生器，包括：

输入模块，用于接收用户输入的载波配置信息和调制波配置信息；所述调制波配置信息包括：调制波配置队列和对应的时间间隔；

调制模块，用于存储调制波配置队列，以及按照所述时间间隔调取调制波配置队列中的各个队列元素，依据载波配置信息和各个队列元素对载波DDS模块进行分段调制；

载波DDS模块，用于依据调制模块的调制产生调制信号，或者依据载波配置信息产生载波信号。

与现有技术相比，本发明的优点之一是：通过设置调制波配置队列和对应的时间间隔，使得调制信号分段发生变化，由此产生的调制信号复杂性较高，不容易被截获破译，抗干扰性强。此外，用户可以修改分段段数和调制波配置队列的队列元素，能够适用于调制解调实验等实际应用场合。

作为一个举例说明，所述调制波配置队列包括：频率偏移队列、相位偏差队列或者调制深度队列。

作为一个举例说明，所述调制波配置信息还包括：调制波形；所述调制模块包括：调制波表存储单元，用于根据调制波形生成由多个调制波表点构成的调制波表，并存储所述调制波表。

作为一个举例说明，所述载波配置信息包括：载波频率和载波相位；所述调制模块还包括：控制字转换模块，用于将载波频率和载波相位转换为载波频率控制字和载波相位控制字。

作为一个举例说明，所述调制模块还包括：

第一计时器，用于计时，当计时达到所述时间间隔时，计时清零并重新计时，同时触发频偏存储器；

频偏存储器，用于存储频率偏移队列，以及每隔所述时间间隔依序调取各个频率偏移；

第一乘法器，用于将新调取的频率偏移与一个第一常量、从调制波表中依序取出的一个调制波表点相乘，获得第一相乘结果；

第一累加器，用于对第一相乘结果进行第一累加，获得第一累加结果；

第一加法器，用于将载波频率控制字与第一累加结果相加，获得调制后的载波频率控制字。

本发明的另一个优点是：由于调制模块只需要存储一份频偏表，即，频率偏移队列，因此大大节约了存储空间；而且是由调制模块(通常由FPGA构成)执行，并不会有随机延迟，能够做到频率偏移切换的捷变，能够很好的实现时间间隔跳转时的精度以及捷变，使各段调制信号之间能够快捷切换。

作为一个举例说明，所述调制模块还包括：

第二计时器，用于计时，当计时达到所述时间间隔时，计时清零并重新计时，同时触发相偏存储器；

相偏存储器，用于存储相位偏差队列，以及每隔所述时间间隔依序调取各个相位偏差；

第二乘法器，用于将新调取的相位偏差与一个第二常量、从调制波表中依序取出的一个调制波表点相乘，获得第二相乘结果；

第二累加器，用于对第二相乘结果进行第二累加，获得第二累加结果；

第二加法器，用于将载波相位控制字与第二累加结果相加，获得调制后的载波相位控制字。

本发明的另一个优点是：由于调制模块只需要存储一份相偏表，即，相位偏差队列，因此大大节约了存储空间；而且是由调制模块(通常由FPGA构成)执行，并不会有随机延迟，能够做到相位偏差切换的捷变，能够很好的实现时间间隔跳转时的精度以及捷变，使各段调制信号之间能够快捷切换。

作为一个举例说明，所述调制模块还包括：

第三计时器，用于计时，当计时达到所述时间间隔时，计时清零并重新计时，同时触发调制深度存储器；

调制深度存储器，用于存储调制深度队列，以及每隔所述时间间隔依序调取各个调制深度；

第三乘法器，用于将新获取的调制深度与所述载波信号、从调制波表中依序取出的一个调制波表点相乘，获得第三相乘结果；

第三加法器，用于将第三相乘结果与所述载波信号相加，获得第三相加结果；

右移器，用于对第三相加结果右移一位，获得调制信号。

本发明的另一个优点是：由于调制模块只需要存储调制深度队列，因此大大节约了存储空间；而且是由调制模块(通常由FPGA构成)执行，并不会有随机延迟，能够做到调制深度切换的捷变，能够很好的实现时间间隔跳转时的精度以及捷变，使各段调制信号之间能够快捷切换。

作为一个举例说明，所述调制波配置信息还包括：调制频率；所述调制模块还包括：调制频率控制模块，用于依据调制频率，控制从调制波表中依次取出的各个调制波表点的速度。

作为一个举例说明，所述调制波配置信息还包括：调制频率；所述调制模块还包括：调制频率控制模块，用于依据调制频率，控制第一累加的速度或第二累加的速度与从调制波表中依次取出的各个调制波表点的速度相互同步。

作为一个举例说明，所述调制波配置队列还包括：调制频率队列；所述调制模块还包括：调制频率控制模块，用于存储调制波配置队列，以及按照所述时间间隔调取调制频率队列中的各个调制频率，依据新调取的调制频率，控制从调制波表中依次取出的各个调制波表点的速度。

作为一个举例说明，所述调制波配置队列还包括：调制频率队列；所述调制模块还包括：调制频率控制模块，用于存储调制波配置队列，以及按照所述时间间隔调取调制频率队列中的各个调制频率，依据新调取的调制频率，控制第一累加的速度或第二累加的速度与从调制波表中依次取出的各个调制波表点的速度相互同步。

本发明的另一个优点是：通过设置调制频率队列，使调制时的快慢可以随时间发生变化，可以改变频率调制、相位调制或者幅度调制的速度。

作为一个举例说明，所述调制波配置信息包括：调制类型队列和对应的时间间隔；所述信号发生器还包括：使能控制模块，用于存储调制类型队列，以及按照所述时间间隔调取调制类型队列中的各个调制类型，依据各个调制类型控制调制模块依次进行对应调制类型的分段调制。

本发明的另一个优点是：通过设置调制类型队列并配合使能控制模块，可以实现在不同时间段使用不同的调制方式的分段调制功能。

综合上述各个举例说明，本发明的另一个优点是：可以使调制波配置参数(频率偏移、相位偏差或者调制深度)、调制频率、调制类型均随着时间跳变，因此产生的调制信号非常复杂，大大增强了破译难度和提高了抗干扰能力。

附图说明

图1是现有技术提供的一种可分段调制的信号发生器100的结构示意图；

图2是本发明实施例提供的一种改进的可分段调制的信号发生器200的结构示意图；

图3是FM调制模块2021的结构示意图；

图4是PM调制模块2022的结构示意图；

图5是AM调制模块2023的结构示意图；

图6是使能控制模块600和调制模块202的结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

参照图2，示出了本发明实施例提供的一种改进的可分段调制的信号发生器200的结构示意图，该信号发生器200具有频率调制FM、相位调制PM和幅度调制AM功能中的一种或者几种，其包括：

输入模块201，用于接收用户输入的载波配置信息和调制波配置信息；所述调制波配置信息包括：调制波配置队列和对应的时间间隔；

调制模块202，用于存储调制波配置队列，以及按照所述时间间隔调取调制波配置队列中的各个队列元素，依据载波配置信息和各个队列元素对载波DDS模块203进行分段调制，所述分段调制可以是频率调制FM，也可以是相位调制PM，还可以是幅度调制AM；

载波DDS模块203，用于依据调制模块202的调制产生调制信号，或者依据载波配置信息产生载波信号。当进行FM调制或者PM调制时，调制模块202对载波DDS模块203的输入进行调制，产生调控参数，载波DDS模块203依据调控参数产生调制信号。当进行AM调制时，调制模块202对载波DDS模块203输出的载波信号进行调制，产生调制信号。

所述信号发生器200还可以包括D/A转换模块，用于对调制信号进行数字到模拟的转换；信号调整模块，用于对模数转换器输出的信号进行低通滤波、整形等处理，产生最终的模拟调制信号。

下面，对上述各个模块的具体工作方法进行具体说明。

用户通过输入模块201输入的载波配置信息可以包括：载波频率、载波相位和载波波形。用户通过输入模块201输入的调制波配置信息可以包括：调制类型、调制波波形、调制波频率、调制波配置队列和对应的时间间隔，当调制类型为FM调制时，调制波配置队列为频率偏移队列；当调制类型为PM调制时，调制波配置队列为相位偏差队列；当调制类型为AM调制时，调制波配置队列为调制深度队列。

作为一个举例说明，如图2所示，载波DDS模块203包括：累加器2031、加法器2032和波表存储器2033。累加器2031在工作时钟的控制下以频率控制字为步进进行累加，加法器2032将累加结果与相位控制字相加，相加结果作为波表存储器2033的读取地址，波表存储器2033具有波表，存储有波形的幅度码值，波表存储器2033按照加法器2032的相加结果进行寻址，取出对应的幅度码值作为调制信号输出。

作为一个举例说明，调制模块202可以包括：控制字转换模块，用于将载波频率和载波相位转换为载波频率控制字和载波相位控制字。对于FM调制，输入累加器2031的频率控制字为：经过调制模块202调制后的载波频率控制字K′_f，输入加法器2032的相位控制字为：由用户设置的载波相位转换得到的载波相位控制字K_p，载波相位转换为载波相位控制字K_p的过程可以由调制模块202的控制字转换模块完成，也可以由载波DDS模块203内部的控制字转换模块完成，或者调制模块202和载波DDS模块203共用一个控制字转换模块。对于PM调制，输入加法器2032的相位控制字为：经过调制模块202调制后的载波相位控制字K′_p，输入累加器2031的频率控制字为：由用户设置的载波频率转换得到的载波频率控制字K_f，载波频率转换为载波频率控制字K_f的过程可以由调制模块202的控制字转换模块完成，也可以由载波DDS模块203内部的控制字转换模块完成，或者调制模块202和载波DDS模块203共用一个控制字转换模块。

作为又一个举例说明，所述调制模块202还可以包括：调制波表存储单元2020，用于根据调制波形生成由多个调制波表点构成的调制波表，并存储所述调制波表。所述调制模块202还可以包括：FM调制模块2021，用于按照所述时间间隔调取频率偏移队列中的各个队列元素，依据载波配置信息和各个队列元素对载波DDS模块203进行FM调制；PM调制模块2022，用于按照所述时间间隔调取相位偏差队列中的各个队列元素，依据载波配置信息和各个队列元素对载波DDS模块203进行PM调制；AM调制模块2023，用于按照所述时间间隔调取调制深度队列中的各个队列元素，依据载波配置信息和各个队列元素对载波DDS模块203进行AM调制。

在本实施例中，通过设置频率偏移队列、相位偏差队列或者调制深度队列，使得调频率偏移、相位偏差或者调制深度分段发生变化，可以实现调制信号频率、相位或幅度可变的分段调制功能，由此产生的调制信号复杂性较高，不容易被截获破译，同时，避免了单一调制信号频率、相位或幅度容易受到干扰的问题。此外，用户可以修改分段段数和频率偏移队列、相位偏差队列或者调制深度队列的队列元素，能够适用于调制解调实验等实际应用场合。

通常的，对于FM调制，需要先将频率偏移转换成对应的调制波频率控制字。具体的，先进行调制波频率表映射，依据频率偏移生成频率表，生成规则为：

$f=2*F_{\mathrm{dev}}*\frac{i}{L-1}*\mathrm{shape}\left(i\right)--\left(1\right)$

其中，f为依据一个频率偏移生成的一个频率表，频率表由多个频率组成，F_dev为频率偏移，L1为频率表的最大长度，Shape(i)为调制波表中的第i个调制波表点，调制波表由用户设置的调制波形生成，i取值为0～L1-1。然后，将生成的频率表计算成对应的调制波频率控制字表，即，一组调制波频率控制字。由频率计算为频率控制字的计算公式如下：

$k_f=\frac{f}{f_s}*2^{N1}--\left(2\right)$

其中，k_f为调制波频率控制字，f_s为采样率，N1为调制波频率控制字的位宽，决定了频率分辨率。

为了实现调制频偏随着时间发生变化，可以在FM调制模块2021内预留多段频率字Rom，在分段调制运行前，根据用户设置的频率偏移队列，在信号发生器200的主控模块内完成调制波表映射后，将映射得到的调制波频率控制字k_f配置到不同的频率字Rom中，然后在FM调制模块2021内部增加一个频率字Rom选择模块和计数器，该计数器用于根据用户设置的时间间隔，控制频率字Rom选择模块切换到不同的频率字Rom，读取对应的调制波频率控制字k_f。

如果要实现频率分辨率为1uHz，则一个调制波频率控制字k_f需要用64位表示，设单个频率字Rom长度为2038个频点，则需要存储空间为8Bytes*2038＝16kBytes，即，一个频率偏移需要使用16kBytes的存储深度，如果按照上述方案，设置频率偏移队列后，对FM调制模块2021内部RAM的消耗非常大，无法实现太多的频率偏移队列元素实现更多分段。而通过外扩SDRAM来实现存储，就会带来了硬件成本上升的问题。为此，需要对上述方案做进一步改进。

将公式(1)和(2)合并后会得到如下公式：

$k_f=\frac{1}{f_s}*2^{N1}*2*F_{\mathrm{dev}}*\frac{i}{(L1-1)}*\mathrm{Shape}\left(i\right)--\left(3\right)$

进一步合并得到，

$k_f=F_{\mathrm{dev}}*\frac{2^{N1+1}}{(L1-1)*f_s}*i*\mathrm{Shape}\left(i\right)--\left(4\right)$

将常量记为一个第一常量C1，则：

k_f＝F_dev*C1*i*Shape(i)——(5)

上式相当于对以F_dev*C1*Shape(i)为步进做累加。则，作为一个举例说明，如图3所示，所述FM调制模块2021包括：

第一计时器301，用于计时，当计时达到所述时间间隔时，计时清零并重新计时，同时触发频偏存储器302；

频偏存储器302，用于存储频率偏移队列，以及每隔所述时间间隔依序调取各个频率偏移F_dev；

第一乘法器303，用于将新调取的频率偏移F_dev与第一常量C1、从调制波表中依序取出的一个调制波表点shape(i)相乘，获得第一相乘结果；

第一累加器304，用于对第一相乘结果进行第一累加，获得第一累加结果，所述第一累加结果即为：依据频率偏移队列中的一个频率偏移F_dev生成的一组调制波频率控制字k_f；

第一加法器305，用于将载波频率控制字K_f与第一累加结果k_f相加，获得调制后的载波频率控制字K′_f。

如图3所示，当产生FM使能信号时，路径“A1→C1→D1”连通，FM调制模块2021对载波DDS模块203进行FM调制。第一累加器304可以以调制频率作为工作时钟对第一累加结果进行不断累加，形成了不断变化的调制波频率控制字k_f；频偏存储器302以时间间隔为工作时钟，依次取出一个频率偏移F_dev送入第一乘法器303。需要说明的是，当产生FM使能禁用信号时，载波频率控制字K_f通过路径“A1→B1”直接送入载波DDS模块203中的累加器2031进行频率控制字累加，调制模块203依据一个PM使能信号或AM使能信号对载波DDS模块203进行PM或者AM调制。

上述各个部件协同工作，形成了频率偏移可变的分段FM调制功能。该方案虽然会多消耗一个乘法器和一个累加器，但是由于只需要存储一份频偏表，即，频率偏移队列，因此大大节约了存储空间；而且是由FM调制模块2021(通常由FPGA构成)执行，能够很好的实现时间间隔跳转时的精度以及捷变，使各段调制信号之间能够快捷切换。

作为一个举例说明，FM调制模块2021还包括：调制频率控制模块，用于依据调制频率，控制从调制波表中依次取出的各个调制波表点shape(i)的速度。作为另一个举例说明，所述调制频率控制模块还用于依据调制频率，控制第一累加的速度与从调制波表中依次取出的各个调制波表点shape(i)的速度相互同步。

调制频率决定了频率调制的速度，为了使调频速度可变，作为一个举例说明，所述调制波配置队列还包括：调制频率队列；如图3所示，所述FM调制模块2021还包括：调制频率控制模块306，用于存储调制波配置队列，以及按照所述时间间隔调取调制频率队列中的各个调制频率，依据新调取的调制频率，控制从调制波表中依次取出的各个调制波表点shape(i)的速度。作为另一个举例说明，调制频率控制模块306还用于依据新调取的调制频率，控制第一累加304的速度与从调制波表中依次取出的各个调制波表点shape(i)的速度相互同步。调制频率控制模块305可以包括：调制频率队列模块3061和计数器3062，计数器3062以时间间隔为工作时钟，进行计数，调制频率队列模块3061依据计数器3062的计数，定时从调制频率缓冲队列中取出新的调制频率，作为第一累加器304的新的工作时钟，从而实现调制快慢也可变化的分段FM调制。计数器3062也可以用计时器来代替。

通常的，对于PM调制，需要先将相位偏差转换成对应的调制波相位控制字。具体的，先进行调制波相位表映射，依据相位偏差生成相位表，生成规则为：

$p=2*P_{\mathrm{dev}}*\frac{i}{L2-1}*\mathrm{shape}\left(i\right)--\left(6\right)$

其中，p为依据一个相位偏差生成的一个相位表，相位表由多个相位组成，P_dev为相位偏差，L2为相位表的最大长度，Shape(i)为调制波表中的第i个调制波表点，调制波表由用户设置的调制波形生成，i取值为0～L2-1。然后，将生成的相位表计算成对应的各个调制波相位控制字表，即，一组调制波相位控制字。由相位计算为相位控制字的计算公式如下:

$k_p=\frac{p}{360}*2^{N2}--\left(7\right)$

其中，k_p为调制波相位控制字，N2为调制波相位控制字的位宽，决定了相位分辨率。

按照和FM调制类似的思路，可以将公式(6)、(7)变形得到如下公式：

k_p＝P_dev*C2*i*Shape(i)——(8)

其中，第二常量C2为上式相当于以P_dev*C3*Shape(i)为步进做累加。作为一个举例说明，如图4所示，所述PM调制模块2022包括：

第二计时器401，用于计时，当计时达到所述时间间隔时，计时清零并重新计时，同时触发相偏存储器402；

相偏存储器402，用于存储相位偏差队列，以及每隔所述时间间隔依序调取各个相位偏差P_dev；

第二乘法器403，用于将新调取的相位偏差P_dev与一个第二常量C2、从调制波表中依序取出的一个调制波表点shape(i)相乘，获得第二相乘结果；

第二累加器404，用于对第二相乘结果进行第二累加，获得第二累加结果，所述第一累加结果即为：依据相位偏差队列中的一个相位偏差P_dev生成的一组调制波相位控制字k_p；

第二加法器405，用于将载波相位控制字K_p与第二累加结果K_f相加，获得调制后的载波相位控制字K′_p。

如图4所示，当产生PM使能信号时，路径“A2→C2→D3”连通，PM调制模块2022对载波DDS模块203进行PM调制。第二累加器404可以以调制频率作为工作时钟对第二累加结果进行不断累加，形成了不断变化的调制波相位控制字k_p；相偏存储器402以时间间隔为工作时钟，依次取出一个相位偏差送入第二乘法器403。需要说明的是，当产生PM使能禁用信号时，载波相位控制字K_p通过路径“A2→B2”直接送入载波DDS模块203中的加法器2032，调制模块203依据一个FM使能信号或AM使能信号对载波DDS模块203进行FM或者AM调制。

上述各个部件协同工作，形成了相位偏差可变的分段PM调制功能。该方案虽然会多消耗一个乘法器和一个累加器，但是由于只需要存储一份相偏表，即，相位偏差队列，因此大大节约了存储空间；而且是由PM调制模块2022(通常由FPGA构成)执行，能够很好的实现时间间隔跳转时的精度以及捷变，使各段调制信号之间能够快捷切换。

作为一个举例说明，PM调制模块2022还包括：调制频率控制模块，用于依据调制频率，控制从调制波表中依次取出的各个调制波表点shape(i)的速度。作为另一个举例说明，所述调制频率控制模块还用于依据调制频率，控制第二累加的速度与从调制波表中依次取出的各个调制波表点shape(i)的速度相互同步。

调制频率决定了相位调制的速度，为了使调相速度可变，作为一个举例说明，所述调制波配置队列还包括：调制频率队列；如图4所示，所述PM调制模块2022还包括：调制频率控制模块406，用于存储调制波配置队列，以及按照所述时间间隔调取调制频率队列中的各个调制频率，依据新调取的调制频率，控制从调制波表中依次取出的各个调制波表点shape(i)的速度。作为另一个举例说明，调制频率控制模块406还用于依据新调取的调制频率，控制第二累加404的速度与从调制波表中依次取出的各个调制波表点shape(i)的速度相互同步。调制频率控制模块406可以包括：调制频率队列模块4061和计数器4062，计数器4062以时间间隔为工作时钟，进行计数，调制频率队列模块4061依据计数器4062的计数，定时从调制频率缓冲队列中取出新的调制频率，作为第二累加器404的新的工作时钟，从而实现调制快慢也可变化的分段PM调制。计数器4062也可以用计时器来代替。

通常的，对于AM调制，需要将调制深度换成调制波幅度值。具体的，通过调制波幅度表映射，将调制深度生成调幅波表，生成规则如下：

$A\left(\mathrm{mod}\mathrm{ule}\right)=\frac{1+\mathrm{depth}*\mathrm{Shape}\left(i\right)}{2}--\left(9\right)$

其中，A(module)为依据一个调制深度生成的一个调幅波表，一个调幅波表就是一组调制波幅度值(即，调制波DAC码值)，depth为调制深度，Shape(i)为调制波表中的第i个点，调制波表由用户设置的调制波形生成，i取值为0～L3-1，L3为调制波表的最大长度。

结合图2，载波DDS模块203产生的载波信号A(carrier)输入至AM调制模块2023中进行AM调制。AM调制是在载波信号A(carrier)的基础上乘上调制波DAC码值，达到改变载波幅度的目的。波表存储器2033中取出的幅度码值，即，载波信号A(carrier)输入至乘法器7041，与调幅波存储器中取出的当前的调制波幅度值A(module)相乘，相乘结果W作为调制信号输出。

$\begin{array}{c}W=A\left(\mathrm{carrier}\right)*A\left(\mathrm{mod}\mathrm{ule}\right)\\ =\frac{A\left(\mathrm{carrier}\right)+A\left(\mathrm{carrier}\right)*\mathrm{depth}*\mathrm{Shape}\left(i\right)}{2}\end{array}--\left(10\right)$

按照和FM调制类似的思路，如果将不同调制深度均独立映射成调幅波表，则会需要足够大的内存容量才可以。因此，仍然需要在调制模块202内部实时完成调幅波表的映射。作为一个举例说明，如图5所示，所述AM调制模块2023包括：

第三计时器501，用于计时，当计时达到所述时间间隔时，计时清零并重新计时，同时触发调制深度存储器502；

调制深度存储器502，用于存储调制深度队列，以及每隔所述时间间隔依序调取各个调制深度depth；

第三乘法器503，用于将新获取的调制深度depth与所述载波信号A(carrier)、从调制波表中依序取出的一个调制波表点shape(i)相乘，获得第三相乘结果；

第三加法器504，用于将第三相乘结果与所述载波信号A(carrier)相加，获得第三相加结果；

右移器505，用于对第三相加结果右移一位，获得调制信号W。

如图3所示，当产生AM使能信号时，路径“A3→C3→D3”连通，AM调制模块2023对载波DDS模块203进行AM调制。

上述方案中，调制深度存储器502以时间间隔为工作时钟，依次取出一个调制深度depth送入第三乘法器503。调制波表存储单元2020以调制频率为工作时钟定时从调制波表中依序取出的一个调制波表点shape(i)送入第三乘法器503。需要说明的是，当产生AM使能禁用信号时，路径“A3→B3”连通，调制模块203依据一个FM使能信号或PM使能信号对载波DDS模块204进行FM或者PM调制。

上述各个部件协同工作，形成了调制深度可变的分段AM调制功能。该方案虽然会多消耗一个乘法器、一个加法器和一个右移器，但是由于只需要存储调制深度队列，因此大大节约了存储空间；而且是由AM调制模块2023(通常由FPGA构成)执行，能够很好的实现时间间隔跳转时的精度以及捷变，使各段调制信号之间能够快捷切换。

作为一个举例说明，AM调制模块2023还包括：所述调制模块还包括：调制频率控制模块，用于依据调制频率，控制从调制波表中依次取出的各个调制波表点shape(i)的速度。

调制频率决定了频率调制的速度，为了使调频速度可变，作为一个举例说明，所述调制波配置队列还包括：调制频率队列；如图5所示，所述AM调制模块2023还包括：调制频率控制模块506，用于存储调制波配置队列，以及按照所述时间间隔调取调制频率队列中的各个调制频率，依据新调取的调制频率，控制从调制波表中依次取出的各个调制波表点shape(i)的速度。调制频率控制模块5056可以包括：调制频率队列模块5061和计数器5062，计数器5062以时间间隔为工作时钟，进行计数，调制频率队列模块5061依据计数器5062的计数，定时从调制频率缓冲队列中取出新的调制频率，控制从调制波表中依次取出的各个调制波表点shape(i)的速度，从而实现调制快慢也可变化的分段AM调制。计数器5062也可以用计时器来代替。

通过上述举例说明，可以看出，是否启用FM调制、PM调制和AM调制依赖于FM使能信号、PM使能信号和AM使能信号。为了实现在不同时间段使用不同的调制方式的分段调制功能，作为一个举例说明，所述调制波配置信息包括：调制类型队列和对应的时间间隔；所述信号发生器200还包括：使能控制模块，用于存储调制类型队列，以及按照所述时间间隔调取调制类型队列中的各个调制类型，依据各个调制类型控制调制模块依次进行对应调制类型的分段调制。所述调制类型队列中的各个调制类型包括：频率调制、相位调制和幅度调制中的至少两种。

如图6所示，为使能控制模块600和调制模块202的结构示意图。在本举例说明中，使能控制模块600可以包括：

第四计时器601，用于计时，当计时达到所述时间间隔时，计时清零并重新计时，同时触发使能模块；

队列存储模块602，用于存储调制类型队列，以及每隔所述时间间隔调取调制类型队列中的各个调制类型，

使能选择模块603，用于依据队列存储模块602调取的各个调制类型，依序产生对应的使能信号；所述各个使能信号包括：FM使能信号、PM使能信号和AM使能信号中的至少两种。

使能选择模块603依据调制类型队列中的频率调制，产生FM使能信号时，FM调制模块2021依据FM使能信号对DDS模块203进行频率调制；使能选择模块603依据调制类型队列中的相位调制，产生PM使能信号时，PM调制模块2022依据PM使能信号对DDS模块203进行相位调制；使能选择模块603依据调制类型队列中的幅度调制，产生AM使能信号时，AM调制模块2023依据AM使能信号对DDS模块203进行幅度调制。

通过设置调制类型队列并配合使能控制模块600，可以实现在不同时间段使用不同的调制方式的分段调制功能。

综合上述各个举例说明，可以使调制波配置参数(频率偏移、相位偏差或者调制深度)、调制频率、调制类型均随着时间跳变，因此产生的调制信号非常复杂，大大增强了破译难度和提高了抗干扰能力。

作为一个举例说明，信号发生器200可以仅具有FM、PM或AM调制中的其中一种或两种调制功能。

作为一个举例说明，第一计时器301、第二计时器401和第三计时器501可以共用同一个计时器，节省了资源的开销。

作为一个举例说明，第一计时器301、第二计时器401和第三计时器501可以利用计数器对工作时钟进行计数来实现，该工作时钟和载波DDS模块203以及D/A转换模块使用的工作时钟同步。

作为一个举例说明，第一计时器301、第二计时器401和第三计时器501也可以用一个累加器和一个比较器实现，累加器通过对工作时钟进行累加，将累加结果送入比较器和时间间隔做比较，当达到或者大于时间间隔时，则产生溢出信号，频偏存储器302、相偏存储器402和调制深度存储器502依据该溢出信号调取各队列中的下一个队列元素。

作为一个举例说明，可以通过配置频率偏移队列、相位偏差队列和调制深度队列的各个队列元素，来实现禁用或启用分段调制功能。例如，当频率偏移队列中全部为同一个频率偏移时，频偏存储器302取出来的每一个频率偏移均相同，就实现了调制频率固定的调制。也可以以同样的方式禁用和启用调制相位、调制幅度固定的调制。

作为一个举例说明，本发明实施例提到的载波DDS模块203可以在FPGA内部编码实现，还可以采用在CPU内部用软件模块实现，或者使用外购的DDS专用芯片实现。

作为一个举例说明，本发明实施例的频偏存储器302、相偏存储器402和调制深度存储器502的存储空间可以是外部DDRII，也可以是SDRAM或者FPGA内部RAM中，当然还可以是其他一些存储介质。

以上对本发明所提供的一种改进的可分段调制的信号发生器，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (12)

1.一种改进的可分段调制的信号发生器，包括：

输入模块，用于接收用户输入的载波配置信息和调制波配置信息；

调制模块，用于对载波DDS模块进行调制；

载波DDS模块，用于依据调制模块的调制产生调制信号，或者依据载波配置信息产生载波信号；

其特征在于，

所述调制波配置信息包括：调制波配置队列和对应的时间间隔；

所述调制模块用于存储调制波配置队列，以及按照所述时间间隔调取调制波配置队列中的各个队列元素，依据载波配置信息和各个队列元素对载波DDS模块进行分段调制。

2.如权利要求1所述的信号发生器，其特征在于，

所述调制波配置队列包括：频率偏移队列、相位偏差队列或者调制深度队列。

3.如权利要求2所述的信号发生器，其特征在于，

所述调制波配置信息还包括：调制波形；

所述调制模块包括：调制波表存储单元，用于根据调制波形生成由多个调制波表点构成的调制波表，并存储所述调制波表。

4.如权利要求3所述的信号发生器，其特征在于，

所述载波配置信息包括：载波频率和载波相位；

所述调制模块还包括：控制字转换模块，用于将载波频率和载波相位转换为载波频率控制字和载波相位控制字。

5.如权利要求4所述的信号发生器，其特征在于，所述调制模块还包括：

第一计时器，用于计时，当计时达到所述时间间隔时，计时清零并重新计时，同时触发频偏存储器；

频偏存储器，用于存储频率偏移队列，以及每隔所述时间间隔依序调取各个频率偏移；

第一乘法器，用于将新调取的频率偏移与一个第一常量、从调制波表中依序取出的一个调制波表点相乘，获得第一相乘结果；

第一累加器，用于对第一相乘结果进行第一累加，获得第一累加结果；

第一加法器，用于将载波频率控制字与第一累加结果相加，获得调制后的载波频率控制字。

6.如权利要求4所述的信号发生器，其特征在于，所述调制模块还包括：

第二计时器，用于计时，当计时达到所述时间间隔时，计时清零并重新计时，同时触发相偏存储器；

相偏存储器，用于存储相位偏差队列，以及每隔所述时间间隔依序调取各个相位偏差；

第二乘法器，用于将新调取的相位偏差与一个第二常量、从调制波表中依序取出的一个调制波表点相乘，获得第二相乘结果；

第二累加器，用于对第二相乘结果进行第二累加，获得第二累加结果；

第二加法器，用于将载波相位控制字与第二累加结果相加，获得调制后的载波相位控制字。

7.如权利要求4所述的信号发生器，其特征在于，所述调制模块还包括：

第三计时器，用于计时，当计时达到所述时间间隔时，计时清零并重新计时，同时触发调制深度存储器；

调制深度存储器，用于存储调制深度队列，以及每隔所述时间间隔依序调取各个调制深度；

第三乘法器，用于将新获取的调制深度与所述载波信号、从调制波表中依序取出的一个调制波表点相乘，获得第三相乘结果；

第三加法器，用于将第三相乘结果与所述载波信号相加，获得第三相加结果；

右移器，用于对第三相加结果右移一位，获得调制信号。

8.如权利要求5、6或7所述的信号发生器，其特征在于，

所述调制波配置信息还包括：调制频率；

所述调制模块还包括：调制频率控制模块，用于依据调制频率，控制从调制波表中依次取出的各个调制波表点的速度。

9.如权利要求5或6所述的信号发生器，其特征在于，

所述调制波配置信息还包括：调制频率；

所述调制模块还包括：调制频率控制模块，用于依据调制频率，控制第一累加的速度或第二累加的速度与从调制波表中依次取出的各个调制波表点的速度相互同步。

10.如权利要求5、6或7所述的信号发生器，其特征在于，

所述调制波配置队列还包括：调制频率队列；

所述调制模块还包括：调制频率控制模块，用于存储调制波配置队列，以及按照所述时间间隔调取调制频率队列中的各个调制频率，依据新调取的调制频率，控制从调制波表中依次取出的各个调制波表点的速度。

11.如权利要求5或6所述的信号发生器，其特征在于，

所述调制波配置队列还包括：调制频率队列；

所述调制模块还包括：调制频率控制模块，用于存储调制波配置队列，以及按照所述时间间隔调取调制频率队列中的各个调制频率，依据新调取的调制频率，控制第一累加的速度或第二累加的速度与从调制波表中依次取出的各个调制波表点的速度相互同步。

12.如权利要求1至7任一项所述的信号发生器，其特征在于，

所述调制波配置信息包括：调制类型队列和对应的时间间隔；

所述信号发生器还包括：

使能控制模块，用于存储调制类型队列，以及按照所述时间间隔调取调制类型队列中的各个调制类型，依据各个调制类型控制调制模块依次进行对应调制类型的分段调制。