CN109150173A - 参考时钟频率发生器 - Google Patents

参考时钟频率发生器 Download PDF

Info

Publication number
CN109150173A
CN109150173A CN201811216297.XA CN201811216297A CN109150173A CN 109150173 A CN109150173 A CN 109150173A CN 201811216297 A CN201811216297 A CN 201811216297A CN 109150173 A CN109150173 A CN 109150173A
Authority
CN
China
Prior art keywords
voltage
circuit
reference clock
pole
clock frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811216297.XA
Other languages
English (en)
Inventor
季科夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Anlogic Information Science & Technology Co Ltd
Original Assignee
Shanghai Anlogic Information Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Anlogic Information Science & Technology Co Ltd filed Critical Shanghai Anlogic Information Science & Technology Co Ltd
Publication of CN109150173A publication Critical patent/CN109150173A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及半导体集成电路领域，公开了一种参考时钟频率发生器。本发明中，该参考时钟频率发生器包括：PTAT电压发生器，用于提供补偿电压；以及电压控制振荡器，用于根据所述补偿电压产生稳定的频率输出。本发明利用电压控制振荡器，同时利用PTAT电流或者电压进行温度补偿，无需外部晶体振荡器提供参考频率，具有很小的功耗，电路简单，且产生的频率相对于温度比较稳定，随温度变化的幅度控制在千分之三范围内。

Description

参考时钟频率发生器
技术领域
本发明涉及半导体集成电路领域，特别涉及一种参考时钟频率发生器。
背景技术
随着通信、数字电视、卫星定位、航空航天和遥控遥测技术的不断发展,对频率源的频率稳定度、频谱纯度、频率范围和输出频率个数的要求越来越高。为了提高频率稳定度，经常采用晶体振荡器等方法来解决,但它不能满足频率个数多的要求。因此,目前大量采用频率合成技术。通过对频率进行加、减、乘、除运算,可从一个高稳定度和高准确度的标准频率源,产生大量的具有同一稳定度和准确度的不同频率的时钟信号。频率合成器是从一个或多个参考频率中产生多种频率时钟信号的器件。它是现代通讯系统必不可少的关键电路,广泛应用于数字通信、卫星通信、雷达、导航、航空航天、遥控遥测以及高速仪器仪表等领域。随着各应用行业的发展，频率合成器也得到了较快发展,形成了完善的系列品种,市场需求非常大。
锁相环PLL(Phase-Locked Loops)是常用的频率合成技术之一，经过了直接合成模拟式频率综合器、锁相式频率综合器和直接数字式频率综合器(DDS)三个发展阶段。锁相环PLL的优点是频率准确度高，可以得到任何想要的频率。但同时却需要晶体振荡器作为频率参考源，功耗大，电路复杂，增加了外围器件，且使用不方便。
发明内容
本发明的目的在于提供一种参考时钟频率发生器，能够克服现有技术中电路结构复杂，功耗大的缺点。
为解决上述技术问题，本发明的实施方式公开了一种参考时钟频率发生器，该参考时钟频率发生器包括：
PTAT电压发生器，用于提供补偿电压；以及
电压控制振荡器，用于根据所述补偿电压产生稳定的频率输出。
在另一优选例中，所述PTAT电压发生器包括带隙电路，所述补偿电压与温度成正比例变化。
在另一优选例中，所述电压控制振荡器产生的频率与温度成正比例变化，所述电压控制振荡器产生的频率与电压成反比例变化，温度和电压通过加权，进行补偿，得到稳定的频率。
在另一优选例中，PTAT电压发生器包括：
PMOS管M1、M3和NMOS管M2；PNP管Q1和Q2；运算放大器AMP；电阻R1、R2、R40和R41；
M1的栅极、M2的栅极和M3的栅极都连接在一起；M1的第一极、M2的第一极和M3的第一极都连接在一起；M1的第二极与AMP的反相输入端连接，M2的第二极与AMP的正相输入端连接，M3的第二极与PTAT电压发生器的输出端VBG连接；其中，第一极为MOS管源极或漏极中的一极，第二极为MOS管源极或漏极中的另一极；
AMP的输出端与M1的栅极连接；
Q1的基极和集电极连接在一起，Q2的基极和集电极连接在一起，Q1的基极和Q2的基极连接在一起；Q1的发射极与AMP的反相输入端连接，Q2的发射极通过R40与AMP的正相输入端连接；
R41连接在AMP的正相输入端与Q2的集电极之间；R1连接在Q1的发射极和集电极之间；R2连接在Q1的集电极和PTAT电压发生器的输出端VBG之间。
在另一优选例中，所述电压控制振荡器包括：
V2I电路，用于将所述补偿电压转换成振荡需要的电流；
振荡电路，用于根据所述电流产生振荡正弦信号；以及
缓冲电路，用于将所述正弦信号转变成满摆幅时钟信号，并且调整占空比。
在另一优选例中，所述振荡电路为环形振荡器电路，所述环形振荡器电路包括：奇数个相位差为180度，且增益大于2的延迟单元。
在另一优选例中，所述振荡电路为LC振荡电路。
应理解，在本发明范围内中，本发明的上述各技术特征和在下文(如实施方式)中具体描述的各技术特征之间都可以互相组合，从而构成新的或优选的技术方案。限于篇幅，在此不再一一赘述。
本发明实施方式与现有技术相比，主要区别及其效果在于：
利用电压控制振荡器，同时利用PTAT电流或者电压进行温度补偿，无需外部晶体振荡器提供参考频率，具有很小的功耗，电路简单，且产生的频率相对于温度比较稳定，随温度变化的幅度控制在千分之三范围内。
附图说明
图1是根据本发明实施方式的一种参考时钟频率发生器的结构示意图；
图2是根据本发明实施方式的一种PTAT电压发生器的电路示意图；
图3是根据本发明实施方式的一种电压控制振荡器的电路示意图；
图4是根据本发明实施方式的PTAT电压发生器的电压温度关系图；
图5是根据本发明实施方式的电压控制振荡器的频率温度关系图；
图6是根据本发明实施方式的电压控制振荡器的频率电压关系图；
图7是根据本发明实施方式的参考时钟频率发生器的温度频率关系图；
图8是根据本发明实施方式的一种V2I电路的电路示意图；
图9是根据本发明实施方式的一种LC振荡电路的电路示意图；
图10是根据本发明实施方式的一种LC振荡电路的电路示意图。
具体实施方式
在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
本发明的实施方式涉及一种参考时钟频率发生器。图1是该参考时钟频率发生器的结构示意图。
具体地说，如图1所示，该参考时钟频率发生器包括：
PTAT电压发生器，用于提供补偿电压；以及
电压控制振荡器(简称：VCO)，用于根据所述补偿电压产生稳定的频率输出。
图2是一种PTAT电压发生器的电路示意图，随绝对温度成比例变化PTAT(Proportional-To-Absolute-Temperature)电压发生器包括带隙(Bandgap)电路。其中，补偿电压与温度成正比例变化。
具体地说，如图2所示，PTAT电压发生器包括：
PMOS管M1、M3和NMOS管M2；PNP管Q1和Q2；运算放大器AMP；电阻R1、R2、R40和R41；
M1的栅极、M2的栅极和M3的栅极都连接在一起；M1的第一极、M2的第一极和M3的第一极都连接在一起；M1的第二极与AMP的反相输入端连接，M2的第二极与AMP的正相输入端连接，M3的第二极与PTAT电压发生器的输出端VBG连接；其中，第一极为MOS管源极或漏极中的一极，第二极为MOS管源极或漏极中的另一极；
AMP的输出端与M1的栅极连接；
Q1的基极和集电极连接在一起，Q2的基极和集电极连接在一起，Q1的基极和Q2的基极连接在一起；Q1的发射极与AMP的反相输入端连接，Q2的发射极通过R40与AMP的正相输入端连接；
R41连接在AMP的正相输入端与Q2的集电极之间；R1连接在Q1的发射极和集电极之间；R2连接在Q1的集电极和PTAT电压发生器的输出端VBG之间。
其中，可以调整的温度系数的电流：I＝I1+I2，
正温度系数电流：I1＝△Vbe/R40，
负温度系数电流：I2＝Vbe/R41，
Vbe为PNP管的基射极电压，
△Vbe为两个PNP管Q1、Q2的Vbe间的电压差，
R40、R41为两电阻。
由于△Vbe随温度成正比例变化，而Vbe随温度成反比例变化。因此，电流I1是正温度系数，电流I2是负温度系数。调整R40和R41的比例可以得到需要的比例关系的电压，从而可以得到稳定的输出电压，具有良好的温度特性，比如温度＝25度时，Vout＝1.23v，温度＝125度时，Vout＝1.23v。
而本发明中电压V是随温度成正比例变化的，如图4所示。具体例如，在温度＝25度，Vctrl＝1.1伏特，温度＝100度时，Vctrl＝1.2伏特。
电压控制振荡器(VCO)包括：
V2I电路，用于将所述补偿电压转换成振荡需要的电流；
振荡电路，用于根据所述电流产生振荡正弦信号；以及
缓冲电路，用于将所述正弦信号转变成满摆幅时钟信号，并且调整占空比。
在本发明的一个优选实施例中，振荡电路为环形振荡器电路，所述环形振荡器电路包括：奇数个相位差为180度，且增益大于2的延迟单元。
图3是一种电压控制振荡器的电路示意图，具体地说，如图3所示，VCO电路包括V2I电路、环形振荡器(Ring OSC)和缓冲电路(buffer)。
其中，V2I电路，用于把补偿电压转换成振荡需要的电流，也就是说，该V2I电路的输入端与PTAT电压发生器的输出端VBG连接。例如，电压＝1.0V，电流＝100μA，频率＝100MHz；而电压＝1.1V，电流＝90μA，频率＝90MHz。图8示出了一种V2I电路的电路示意图。
Ring OSC可以包括奇数个相位相差180度，增益大于2的延迟单元(delay cell)，其振荡频率由电流控制。在图3所示的电路图中，示出了3个延迟单元(delay cell)，但不以此为限。例如，电流＝100μA，频率＝100MHz；而电流＝90μA，频率＝90MHz。缓冲电路(buffer)是对VCO输出的正弦型小摆幅信号进行放大，转变成满摆幅时钟信号，成为方波信号作为时钟。图5反映的是VCO振荡频率和温度的关系，是正比例关系。
如图5所示，电压＝1.1V，当温度＝25度时，频率＝156MHz；而温度＝120度时，频率＝161MHz，因此VCO电路产生的频率与温度成正比。而如图6所示，VCO电路产生的频率与电压成反比。
也就是说，电压控制振荡器产生的频率与温度成正比例变化，电压控制振荡器产生的频率与电压成反比例变化，温度和电压通过加权，进行补偿，得到稳定的频率。
在本发明的另一个优选实施例中，振荡电路为LC振荡电路。图9和图10示出了两种LC振荡电路的电路示意图。
如图7所示，用PTAT电压发生器产生的电压来补偿VCO电路，产生一个较为稳定的输出频率，随温度变化很小。
需要说明的是，上述各附图中，Frequency指频率，Voltage指电压，Temp指温度。
通过本发明实施例，电压型参考时钟频率发生(Voltage Mode ReferenceFrequency Generator)可以在频率固定的场合代替PLL，内置于芯片内部，作为频率参考源，无需外部晶体振荡器提供参考频率，具有很小的功耗，电路简单，面积只有PLL的1/6，且产生的频率相对于温度比较稳定，随温度变化的幅度控制在千分之三范围内。
综上所述，本发明无需外部晶体振荡器提供参考频率，具有很小的功耗，电路简单，且产生的频率相对于温度比较稳定，随温度变化的幅度控制在千分之三范围内。
需要说明的是，为了突出本发明的创新部分，本发明电路结构中并没有将与解决本发明所提出的技术问题关系不太密切的电路元器件引入，这并不表明上述电路并不存在其它的电路元器件。
虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (7)

1.一种参考时钟频率发生器，其特征在于，该参考时钟频率发生器包括：
PTAT电压发生器，用于提供补偿电压；以及
电压控制振荡器，用于根据所述补偿电压产生稳定的频率输出。
2.根据权利要求1所述的参考时钟频率发生器，其特征在于，所述PTAT电压发生器包括带隙电路，所述补偿电压与温度成正比例变化。
3.根据权利要求1所述的参考时钟频率发生器，其特征在于，所述电压控制振荡器产生的频率与温度成正比例变化，所述电压控制振荡器产生的频率与电压成反比例变化，温度和电压通过加权，进行补偿，得到稳定的频率。
4.根据权利要求1所述的参考时钟频率发生器，其特征在于，PTAT电压发生器包括：
PMOS管M1、M3和NMOS管M2；PNP管Q1和Q2；运算放大器AMP；电阻R1、R2、R40和R41；
M1的栅极、M2的栅极和M3的栅极都连接在一起；M1的第一极、M2的第一极和M3的第一极都连接在一起；M1的第二极与AMP的反相输入端连接，M2的第二极与AMP的正相输入端连接，M3的第二极与PTAT电压发生器的输出端VBG连接；其中，第一极为MOS管源极或漏极中的一极，第二极为MOS管源极或漏极中的另一极；
AMP的输出端与M1的栅极连接；
Q1的基极和集电极连接在一起，Q2的基极和集电极连接在一起，Q1的基极和Q2的基极连接在一起；Q1的发射极与AMP的反相输入端连接，Q2的发射极通过R40与AMP的正相输入端连接；
R41连接在AMP的正相输入端与Q2的集电极之间；R1连接在Q1的发射极和集电极之间；R2连接在Q1的集电极和PTAT电压发生器的输出端VBG之间。
5.根据权利要求1所述的参考时钟频率发生器，其特征在于，所述电压控制振荡器包括：
V2I电路，用于将所述补偿电压转换成振荡需要的电流；
振荡电路，用于根据所述电流产生振荡正弦信号；以及
缓冲电路，用于将所述正弦信号转变成满摆幅时钟信号，并且调整占空比。
6.根据权利要求5所述的参考时钟频率发生器，其特征在于，所述振荡电路为环形振荡器电路，所述环形振荡器电路包括：奇数个相位差为180度，且增益大于2的延迟单元。
7.根据权利要求5所述的参考时钟频率发生器，其特征在于，所述振荡电路为LC振荡电路。
CN201811216297.XA 2018-02-26 2018-10-18 参考时钟频率发生器 Pending CN109150173A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2018101628285 2018-02-26
CN201810162828 2018-02-26

Publications (1)

Publication Number Publication Date
CN109150173A true CN109150173A (zh) 2019-01-04

Family

ID=64808471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811216297.XA Pending CN109150173A (zh) 2018-02-26 2018-10-18 参考时钟频率发生器

Country Status (1)

Country Link
CN (1) CN109150173A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111510136A (zh) * 2020-05-21 2020-08-07 东南大学 一种具有温度补偿的环形压控振荡器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1705235A (zh) * 2004-05-31 2005-12-07 凌阳科技股份有限公司 电压控制振荡器
CN101567677A (zh) * 2009-04-10 2009-10-28 曜鹏亿发(北京)科技有限公司 参考时钟频率发生器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1705235A (zh) * 2004-05-31 2005-12-07 凌阳科技股份有限公司 电压控制振荡器
CN101567677A (zh) * 2009-04-10 2009-10-28 曜鹏亿发(北京)科技有限公司 参考时钟频率发生器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111510136A (zh) * 2020-05-21 2020-08-07 东南大学 一种具有温度补偿的环形压控振荡器
CN111510136B (zh) * 2020-05-21 2023-05-16 东南大学 一种具有温度补偿的环形压控振荡器

Similar Documents

Publication Publication Date Title
US8841973B2 (en) Circuit arrangement for generation of radio frequency output signals which form a broadband frequency ramp
US10367451B2 (en) Temperature-compensated crystal oscillator based on digital circuit
CN107257240B (zh) 一种晶体振荡器的数字温度补偿方法
CN102064801B (zh) 一种基于cmos工艺实现的全硅时钟发生器
US20180013384A1 (en) Temperature-compensated crystal oscillator based on analog circuit
CN103975531B (zh) 频率合成装置和方法
US6353368B1 (en) VCO circuit using negative feedback to reduce phase noise
KR940003189A (ko) 이득이 낮으며, 범위를 프로그램할 수 있고, 온도보상되는 전압제어 발진기
TWI419474B (zh) 鎖相迴路與其相關方法
CN103023490B (zh) 一种稳定锁相环路特性的电路
CN101567677A (zh) 参考时钟频率发生器
CN103873054A (zh) 时钟发生器
US6091281A (en) High precision reference voltage generator
CN113726334B (zh) 一种s波段低相噪低杂散细步进频率源组件及使用方法
CN109150173A (zh) 参考时钟频率发生器
US1788533A (en) Frequency-control system
CN202998064U (zh) 内置振荡电路
CN109656304B (zh) 电流产生电路及其霍尔电路
CN107317580B (zh) 一种高稳定性振荡器电路及其实现方法
CN100486115C (zh) 自校准的恒定增益可调振荡器
KR101815395B1 (ko) 이차 온도 보상을 사용하는 발진기들을 위한 시스템들 및 방법들
CN105227179A (zh) 振荡电路
KR20190081415A (ko) 주입 동기 주파수 체배기 및 그의 주파수 체배 방법
CN203775188U (zh) 时钟发生器
CN219247827U (zh) 参考时钟信号产生电路及锁相环电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 200434 Room 202, building 5, No. 500, Memorial Road, Hongkou District, Shanghai

Applicant after: Shanghai Anlu Information Technology Co.,Ltd.

Address before: Room a4246, 4th floor, 391-393 dongdaming Road, Hongkou District, Shanghai 200080

Applicant before: ANLOGIC INFOTECH Co.,Ltd.

WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190104