CN109148513B - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN109148513B
CN109148513B CN201810614869.3A CN201810614869A CN109148513B CN 109148513 B CN109148513 B CN 109148513B CN 201810614869 A CN201810614869 A CN 201810614869A CN 109148513 B CN109148513 B CN 109148513B
Authority
CN
China
Prior art keywords
insulating layer
electrode
region
pattern
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810614869.3A
Other languages
English (en)
Other versions
CN109148513A (zh
Inventor
李宗璨
梁泰勳
郑雄喜
李京垣
李镕守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN109148513A publication Critical patent/CN109148513A/zh
Application granted granted Critical
Publication of CN109148513B publication Critical patent/CN109148513B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66696—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)

Abstract

提供一种显示装置及其制造方法，所述显示装置包括：第一绝缘层，位于第一栅电极上；有源图案，位于第一绝缘层上并且包括NMOS区域和PMOS区域，PMOS区域与第一栅电极叠置；第二绝缘层，位于有源图案上。有源图案包括NMOS区域和PMOS区域，PMOS区域与第一栅电极叠置。另外，第二栅电极位于第二绝缘层上并与NMOS区域叠置。有源保护图案与第二栅电极位于同一层中，并且穿过第二绝缘层以接触PMOS区域。第三绝缘层位于有源保护图案和第二栅电极上。数据金属电极穿过第三绝缘层并接触有源保护图案。

Description

显示装置及其制造方法
技术领域
这里描述的一个或更多个实施例涉及一种显示装置以及一种用于制造显示装置的方法。
背景技术
已经开发了各种显示器。示例包括液晶显示器和有机发光显示器。这些显示器的像素包括薄膜晶体管。用于这些薄膜晶体管的沟道的材料包括非晶硅、多晶硅(polycrystalline silicon，polysilicon)或氧化物半导体。多晶硅具有相对高的载流子迁移率，并且用于基于载流子电荷或掺杂剂形成PMOS晶体管或NMOS晶体管。一直试图通过增加布线的集成度并减小薄膜晶体管的尺寸来增加屏幕分辨率。此外，已经提出互补金属氧化物(CMOS)技术的使用。
发明内容
根据一个或更多个实施例，显示装置包括：第一栅电极；第一绝缘层，位于第一栅电极上；有源图案，位于第一绝缘层上，并且包括NMOS区域和PMOS区域，PMOS区域与第一栅电极叠置；第二绝缘层位于有源图案上；第二栅电极，位于第二绝缘层上并与NMOS区域叠置；有源保护图案，与第二栅电极位于同一层中，并穿过第二绝缘层并接触PMOS区域；第三绝缘层，位于有源保护图案和第二栅电极上；数据金属电极，穿过第三绝缘层并接触有源保护图案。PMOS区域可以包括p沟道区域、第一p掺杂区域和与第一p掺杂区域间隔开的第二p掺杂区域，有源保护图案可以包括与第一p掺杂区域接触的第一有源保护图案以及与第二p掺杂区域接触的第二有源保护图案。
显示装置可以包括沟道保护图案，沟道保护图案位于第一有源保护图案和第二有源保护图案之间，并且与p沟道区域叠置。显示装置可以包括：漏电极，连接到PMOS区域或NMOS区域；有机发光二极管，电连接到漏电极。显示装置可以包括：下电容器电极，与第一栅电极位于同一层中；上电容器电极，与下电容器电极叠置，并且与第二栅电极位于同一层中。
下电容器电极可以电连接到漏电极，上电容器电极可以电连接到第二栅电极。下电容器电极可以电连接到第一栅电极，上电容器电极可以电连接到漏电极。第三绝缘层的厚度可以大于第一绝缘层和第二绝缘层的总厚度。
有源保护图案可以包括具有比数据金属电极的逸出功高的逸出功的材料。有源保护图案可以包括银、镍、钨、铜、铬和钼中的至少一种。数据金属电极可以包括镁、钽、钛和铝中的至少一种。
根据一个或更多个其它实施例，用于制造显示装置的方法包括：形成包括第一栅电极的下栅极金属图案；在下栅极金属图案上形成第一绝缘层；在第一绝缘层上形成半导体图案，半导体图案包括第一有源区域和与第一有源区域间隔开的第二有源区域，第一有源区域与第一栅电极叠置；在半导体图案上形成第二绝缘层；通过掺杂第一有源区域形成PMOS区域；通过掺杂第二有源区域形成NMOS区域；在第二绝缘层上形成上栅极金属图案，上栅极金属图案包括第二栅电极和与PMOS区域接触的有源保护图案，第二栅电极与NMOS区域叠置；在第二栅电极和有源保护图案上形成第三绝缘层；形成数据金属图案，数据金属图案包括数据金属电极，数据金属电极穿过第三绝缘层以接触有源保护图案。
形成PMOS区域的步骤可以包括：在第二绝缘层上形成第一光致抗蚀剂层；通过利用第一光致抗蚀剂层作为掩模来对第二绝缘层进行蚀刻，以部分地暴露第一有源区域；向第一有源区域的暴露部分提供p型杂质。
形成NMOS区域的步骤可以包括：在第二绝缘层上形成上栅极金属层；在上栅极金属层上形成第二光致抗蚀剂层；通过利用第二光致抗蚀剂层作为掩模来对上栅极金属层进行蚀刻，以部分地暴露第二绝缘层；穿过第二绝缘层向第二有源区域的一部分提供n型杂质。
形成上栅极金属图案的步骤可以包括：在剩余的上栅极金属层上形成第三光致抗蚀剂层；利用第三光致抗蚀剂层作为掩模来对剩余的上栅极金属层进行蚀刻，以形成有源保护图案，有源保护图案包括第一有源保护图案和与第一有源保护图案间隔开的第二有源保护图案。
下栅极金属图案可以包括下电容器电极，上栅极金属图案可以包括与下电容器电极叠置的上电容器电极。下电容器电极可以电连接到第一栅电极。上电容器电极可以电连接到第二栅电极。有源保护图案可以包括具有比数据金属电极的逸出功高的逸出功的材料。有源保护图案可以包括银、镍、钨、铜、铬和钼中的至少一种，数据金属电极包括镁、钽、钛和铝中的至少一种。
附图说明
通过参照附图详细描述示例性实施例，特征对于本领域技术人员来说将变得明显，在附图中：
图1示出了像素的实施例；
图2至图15示出了用于制造显示装置的方法的实施例的各个阶段；并且
图16和图17示出了显示装置的实施例。
具体实施方式
参照附图描述示例实施例；然而，这些示例实施例可以以不同的形式来实施，且不应被解释为限制于这里所阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并将把示例性实施方式传达给本领域技术人员。实施例(或其部分)可以结合而形成另外的实施例。
在附图中，为了示出的清楚性，可以夸大层和区域的尺寸。还将理解的是，当层或元件被称作“在”另一层或基底上时，该层或元件可以直接“在”所述另一层或基底上，或者也可以存在中间层。此外，将理解的是，当层被称作“在”另一层“下面”时，该层可以直接在所述另一层的下面，或者在它们之间也可以存在一个或更多个中间层。另外，还将理解的是，当层被称作“在”两个层“之间”时，该层可以是这两个层之间的唯一层，或者也可以存在一个或更多个中间层。同样的附图标记始终指示同样的元件。
当元件被称作“连接”或“结合”到另一元件时，该元件可以直接连接或结合到所述另一元件，或者间接连接或结合到所述另一元件并且一个或更多个中间元件介于它们之间。另外，当元件被称作“包括”组件时，除非有不同的公开，否则这意指该元件还可以包括另一组件而不排除包括另一组件。
图1示出了显示装置的像素PX的电路实施例，显示装置例如可以是有机发光显示装置。像素PX可以代表显示装置的像素的阵列的电路结构。
参照图1，像素PX可以包括有机发光二极管OLED、第一晶体管TR1、第二晶体管TR2、第三晶体管TR3和存储电容器Cst。
有机发光二极管OLED可以基于驱动电流来发光。有机发光二极管OLED可以包括第一端子和第二端子。在示例性实施例中，有机发光二极管OLED的第一端子可以接收第一电源电压ELVDD。有机发光二极管OLED的第二端子可以接收第二电源电压ELVSS。在示例性实施例中，第一端子可以是阳极，第二端子可以是阴极。
第一晶体管TR1可以包括栅极端子、第一端子和第二端子。第一晶体管TR1的第一端子可以连接到第二晶体管TR2。第一晶体管TR1的第二端子可以连接到有机发光二极管OLED。第一晶体管TR1的栅极端子可以连接到第三晶体管TR3。
第一晶体管TR1可以基于施加到其的第一电源电压ELVDD来产生驱动电流。在示例性实施例中，可以基于提供到有机发光二极管OLED的驱动电流的量来实现灰阶。在一个示例性实施例中，可以例如基于在一帧内向有机发光二极管OLED提供驱动电流的时间总和来实现光的灰阶值。
第二晶体管TR2可以包括栅极端子、第一端子和第二端子。栅极端子可以接收发射信号EM。第一端子可以接收第一电源电压ELVDD。第二端子可以连接到第一晶体管TR1的第一端子。
在发射信号EM的激活时段期间，第二晶体管TR2可以向第一晶体管TR1的第一端子提供第一电源电压ELVDD。在发射信号EM的非激活时段期间，第二晶体管TR2可以切断第一电源电压ELVDD的供应。当第一电源电压ELVDD在发射信号EM的激活时段期间被提供到第一晶体管TR1的第一端子时，第一晶体管TR1可以产生驱动电流。
第三晶体管TR3可以包括栅极端子、第一端子和第二端子。栅极端子可以从扫描线(或栅极线)接收扫描信号SCAN(n)。第一端子可以电连接到数据线，以接收数据信号DATA。第二端子可以连接到第一晶体管TR1的栅极端子。
在当前级的扫描信号SCAN(n)的激活时段期间，第三晶体管TR3可以向第一晶体管TR1的栅极端子提供数据信号DATA。
存储电容器Cst可以连接到第三晶体管TR3的第二端子和有机发光二极管OLED的第一端子，并且位于第三晶体管TR3的第二端子和有机发光二极管OLED的第一端子之间。因此，可以基于通过存储电容器Cst保持的电压电平向有机发光二极管OLED提供由第一晶体管TR1产生的驱动电流。在示例性实施例中，第一晶体管TR1可以是NMOS晶体管且第二晶体管TR2和第三晶体管TR3可以是PMOS晶体管。
图2至图15示出了用于制造显示装置的方法的实施例。图16和图17示出了显示装置的实施例。图2至图17中示出的图是剖视图。例如，示出了第一晶体管TR1和第三晶体管TR3的剖面，并且理解的是，第二晶体管TR2可以由与第三晶体管TR3相同的方法来制造。
参照图2，在基体基底100上形成第一栅电极110。基体基底100可以包括例如绝缘材料，诸如玻璃、石英、聚合物或其它材料。聚合物可以包括例如聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚醚酮、聚碳酸酯、聚芳酯、聚醚砜或聚酰亚胺。
第一栅电极110可以包括例如金(Au)、银(Ag)、铝(Al)、铜(Cu)、镍(Ni)、铂(Pt)、镁(Mg)、铬(Cr)、钨(W)、钼(Mo)、钛(Ti)、钽(Ta)或它们的合金。第一栅电极110可以具有单层结构或包括不同金属层的多层结构。在示例性实施例中，可以由下栅极金属层形成第一栅电极110。
之后，形成第一绝缘层120以覆盖第一栅电极110。第一绝缘层120可以包括例如氧化硅、氮化硅、碳化硅或它们的组合。第一绝缘层120可以包括绝缘金属氧化物，诸如氧化铝、氧化钽、氧化铪、氧化锆、氧化钛等。第一绝缘层120可以具有包括氮化硅和/或氧化硅的单层结构或多层结构。
参照图3，在第一绝缘层120上形成包括第一有源区域132和第二有源区域134的半导体图案。第一有源区域132可以与第二有源区域134间隔开，并且可以与第一栅电极110叠置。
半导体图案可以包括例如多晶硅。为了形成半导体图案，可以在第一绝缘层120上形成非晶硅层然后对其进行结晶化以形成多晶硅层。可以例如通过溅射、低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)或其它合适的工艺来形成非晶硅层。可以例如通过准分子激光退火(ELA)或顺序横向固化(sequential lateral solidification，SLS)来对非晶硅层进行结晶化。
可以例如通过化学机械抛光(CMP)来对多晶硅层进行抛光，以使其表面平坦化。之后，可以通过光刻来对多晶硅层进行图案化以形成半导体图案。可以用n型杂质或p型杂质对半导体图案进行掺杂，以满足期望的应用。
参照图4，形成第二绝缘层140以覆盖半导体图案，并且在第二绝缘层140上形成第一光致抗蚀剂层150。第二绝缘层140可以包括例如氧化硅、氮化硅、碳化硅或者它们的组合。第二绝缘层140可以包括例如绝缘金属氧化物，诸如氧化铝、氧化钽、氧化铪、氧化锆或氧化钛。第二绝缘层140可以具有例如包括氮化硅和/或氧化硅的单层结构或多层结构。
通过曝光和显影工艺对第一光致抗蚀剂层150进行图案化，以部分地暴露第二绝缘层140。第一光致抗蚀剂层150可以包括例如与第一有源区域132部分地叠置的第一掩模图案152。可以涂覆包括粘合剂树脂(诸如酚醛树脂、丙烯酸树脂等)的光致抗蚀剂组合物，将其曝光并进行显影，从而形成第一光致抗蚀剂层150。
参照图5，利用包括第一掩模图案152的第一光致抗蚀剂层150来对第二绝缘层140进行蚀刻，以部分地暴露第一有源区域132的上表面。保留了第二绝缘层140的位于第一掩模图案152与第一有源区域132之间的部分，从而形成了沟道保护图案142。
之后，可以向第一有源区域132的暴露的部分提供诸如硼等的p型杂质。因此，第一有源区域132中的与第一掩模图案152叠置的部分保持未被掺杂，从而限定了p沟道区域PCH。围绕并邻近p沟道区域PCH的外围部分掺杂有p型杂质，从而形成第一p掺杂区域PD1和第二p掺杂区域PD2。
参照图6，去除第一光致抗蚀剂层150，在第二绝缘层140上形成上栅极金属层160。在上栅极金属层160上形成第二光致抗蚀剂层154。上栅极金属层160的一部分与第一p掺杂区域PD1和第二p掺杂区域PD2的上表面接触。上栅极金属层160可以包括例如与第一栅电极110的材料相同的材料。在示例性实施例中，上栅极金属层160可以包括具有相对高逸出功的金属，解释如下。通过曝光和显影工艺来对第二光致抗蚀剂层154进行图案化，以部分地暴露上栅极金属层160。第二光致抗蚀剂层154可以包括例如与第二有源区域134部分地叠置的第二掩模图案156。
参照图7，利用包括第二掩模图案156的第二光致抗蚀剂层154对上栅极金属层160进行蚀刻，以部分地暴露第二绝缘层140的上表面，并形成与第二掩模图案156叠置的栅极初始图案162。
之后，可以穿过第二绝缘层140的暴露的部分向第二有源区域134提供具有预定的相对高浓度的n型杂质(诸如磷、砷等)。在第二有源区域134中，与栅极初始图案162叠置的栅极叠置部分135被栅极初始图案162所保护，并允许保持不被掺杂。用具有预定的相对高浓度的n型杂质掺杂第二有源区域134的围绕并邻近栅极叠置部分135的外围部分，以形成第一高浓度n掺杂区域NHD1和第二高浓度n掺杂区域NHD2。保留在PMOS区域上的上栅极金属层160保护包括p沟道区域PCH以及第一p掺杂区域PD1和第二p掺杂区域PD2的PMOS区域。因此，PMOS区域未被进一步掺杂有n型杂质。
参照图8，通过灰化工艺对栅极初始图案162和第二掩模图案156进行蚀刻。作为灰化工艺的结果，减小了栅极初始图案162的宽度，从而形成了第二栅电极164。灰化工艺可以对栅极初始图案162的侧表面进行蚀刻，以形成倾斜。因此，第二栅电极164可以具有比栅极初始图案162的锥形角小的锥形角。锥形角可以是例如金属图案的下表面和侧表面之间的角。
作为灰化工艺的结果，减小了栅极初始图案162的宽度，以在围绕或邻近第二栅电极164的区域中暴露第二绝缘层140。
可以例如利用等离子体来执行灰化工艺。灰化工艺可以像干蚀刻工艺一样蚀刻金属、无机绝缘材料和有机绝缘材料。因此，可以通过灰化工艺对栅极初始图案162、包括第二掩模图案156的第二光致抗蚀剂层154以及第二绝缘层140进行部分地蚀刻。
之后，可以通过第二绝缘层140的暴露的部分向栅极叠置部分135提供具有预定的相对低浓度的n型杂质(诸如磷、砷等)。因此，用具有预定的相对低浓度的n型杂质掺杂栅极叠置部分135的、不与第二栅电极164叠置的外围部分，以形成第一低浓度n掺杂区域NLD1和第二低浓度n掺杂区域NLD2。在栅极叠置部分135中，与第二栅电极164叠置的部分被第二栅电极164保护。因此，该部分保持未被掺杂，从而限定了n沟道区域NCH。包括n沟道区域NCH和n掺杂区域NLD1、NLD2、NHD1和NHD2的区域可以被称为NMOS区域。
可以在去除包括剩余的掩模图案157的第二光致抗蚀剂层154之前或之后执行用于提供具有预定的相对低浓度的n型杂质的工艺。
第一低浓度n掺杂区域NLD1和第二低浓度n掺杂区域NLD2的长度可以根据例如制造工艺和期望的装置特性而变化。在一个示例实施例中，第一低浓度n掺杂区域NLD1和第二低浓度n掺杂区域NLD2的长度可以为大约0.2μm至大约2μm。
参照图9，形成第三光致抗蚀剂层158，以覆盖第二绝缘层140、第二栅电极164和上栅极金属层160。可以通过曝光和显影工艺对第三光致抗蚀剂层158进行图案化，以部分地暴露上栅极金属层160。第三光致抗蚀剂层158可以包括例如与第一p掺杂区域PD1和第二p掺杂区域PD2叠置的第三掩模图案159。
参照图10，利用包括第三掩模图案159的第三光致抗蚀剂层158作为掩模来对上栅极金属层160进行蚀刻，以部分地暴露第二绝缘层140的上表面，并形成与第三掩模图案159叠置的有源保护图案。有源保护图案可以包括与第一p掺杂区域PD1的上表面接触的第一有源保护图案166和与第二p掺杂区域PD2的上表面接触的第二有源保护图案168。
第一有源保护图案166与第二有源保护图案168间隔开。沟道保护图案142设置在第一有源保护图案166与第二有源保护图案168之间。因此，可以暴露沟道保护图案142的上表面。例如，第一有源保护图案166和第二有源保护图案168的至少一部分可以与第二绝缘层140的上表面接触。
参照图11和图12，去除包括第三掩模图案159的第三光致抗蚀剂层158，形成第三绝缘层170，以覆盖第一有源保护图案166、第二有源保护图案168和第二栅电极164。第三绝缘层170可以包括例如氧化硅、氮化硅、碳化硅或它们的组合。第三绝缘层170可以包括例如绝缘金属氧化物，诸如氧化铝、氧化钽、氧化铪、氧化锆或氧化钛。第三绝缘层170可以具有包括氮化硅和/或氧化硅的单层结构或多层结构。当第三绝缘层170包括有机绝缘材料或者还包括有机绝缘层时，第三绝缘层170可以包括例如聚酰亚胺、聚酰胺、丙烯酸树脂、酚醛树脂或苯并环丁烯。
参照图13，对第二绝缘层140和第三绝缘层170进行图案化，以形成暴露第一p掺杂区域PD1、第二p掺杂区域PD2、第一高浓度n掺杂区域NHD1和第二高浓度n掺杂区域NHD2的通孔。
之后，在第三绝缘层170上形成数据金属层，并对数据金属层进行图案化，以形成数据金属图案，数据金属图案包括第一源电极PSE、第一漏电极PDE、第二源电极NSE和第二漏电极NDE。第一源电极PSE接触第一p掺杂区域PD1。第一漏电极PDE接触第二p掺杂区域PD2。第二源电极NSE接触第一高浓度n掺杂区域NHD1。第二漏电极NDE接触第二高浓度n掺杂区域NHD2。源电极和漏电极可以称作数据金属电极。在一个实施例中，数据金属图案还可以包括数据线等。
数据金属图案可以包括例如金(Au)、银(Ag)、铝(Al)、铜(Cu)、镍(Ni)、铂(Pt)、镁(Mg)、铬(Cr)、钨(W)、钼(Mo)、钛(Ti)、钽(Ta)或它们的合金。数据金属图案可以具有单层结构或包括不同金属层的多层结构。
在示例性实施例中，第一有源保护图案166和第二有源保护图案168可以包括具有比数据金属图案的逸出功高的逸出功的金属。当数据金属图案包括镁、钽、钛或铝时，第一有源保护图案166和第二有源保护图案168可以包括例如银、镍、钨、铜、铬或钼。
当数据金属图案包括具有相对低的逸出功的金属时，会增大源电极/漏电极与掺杂区域之间的接触电阻。在示例性实施例中，第一有源保护图案166和第二有源保护图案168可以包括具有比数据金属图案的逸出功高的逸出功的材料，使得可以减小源电极/漏电极与掺杂区域之间的接触电阻。因此，可以改善TFT的特性。
根据示例性实施例，可以利用下栅极金属层和上栅极金属层形成电容器。例如，参照图14，由下栅极金属层形成的下栅极金属图案可以包括下电容器电极112。由上栅极金属层形成的上栅极金属图案可以包括上电容器电极169。数据金属图案还可以包括与下电容器电极112接触的连接电极SD。
下电容器电极112可以电连接到例如驱动晶体管的第二漏电极NDE。上电容器电极169可以电连接到驱动晶体管的栅电极164，以形成图1中示出的存储电容器Cst。
在示例性实施例中，下电容器电极112可以通过第一绝缘层120和第二绝缘层140与上电容器电极169间隔开。在示例性实施例中，第一绝缘层120和第二绝缘层140中的每个绝缘层可以是栅极绝缘层。第三绝缘层170可以是层间绝缘层。因此，第一绝缘层120和第二绝缘层140的总厚度可以小于第三绝缘层170的厚度。因此，由于减小了电容器的介电层的厚度，所以可以增大电容器的电容。
此外，当由位于用于形成堆叠结构的不同的层中的栅极金属层形成电容器电极时，可以容易地增大电容器电极的尺寸。
参照图15，在数据金属图案上形成第四绝缘层180，并对第四绝缘层180进行图案化，以暴露第二漏电极NDE。在第四绝缘层180上形成第一电极金属层，并对第一电极金属层进行图案化，以形成与第二漏电极NDE接触的第一电极EL1。第四绝缘层180可以包括例如如前所述的无机绝缘材料、有机绝缘材料或它们的组合。
第一电极EL1可以是显示装置的像素电极。第一电极EL1可以根据显示装置的发射类型而形成为透射电极或反射电极。当第一电极EL1是透射电极时，第一电极EL1可以包括例如氧化铟锡、氧化铟锌、氧化锌锡、氧化铟、氧化锌或氧化锡。当第一电极EL1是反射电极时，第一电极EL1可以包括例如金(Au)、银(Ag)、铝(Al)、铜(Cu)、镍(Ni)、铂(Pt)、镁(Mg)、铬(Cr)、钨(W)、钼(Mo)、钛(Ti)或它们的组合。第一电极EL1可以具有包括可以用于透射电极的材料的堆叠结构。
在第一电极EL1和第四绝缘层180上形成像素限定层190。像素限定层190包括暴露第一电极EL1的至少一部分的开口。像素限定层190可以包括例如有机绝缘材料。
可以在第一电极EL1上形成发光层OL。发光层OL可以包括多个功能层中的至少一个，诸如空穴注入层、空穴传输层、有机发光层、电子传输层或电子注入层。发光层OL可以具有单层结构或多层结构。
发光层OL可以包括低分子量有机化合物或高分子量有机化合物。低分子量有机化合物的示例可以包括铜酞菁、N,N'-二苯基联苯胺、三(8-羟基喹啉)铝等。高分子量有机化合物的示例可以包括聚(3,4-乙撑二氧噻吩)、聚苯胺、聚苯撑乙烯撑和聚芴。
在示例性实施例中，发光层OL可发射红光、绿光、蓝光或其它颜色的光。发射白光的发光层OL可以具有包括红色发射层、绿色发射层和蓝色发射层的多层结构，或者可以具有包括红色发射材料、绿色发射材料和蓝色发射材料的混合物的单层结构。可以例如通过丝网印刷工艺或喷墨印刷工艺来形成发光层OL。
可以在发光层OL上形成第二电极EL2。根据显示装置的发射类型，第二电极EL2可以形成为透射电极或反射电极。例如，当第二电极EL2是透射电极时，第二电极EL2可以包含锂(Li)、钙(Ca)、氟化锂(LiF)、铝(Al)、镁(Mg)或它们的组合。在一个实施例中，显示装置还可以包括子电极或总线电极线，其包括例如氧化铟锡、氧化铟锌、氧化锌锡、氧化铟、氧化锌或氧化锡。
在示例性实施例中，有机发光显示装置可以具有其中光通过第二电极EL2出射的前发射型。在一个示例性实施例中，有机发光显示装置可以具有其中光沿相反方向出射的后发射型。
根据示例性实施例，在包括CMOS结构的晶体管的显示装置中，NMOS晶体管的栅电极和PMOS晶体管的栅电极形成在不同的层中。因此，可以改善设计栅极金属图案的自由度。另外，可以减少或防止由于相邻布线而造成的干扰和缺陷。
此外，有源图案中的NMOS区域和PMOS区域可以由同一半导体层形成。因此，可以在同一工艺中使形成CMOS晶体管的半导体图案形成。
此外，可以使用用于形成上栅电极的栅极金属层来形成用于保护PMOS晶体管的掺杂区域的有源保护图案。
此外，当由具有相对高的逸出功的金属形成有源保护图案时，可以减小源电极/漏电极与掺杂区域之间的接触电阻。
根据示例性实施例，NMOS晶体管可以是电连接到有机发光二极管的驱动晶体管，并且PMOS晶体管可以是对驱动晶体管进行开关的开关晶体管。在一个示例性实施例中，PMOS晶体管可以用于驱动晶体管，NMOS晶体管可以用于开关晶体管。
例如，如图16中所示，连接到PMOS区域的漏电极PDE可以电连接到有机发光二极管，使得PMOS晶体管可以用作驱动晶体管。
在显示装置中，例如，如图17中所示，下电容器电极112可以通过第一连接电极SD1电连接到NMOS晶体管的第二漏电极NDE。此外，下电容器电极112可以电连接到PMOS晶体管的栅电极。上电容器电极169可以通过第二连接电极SD2电连接到PMOS晶体管的漏电极PDE，以形成存储电容器Cst。
此外，示例性实施例不限于包括三个晶体管的像素电路，并且可以用于包括两个晶体管或多于三个晶体管的像素电路。例如，在一个示例性实施例中，显示装置可以包括具有不包括发射晶体管的2T-1C配置的像素电路。在2T-1C配置中，用于向有机发光二极管提供电流的驱动晶体管可以是NMOS晶体管和PMOS晶体管中的一个，用于操作驱动晶体管的开关晶体管可以是NMOS晶体管和PMOS晶体管中的另一个。
此外，示例性实施例可以用于除了像素电路以外的电路，例如，栅极驱动电路、数据驱动电路或其它类型的电路。此外，示例性实施例可以用于有机发光显示装置或用于包括但不限于液晶显示装置的另一类型的显示装置。
这里已经公开了示例实施例，并且虽然采用了特定的术语，但是仅以一般性和描述性的意义使用这些术语并将对这些术语进行解释，而不是为了限制的目的。在一些情况下，自本申请提交之日起对于本领域技术人员而言将明显的是，可以单独使用结合特定实施例描述的特征、特性和/或元件或将其与结合其它实施例描述的特征、特性和/或元件组合使用，除非另有说明。因此，在不脱离权利要求书中阐述的实施例的精神和范围的情况下，可以进行形式和细节上的各种改变。

Claims (20)

1.一种显示装置，所述显示装置包括：
第一栅电极；
第一绝缘层，位于所述第一栅电极上；
有源图案，位于所述第一绝缘层上，并且包括NMOS区域和PMOS区域，所述PMOS区域与所述第一栅电极叠置；
第二绝缘层，位于所述有源图案上；
第二栅电极，位于所述第二绝缘层上，并与所述NMOS区域叠置；
有源保护图案，与所述第二栅电极位于同一层中，设置在包括NMOS区域和PMOS区域的有源图案上方，并且穿过所述第二绝缘层并与所述PMOS区域接触；
第三绝缘层，位于所述有源保护图案和所述第二栅电极上；以及
数据金属电极，穿过所述第三绝缘层并与所述有源保护图案接触。
2.如权利要求1所述的显示装置，其中：
所述PMOS区域包括p沟道区域、第一p掺杂区域和第二p掺杂区域，所述第二p掺杂区域与所述第一p掺杂区域间隔开，并且
所述有源保护图案包括与所述第一p掺杂区域接触的第一有源保护图案以及与所述第二p掺杂区域接触的第二有源保护图案。
3.如权利要求2所述的显示装置，所述显示装置还包括：
沟道保护图案，位于所述第一有源保护图案与所述第二有源保护图案之间并且与所述p沟道区域叠置。
4.如权利要求1所述的显示装置，所述显示装置还包括：
漏电极，电连接到所述PMOS区域或所述NMOS区域；以及
有机发光二极管，电连接到所述漏电极。
5.如权利要求4所述的显示装置，所述显示装置还包括：
下电容器电极，与所述第一栅电极位于同一层中；以及
上电容器电极，与所述下电容器电极叠置，并且与所述第二栅电极位于同一层中。
6.如权利要求5所述的显示装置，其中：
所述下电容器电极电连接到所述漏电极，并且
所述上电容器电极电连接到所述第二栅电极。
7.如权利要求5所述的显示装置，其中：
所述下电容器电极电连接到所述第一栅电极，并且
所述上电容器电极电连接到所述漏电极。
8.如权利要求5所述的显示装置，其中，所述第三绝缘层的厚度大于所述第一绝缘层和所述第二绝缘层的总厚度。
9.如权利要求1所述的显示装置，其中，所述有源保护图案包括具有高于所述数据金属电极的逸出功的逸出功的材料。
10.如权利要求9所述的显示装置，其中，所述有源保护图案包括银、镍、钨、铜、铬和钼中的至少一种。
11.如权利要求10所述的显示装置，其中，所述数据金属电极包括镁、钽、钛和铝中的至少一种。
12.一种用于制造显示装置的方法，所述方法包括：
形成包括第一栅电极的下栅极金属图案；
在所述下栅极金属图案上形成第一绝缘层；
在所述第一绝缘层上形成半导体图案，所述半导体图案包括第一有源区域和与所述第一有源区域间隔开的第二有源区域，所述第一有源区域与所述第一栅电极叠置；
在所述半导体图案上形成第二绝缘层；
通过对所述第一有源区域进行掺杂来形成PMOS区域；
通过对所述第二有源区域进行掺杂来形成NMOS区域；
在所述第二绝缘层上形成上栅极金属图案，所述上栅极金属图案包括第二栅电极和有源保护图案，所述有源保护图案与PMOS区域接触并且设置在包括PMOS区域和NMOS区域的半导体图案上方，所述第二栅电极与所述NMOS区域叠置；
在所述第二栅电极和所述有源保护图案上形成第三绝缘层；以及
形成数据金属图案，所述数据金属图案包括数据金属电极，所述数据金属电极穿过所述第三绝缘层以接触所述有源保护图案。
13.如权利要求12所述的方法，其中，形成所述PMOS区域的步骤包括：
在所述第二绝缘层上形成第一光致抗蚀剂层；
通过利用所述第一光致抗蚀剂层作为掩模来对所述第二绝缘层进行蚀刻，以部分地暴露所述第一有源区域；以及
向所述第一有源区域的暴露部分提供p型杂质。
14.如权利要求13所述的方法，其中，形成所述NMOS区域的步骤包括：
在所述第二绝缘层上形成上栅极金属层；
在所述上栅极金属层上形成第二光致抗蚀剂层；
通过利用所述第二光致抗蚀剂层作为掩模来对所述上栅极金属层进行蚀刻，以部分地暴露所述第二绝缘层；以及
穿过所述第二绝缘层向所述第二有源区域的一部分提供n型杂质。
15.根据权利要求14所述的方法，其中，形成所述上栅极金属图案的步骤包括：
在剩余的上栅极金属层上形成第三光致抗蚀剂层；以及
利用所述第三光致抗蚀剂层作为掩模来对所述剩余的上栅极金属层进行蚀刻，以形成所述有源保护图案，所述有源保护图案包括第一有源保护图案和与所述第一有源保护图案间隔开的第二有源保护图案。
16.如权利要求12所述的方法，其中：
所述下栅极金属图案包括下电容器电极，并且
所述上栅极金属图案包括与所述下电容器电极叠置的上电容器电极。
17.根据权利要求16所述的方法，其中，所述下电容器电极电连接到所述第一栅电极。
18.根据权利要求16所述的方法，其中，所述上电容器电极电连接到所述第二栅电极。
19.根据权利要求12所述的方法，其中，所述有源保护图案包括具有高于所述数据金属电极的逸出功的逸出功的材料。
20.根据权利要求19所述的方法，其中：
所述有源保护图案包括银、镍、钨、铜、铬和钼中的至少一种，并且
所述数据金属电极包括镁、钽、钛和铝中的至少一种。
CN201810614869.3A 2017-06-16 2018-06-14 显示装置及其制造方法 Active CN109148513B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0076768 2017-06-16
KR1020170076768A KR102446823B1 (ko) 2017-06-16 2017-06-16 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN109148513A CN109148513A (zh) 2019-01-04
CN109148513B true CN109148513B (zh) 2023-08-22

Family

ID=64658343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810614869.3A Active CN109148513B (zh) 2017-06-16 2018-06-14 显示装置及其制造方法

Country Status (3)

Country Link
US (2) US10593770B2 (zh)
KR (1) KR102446823B1 (zh)
CN (1) CN109148513B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102446823B1 (ko) * 2017-06-16 2022-09-26 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US10803802B2 (en) * 2018-06-19 2020-10-13 Samsung Display Co., Ltd. Display device
CN110060998B (zh) * 2019-04-29 2022-05-17 厦门天马微电子有限公司 一种反相电路结构、栅极驱动电路及显示面板
CN111029342B (zh) * 2019-11-07 2024-04-16 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
CN116058106A (zh) * 2021-04-30 2023-05-02 京东方科技集团股份有限公司 显示基板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060072775A (ko) * 2004-12-23 2006-06-28 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
CN101937144A (zh) * 2009-06-29 2011-01-05 乐金显示有限公司 液晶显示装置的制造方法
CN102456708A (zh) * 2010-10-27 2012-05-16 三星移动显示器株式会社 有机发光二极管显示器及其制造方法
KR20150100568A (ko) * 2014-02-24 2015-09-02 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US593770A (en) * 1897-11-16 Trowel
KR100192470B1 (ko) 1991-11-14 1999-07-01 구본준 씨엠오에스 인버터 구조 및 제조방법
JP3526058B2 (ja) * 1992-08-19 2004-05-10 セイコーインスツルメンツ株式会社 光弁用半導体装置
US5536950A (en) * 1994-10-28 1996-07-16 Honeywell Inc. High resolution active matrix LCD cell design
TW498553B (en) * 1999-03-11 2002-08-11 Seiko Epson Corp Active matrix substrate, electro-optical apparatus and method for producing active matrix substrate
KR101125252B1 (ko) * 2004-12-31 2012-03-21 엘지디스플레이 주식회사 폴리 액정 표시 패널 및 그 제조 방법
KR101281167B1 (ko) 2006-11-22 2013-07-02 삼성전자주식회사 유기발광 디스플레이의 단위 화소부 구동소자 및 그제조방법
KR102291894B1 (ko) * 2014-06-30 2021-08-20 엘지디스플레이 주식회사 산화물 반도체를 포함하는 박막 트랜지스터 기판
KR20170040861A (ko) * 2015-10-05 2017-04-14 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막 트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
KR102446823B1 (ko) * 2017-06-16 2022-09-26 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060072775A (ko) * 2004-12-23 2006-06-28 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
CN101937144A (zh) * 2009-06-29 2011-01-05 乐金显示有限公司 液晶显示装置的制造方法
CN102456708A (zh) * 2010-10-27 2012-05-16 三星移动显示器株式会社 有机发光二极管显示器及其制造方法
KR20150100568A (ko) * 2014-02-24 2015-09-02 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치

Also Published As

Publication number Publication date
US20200176576A1 (en) 2020-06-04
CN109148513A (zh) 2019-01-04
US10593770B2 (en) 2020-03-17
US10910477B2 (en) 2021-02-02
US20180366525A1 (en) 2018-12-20
KR102446823B1 (ko) 2022-09-26
KR20180137637A (ko) 2018-12-28

Similar Documents

Publication Publication Date Title
CN109148513B (zh) 显示装置及其制造方法
US12004397B2 (en) Display apparatus and method of manufacturing display apparatus
CN107579076B (zh) 有机发光显示装置及其制造方法
US8241933B2 (en) Organic light emitting diode display and method of manufacturing the same
KR101182231B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US20060292763A1 (en) Methods of fabricating thin film transistor and organic light emitting display device using the same
US20060001366A1 (en) Display panel
KR101600816B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
KR102126380B1 (ko) 유기발광표시장치
KR102098742B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN109148475B (zh) 显示装置及其制造方法
US20190296095A1 (en) Display device including a cmos transistor and method of manufacturing the same
KR100669715B1 (ko) 유기전계 발광표시장치 및 그의 제조방법
US8629449B2 (en) Display and manufacturing method of the same
US7271412B2 (en) Active matrix organic light emitting device having series thin film transistor, and fabrication method therefor
US20240074235A1 (en) Display Apparatus Having an Oxide Semiconductor
KR20140064550A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant