CN109119373A - 压环组件和反应腔室 - Google Patents

压环组件和反应腔室 Download PDF

Info

Publication number
CN109119373A
CN109119373A CN201710485832.0A CN201710485832A CN109119373A CN 109119373 A CN109119373 A CN 109119373A CN 201710485832 A CN201710485832 A CN 201710485832A CN 109119373 A CN109119373 A CN 109119373A
Authority
CN
China
Prior art keywords
pressure ring
etching
ring assembly
weakens
added
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710485832.0A
Other languages
English (en)
Inventor
张君
王春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Beijing North Microelectronics Co Ltd
Original Assignee
Beijing North Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing North Microelectronics Co Ltd filed Critical Beijing North Microelectronics Co Ltd
Priority to CN201710485832.0A priority Critical patent/CN109119373A/zh
Publication of CN109119373A publication Critical patent/CN109119373A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种压环组件和一种反应腔室。所述压环组件包括压环，所述压环的下表面用于与待加工件上表面的边缘接触，以将所述待加工件固定在承载台上，所述压环组件还包括刻蚀削弱件，所述刻蚀削弱件设置在所述压环的上表面，且所述刻蚀削弱件在所述待加工件上表面的正投影至少有一部分落在所述待加工件上表面内，以降低靠近所述刻蚀削弱件的待加工件上表面的刻蚀速率。本发明的压环组件中的刻蚀削弱件，能够改变靠近刻蚀削弱件设置的待加工件上表面的刻蚀环境，使其存在刻蚀光阻氛围，以降低该位置处的刻蚀速率，从而能够提高片内均匀性，提高待加工件的制作良率。

Description

压环组件和反应腔室
技术领域
本发明涉及半导体制造技术领域，具体涉及一种压环组件和一种包括该压环组件的反应腔室。
背景技术
一般的，图形化蓝宝石衬底(PSS，patterned sapphire substrate)作为GaN基LED照明外延衬底材料，由于其能降低GaN外延薄膜的线位错密度和提高LED的光萃取效率的显著性能，因此被广泛研究与应用。一方面，PSS图案通过反射改变光的轨迹，使光在界面出射的入射角变小(小于全反射临界角)，从而透射而出，提高光的提取率；另一方面，PSS图案还可以使后续的GaN生长出现侧向磊晶的效果，减少晶体缺陷，提高内量子效率。
上述PSS的制作过程主要包括在平面蓝宝石衬底的光刻和刻蚀等工艺过程。其中，刻蚀过程广泛使用电感耦合等离子体(ICP)装置，等离子体中含有大量的电子、离子、激发态的原子、分子和自由基等活性粒子，这些活性粒子和衬底相互作用使材料表面发生各种物理和化学反应，从而使材料表面性能获得变化。
在刻蚀工艺中，为了提高生产效率，一般是将多片蓝宝石片(目前多采用的是26片2英寸的晶片)装载于一套托盘中，托盘一般为金属材质(如铝)，然后用Al金属盖板将晶片固定。具体地，如图1所示，其示意了在托盘210上放置26片晶片300，晶片300的编号从01至26。其中，01和02所代表的晶片300构成内圈结构、03至11所代表的晶片300构成中圈结构以及12至26所代表的晶片300构成外圈结构。
一般采用压环110将上述托盘210固定在反应腔室内。具体地如图2所示，其示意了传统的压环110的结构以及其与托盘210之间的位置关系。如图1和图2所示，在对晶片300进行刻蚀时，处于内圈结构和中圈结构的晶片300都存在刻蚀光阻的图形氛围，而处于外圈结构的晶片300，该晶片300靠近托盘210的边缘，也即外圈结构的晶片300处于压环110的图形氛围中，由于压环110没有刻蚀光阻的氛围，只受到陶瓷氛围(压环陶瓷的主要成分Al2O3)影响，因此，在刻蚀完成以后，处于外圈结构晶片300的高度明显偏低，如图3a至3d所示。
从图3a至3d可以看到，由于处于内圈结构和中圈结构的晶片300存在刻蚀光阻的图形氛围，而处于外圈结构的晶片310不存在刻蚀光阻的图形氛围。因此，处于外圈结构的晶片300的刻蚀速率增加，导致该位置处的选择比selectivity(简写Sel)＝PSS ER(Al2O3蓝宝石的刻蚀速率)/PR ER(刻蚀光阻的刻蚀速率)低，导致处于外圈结构的晶片300刻蚀后高度低，片内高度均匀性容易超标(>3％)，影响外延生长质量，不满足工艺要求。
因此，如何在提高刻蚀晶片效率的同时能够提高片内均匀性成为本领域亟待解决的技术问题。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种压环组件、一种包括该压环组件的反应腔室和一种包括该反应腔室的刻蚀设备。
为了实现上述目的，本发明的第一方面，提供一种压环组件，所述压环组件包括压环，所述压环的下表面用于与待加工件上表面的边缘接触，以将所述待加工件固定在承载台上，所述压环组件还包括刻蚀削弱件，所述刻蚀削弱件设置在所述压环的上表面，且所述刻蚀削弱件在所述待加工件上表面的正投影至少有一部分落在所述待加工件上表面内，以降低靠近所述刻蚀削弱件的待加工件上表面的刻蚀速率。
优选地，所述刻蚀削弱件全部覆盖所述压环的上表面，且所述刻蚀削弱件的边缘与所述压环的边缘对齐。
优选地，所述刻蚀削弱件和所述压环一体形成。
优选地，所述刻蚀削弱件的厚度满足下述关系式：
Kt＝(Ht-10)；
其中，所述Kt为所述刻蚀削弱件的厚度，所述Ht为所述压环的下表面至所述刻蚀削弱件的上表面的距离。
优选地，100mm≤Ht≤200mm。
优选地，所述刻蚀削弱件采用含有碳元素的材料制成。
优选地，所述刻蚀削弱件采用石墨或碳化硅材料制成。
优选地，所述压环采用陶瓷材料制成。
本发明的第二方面，提供一种反应腔室，包括承载台和压环组件，所述承载台位于所述反应腔室内，用于承载晶片，所述压环组件包括前文记载的所述压环组件，所述压环的下表面与晶片上表面的边缘接触，以将所述晶片固定在所述承载台上。
本发明的第三方面，提供一种反应腔室，包括承载台、托盘和压环组件，所述承载台位于所述反应腔室内，用于承载托盘，所述托盘用于承载多个晶片，所述压环组件包括前文记载的所述压环组件，所述压环的下表面与所述托盘上表面的边缘接触，以将所述托盘固定在所述承载台上。
本发明的压环组件，由于设置有刻蚀削弱件，该刻蚀削弱件能够改变靠近该刻蚀削弱件的待加工件上表面的刻蚀环境，使其存在刻蚀光阻氛围，因此，能够降低该位置处的刻蚀速率，从而能够提高片内均匀性，提高待加工件的制作良率，同时，还能够提高生产效率，降低制作成本。
本发明的反应腔室，具有上述结构的压环组件，该压环组件设置有刻蚀削弱件，该刻蚀削弱件能够改变靠近刻蚀削弱件设置的晶片的刻蚀环境，使其存在刻蚀光阻氛围，因此，能够降低该位置处的刻蚀速率，从而能够提高片内均匀性，提高晶片的制作良率，同时还能够提高生产效率，降低制作成本。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为现有技术中多个晶片在托盘上的分布图；
图2为现有技术中压环的结构示意图；
图3a为图1所示处于托盘不同位置处的晶片的晶片本身的刻蚀速率趋势图；
图3b为图1所示处于托盘不同位置处的晶片的刻蚀光阻的刻蚀速率趋势图；
图3c为图1所示处于托盘不同位置处的晶片的选择比趋势图；
图3d为图1所示处于托盘边缘位置处的晶片刻蚀高度分布图；
图4为本发明中的压环组件的结构示意图；
图5为晶片表面涂覆的光刻胶层的结构示意图；
图6为本发明中的反应腔室的结构示意图。
附图标记说明
100：压环组件；
110：压环；
120：刻蚀削弱件；
200：刻蚀设备；
210：托盘；
220：承载台；
230：反应腔室；
240：射频源组件；
241：射频源；
242：线圈；
243：介质窗；
250：密封圈；
300：晶片；
310：光刻胶层。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
如图4至图6所示，本发明的第一方面，涉及一种压环组件100。该压环组件100包括压环110，所述压环110的下表面用于与待加工件(未标号)上表面的边缘接触，以将所述待加工件固定在承载台220上。
其中，上述压环组件100还包括刻蚀削弱件120，该刻蚀削弱件120设置在所述压环110的上表面，且所述刻蚀削弱件120在所述待加工件上表面的正投影至少有一部分落在所述待加工件上表面内，以降低靠近所述刻蚀削弱件120的待加工件上表面的刻蚀速率。
为了便于说明，以将该结构的压环组件100应用到反应腔室200以托盘210及晶片300为待加工件进行说明。此处仅仅为压环组件100的应用场合的示例性说明，实际该压环组件100的应用场合并不以此为限。该反应腔室200的具体结构可以参考本发明的第二方面，在此不作赘述。
如图6所示，具体地，承载台220设置在反应腔室230底部，其上可以用于承载托盘210，多个晶片300可以采用如图1所示的排布方式放置在托盘210上。一般地，如图5所示，在进行等离子体刻蚀前，往往需要预先设计掩膜板的图形以及在晶片300的上表面涂覆一层光刻胶层310(该光刻胶层310的主要成分包括碳元素)，利用掩膜板对光刻胶层310进行曝光和显影，将掩膜板的图形转移到光刻胶层310上，之后以该光刻胶层310为掩膜，对晶片300进行刻蚀，将光学图形转移到晶片300上。
这样，在刻蚀过程中，处于内圈结构和中圈结构的晶片300，远离所述刻蚀削弱件120的位置，其刻蚀环境受到光刻胶的影响，也即存在刻蚀光阻的氛围。而处于外圈结构的晶片300，也即位于托盘210的边缘位置，靠近所述刻蚀削弱件120处，由于刻蚀削弱件120能够降低靠近其设置的晶片300的上表面的刻蚀速率，也就是说，处于外圈结构的晶片300也同样存在刻蚀光阻的氛围。因此，利用本实施例结构的压环组件100，可以提高外圈结构的晶片300处的选择比，降低外圈结构的晶片300处的刻蚀速率，进而能够提高托盘210上的多片晶片300的工艺均匀性，提高晶片300的制作良率。
需要说明的是，对于刻蚀削弱件120的具体结构并没有作出限定，例如，可以根据具体地刻蚀环境决定所需要的刻蚀削弱件120的材料。例如，当采用光刻胶为掩膜进行刻蚀时，由于光刻胶主要包括碳元素，因此，为了改善外圈结构的晶片300的刻蚀氛围，该刻蚀削弱件120可以采用包括碳元素的材料所制作形成，从而可以使得外圈结构的晶片300处存在与内圈结构和中圈结构的晶片300处同样的刻蚀光阻的氛围，使得托盘210边缘位置处的刻蚀速率降低，提高多片晶片300的工艺均匀性。当然，当所利用的掩膜材料不同时，所采用的刻蚀削弱件120的材料也不同，在此不作限定。
本实施例结构的压环组件100，由于设置有刻蚀削弱件120，该刻蚀削弱件120能够改变托盘210的边缘位置处，外圈结构的晶片300的刻蚀环境，使得托盘210上任意位置处的多片晶片300处均存在刻蚀光阻的氛围，因此，能够提高多片晶片300的工艺均匀性，提高晶片300的制作良率。
优选地，如图4所示，所述刻蚀削弱件120全部覆盖所述压环110的上表面，且所述刻蚀削弱件120的边缘与所述压环110的边缘对齐。
本实施例结构的压环组件100，刻蚀削弱件120全部覆盖所述压环110的上表面，且所述刻蚀削弱件120的边缘与所述压环110的边缘对齐，可以使得该结构的压环组件100结构更加紧凑，简化该压环组件100的制作工艺。更优选地，为了使得压环组件100的结构更加紧凑，该刻蚀削弱件120和所述压环100也可以一体形成。
优选地，为了进一步地提高多片晶片300的刻蚀工艺均匀性，如图4所示，所述刻蚀削弱件120的厚度满足下述关系式：
Kt＝(Ht-10)；
100mm≤Ht≤200mm；
其中，所述Kt为所述刻蚀削弱件120的厚度，所述Ht为所述压环110的下表面至所述刻蚀削弱件120的上表面的距离。
优选地，作为刻蚀削弱件120的一种具体制作材料，该刻蚀削弱件120可以采用含有碳元素的材料制成。
本实施例结构的压环组件100，其中的刻蚀削弱件120采用含有碳元素的材料所制作形成，因此，可以改变靠近刻蚀削弱件120位置处的外圈结构的晶片300的刻蚀氛围，使其同样存在刻蚀光阻的氛围，从而能够降低该位置处的刻蚀速率，提高刻蚀工艺均匀性，提高制作良率，降低制作成本。
优选地，上述刻蚀削弱件120采用石墨或碳化硅材料制成。
本实施例中，采用石墨或碳化硅材料制成的刻蚀削弱件120，由于该两种材料包括大量的碳元素，因此，能够有效改善靠近刻蚀削弱件120处的外圈结构的晶片300的刻蚀氛围，使得该位置处存在刻蚀光阻的氛围，有效降低该位置处的晶片300的刻蚀速率，进一步地提高多片晶片300的工艺均匀性，降低制作成本。
另外，对于压环110的制作材料并没有作出限定，可以采用目前普遍使用的陶瓷材料(包括Al2O3)制作形成压环110。
下面，以利用陶瓷材料制作形成的压环110以及利用石墨材料制作形成的刻蚀削弱件120为例，对刻蚀工艺原理进行说明：
光刻胶的主要成分为C，C与Al2O3和BCl3所形成的自由基Cl反应形成CCl4。具体地化学反应式如下：
BCl3→(电离)BClx+Cl(x＝1，2) (1)
Al2O3+BClx→Al+BOCly+(3-y)Cl(y＝1，2，3) (2)
Al+Cl→AlCl3 (3)
C+Cl→CCl4 (4)
从上述化学反应式可以看出，如果不存在刻蚀削弱件120，如图5所示，由于外圈结构的晶片300处相对内圈结构、中圈结构的晶片300的位置处的刻蚀光阻的氛围较弱，而在等离子体中，Al2O3和BClx反应所生成的自由基Cl是均匀分布的，因此，外圈结构的晶片300的位置处的光刻胶层310的刻蚀速率慢，而内圈结构、中圈结构的刻蚀晶片300的光刻胶层310刻蚀速率快。这会造成托盘210上不同位置处的多片晶片300的刻蚀选择比不同。因此，在刻蚀条件(刻蚀时间、刻蚀液等)一样的情况下，最终会使得外圈结构的晶片300的刻蚀高度相对较低，而内圈结构、中圈结构的晶片300的刻蚀高度相对较高，从而导致托盘210上不同位置处的多片晶片300出现工艺均匀性超标的现象。
因此，结合上述分析，使用本发明的压环组件100，由于在压环110上设置有刻蚀削弱件120，因此，其可以改善外圈结构的晶片300处的刻蚀光阻氛围，降低刻蚀速率，从而提高刻蚀工艺均匀性，提高制作良率，降低制作成本。
本发明的第二方面，如图6所示，提供一种反应腔室200。该反应腔室200包括承载台220和压环组件100，所述承载台220位于所述反应腔室200内，用于承载托盘210。其中，所述压环组件100包括前文记载的所述压环组件100，所述压环110的下表面与托盘210上表面的边缘接触，以将所述托盘210固定在所述承载台220上。
本实施例结构的反应腔室200，具有上述结构的压环组件100，该压环组件100设置有刻蚀削弱件120，该刻蚀削弱件120能够改变托盘210上靠近刻蚀削弱件120处的外圈结构的晶片300的刻蚀环境，使其受到刻蚀光阻氛围的影响，因此，能够降低该位置处的刻蚀速率，从而能够提高托盘210上多片晶片300的工艺均匀性，提高晶片300的制作良率，降低制作成本。
另外，也可以利用该结构的反应腔室200对单个晶片300进行刻蚀，能够有效提高单个晶片300边缘处的刻蚀选择比，提高单个晶片300的片内均匀性。单个晶片300的中心处，其刻蚀环境受到光刻胶的影响，也即存在刻蚀光阻的氛围，而单个晶片300的边缘处，其靠近压环110，由于本结构的压环组件100，在压环110上表面设置有刻蚀削弱件120，这样，单个晶片300的边缘处的刻蚀环境受到刻蚀削弱件120的影响，也即该刻蚀削弱件120能够改变单个晶片300的边缘处的刻蚀氛围，使得单个晶片300的边缘处和中心处一样受到刻蚀光阻的图形氛围，从而能够提高单个晶片300的边缘处和中心处的刻蚀光阻的一致性，进而能够提高晶片300的片内均匀性，提高晶片300的制作良率。
另外，如图6所示，该结构的反应腔室200还可以包括位于反应腔室顶部的射频源组件240以及密封托盘210和承载台220之间的间隙的密封圈250，该射频源组件240包括射频源241、线圈242以及介质窗243，射频源241向线圈242提供射频能量，线圈242将射频能量通过介质窗243耦合到反应腔室200内，以产生等离子体，以便利用该等离子刻蚀晶片300。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种压环组件，所述压环组件包括压环，所述压环的下表面用于与待加工件上表面的边缘接触，以将所述待加工件固定在承载台上，其特征在于，所述压环组件还包括刻蚀削弱件，所述刻蚀削弱件设置在所述压环的上表面，且所述刻蚀削弱件在所述待加工件上表面的正投影至少有一部分落在所述待加工件上表面内，以降低靠近所述刻蚀削弱件的待加工件上表面的刻蚀速率。
2.根据权利要求1所述的压环组件，其特征在于，所述刻蚀削弱件全部覆盖所述压环的上表面，且所述刻蚀削弱件的边缘与所述压环的边缘对齐。
3.根据权利要求1所述的压环组件，其特征在于，所述刻蚀削弱件和所述压环一体形成。
4.根据权利要求1所述的压环组件，其特征在于，所述刻蚀削弱件的厚度满足下述关系式：
Kt＝(Ht-10)；
其中，所述Kt为所述刻蚀削弱件的厚度，所述Ht为所述压环的下表面至所述刻蚀削弱件的上表面的距离。
5.根据权利要求4任所述的压环组件，其特征在于，100mm≤Ht≤200mm。
6.根据权利要求1至5任意一项所述的压环组件，其特征在于，所述刻蚀削弱件采用含有碳元素的材料制成。
7.根据权利要求6所述的压环组件，其特征在于，所述刻蚀削弱件采用石墨或碳化硅材料制成。
8.根据权利要求1至5任意一项所述的压环组件，其特征在于，所述压环采用陶瓷材料制成。
9.一种反应腔室，包括承载台和压环组件，所述承载台位于所述反应腔室内，用于承载晶片，其特征在于，所述压环组件包括权利要求1至8任意一项所述的压环组件，所述压环的下表面与晶片上表面的边缘接触，以将所述晶片固定在所述承载台上。
10.一种反应腔室，包括承载台、托盘和压环组件，所述承载台位于所述反应腔室内，用于承载托盘，所述托盘用于承载多个晶片，其特征在于，所述压环组件包括权利要求1至8任意一项所述的压环组件，所述压环的下表面与所述托盘上表面的边缘接触，以将所述托盘固定在所述承载台上。
CN201710485832.0A 2017-06-23 2017-06-23 压环组件和反应腔室 Pending CN109119373A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710485832.0A CN109119373A (zh) 2017-06-23 2017-06-23 压环组件和反应腔室

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710485832.0A CN109119373A (zh) 2017-06-23 2017-06-23 压环组件和反应腔室

Publications (1)

Publication Number Publication Date
CN109119373A true CN109119373A (zh) 2019-01-01

Family

ID=64732101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710485832.0A Pending CN109119373A (zh) 2017-06-23 2017-06-23 压环组件和反应腔室

Country Status (1)

Country Link
CN (1) CN109119373A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1426597A (zh) * 2000-03-31 2003-06-25 兰姆研究公司 改善蚀刻多晶硅的均匀性和减少其蚀刻速率变化的方法
CN204651300U (zh) * 2015-05-21 2015-09-16 安徽三安光电有限公司 一种承载盘及刻蚀设备
CN106548967A (zh) * 2015-09-18 2017-03-29 北京北方微电子基地设备工艺研究中心有限责任公司 承载装置以及半导体加工设备
CN106876315A (zh) * 2015-12-14 2017-06-20 北京北方微电子基地设备工艺研究中心有限责任公司 压环、预清洗腔室及半导体加工设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1426597A (zh) * 2000-03-31 2003-06-25 兰姆研究公司 改善蚀刻多晶硅的均匀性和减少其蚀刻速率变化的方法
CN204651300U (zh) * 2015-05-21 2015-09-16 安徽三安光电有限公司 一种承载盘及刻蚀设备
CN106548967A (zh) * 2015-09-18 2017-03-29 北京北方微电子基地设备工艺研究中心有限责任公司 承载装置以及半导体加工设备
CN106876315A (zh) * 2015-12-14 2017-06-20 北京北方微电子基地设备工艺研究中心有限责任公司 压环、预清洗腔室及半导体加工设备

Similar Documents

Publication Publication Date Title
TWI689995B (zh) 被處理體之處理方法
US7915698B2 (en) Nitride semiconductor substrate having a base substrate with parallel trenches
EP3007208A1 (en) Method of processing target object
JP2014502061A5 (zh)
JP2015119170A (ja) 半導体チップの製造方法、半導体チップ、及び半導体装置
CN104364916B (zh) 发光器件和用于创建发光器件的方法
JP2017118145A (ja) 半導体チップ及び半導体装置
EP3062338A1 (en) Etching method
CN1784510A (zh) 反应性离子蚀刻用掩膜材料、掩膜以及干蚀刻方法
US9921467B2 (en) Mask blank and mask and fabrication method thereof
TW593712B (en) Mask and method for of manufacturing the same, and method of manufacturing electroluminescent device
US20220115238A1 (en) Etching method, method of manufacturing semiconductor chip, and method of manufacturing article
CN104170068A (zh) 用于低蚀刻速率硬模膜的具有氧掺杂的pvd氮化铝膜
US7452823B2 (en) Etching method and apparatus
CN109119373A (zh) 压环组件和反应腔室
JP2015095501A (ja) パターン形成方法とこれを用いたインプリントモールドの製造方法およびそれらに用いるインプリントモールド
JP2015111607A (ja) パターン形成方法
JP2005322811A (ja) 半導体装置および半導体装置の製造方法
TW463239B (en) Silicon epitaxial wafer and its manufacturing method
JP2011134800A (ja) エッチング方法及びプラズマ処理装置
CN102054665A (zh) 外延基片处理方法
US10134601B2 (en) Zinc oxide-based mask for selective reactive ion etching
JP5550196B2 (ja) 基板エッチング方法およびサファイア基板の製造方法
KR20140018956A (ko) 레지스트 패턴의 형성 방법 및 그것을 사용한 패턴화 기판의 제조 방법
JP2003068835A (ja) 真空チャック

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190101

RJ01 Rejection of invention patent application after publication