CN109102072A - 一种基于单电子晶体管的忆阻突触脉冲神经网络电路设计方法 - Google Patents

一种基于单电子晶体管的忆阻突触脉冲神经网络电路设计方法 Download PDF

Info

Publication number
CN109102072A
CN109102072A CN201811008158.8A CN201811008158A CN109102072A CN 109102072 A CN109102072 A CN 109102072A CN 201811008158 A CN201811008158 A CN 201811008158A CN 109102072 A CN109102072 A CN 109102072A
Authority
CN
China
Prior art keywords
memristor
cynapse
electronic transistor
neuron
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811008158.8A
Other languages
English (en)
Other versions
CN109102072B (zh
Inventor
张小红
龙克柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi University of Science and Technology
Original Assignee
Jiangxi University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi University of Science and Technology filed Critical Jiangxi University of Science and Technology
Priority to CN201811008158.8A priority Critical patent/CN109102072B/zh
Publication of CN109102072A publication Critical patent/CN109102072A/zh
Application granted granted Critical
Publication of CN109102072B publication Critical patent/CN109102072B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Neurology (AREA)
  • Geometry (AREA)
  • Artificial Intelligence (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种基于单电子晶体管的忆阻突触脉冲神经网络电路设计方法，通过改进基于两个忆阻反向串联的突触结构，并设计出新的忆阻窗函数，使该忆阻突触模型具有线性性质，便于简化权值调节。同时基于单电子晶体管设计脉冲神经元，简化脉冲神经元的结构，用该网络实现了联想记忆建立、联想记忆遗忘联想记忆再建、联想记忆转移等过程。本发明设计简单，丰富了忆阻及神经网络的功能，拓宽了单电子晶体管的应用范围，具有广阔的仿生应用前景，为神经网络集成电路提供了新的方向。

Description

一种基于单电子晶体管的忆阻突触脉冲神经网络电路设计 方法
技术领域
本发明属于脉冲神经网络和电子信息科学领域，涉及单电子晶体管运用、忆阻突触电路设计与仿真实现，特别是脉冲神经网络的设计及运用。
背景技术
人脑是一个低功耗，高速并行处理系统，与此同时，人脑还有一定的容错率。因此，如果将这些特性运用于人工智能，则将会极大促进人工神经网络发展。在传统的神经网络中，连续信号被当作信号传输形式，然而，连续信号却不能有效的模拟生物神经系统的某些特性，比如：复杂分类和模式识别、自适应学习、输出预测等。因此，第三代神经网络即脉冲神经网络应运而生，脉冲神经网络有许多的计算模型和硬件模型，同时，神经元运用脉冲处理信息，这一点和生物系统相同。
人脑是一个庞大的系统，有1014数量级和1010数量级的突触和神经元，这就对制作人工突触及神经元器件的尺寸和功耗提出了严格的要求。忆阻器作为第四种基本元件于1971年被蔡少棠提出，并于2008年由惠普实验室成功制造出来。忆阻器具有记忆功能，能够记住流经过的电荷，这与突触的功能相类似，更重要的是，忆阻器同时具备低功耗及纳米级尺寸，这就让忆阻器成为了仿人工突触的基本器件。单电子晶体管也是一种纳米级器件，也具有低功耗的特定性，同时，由于其门极电压线性变化而产生的库伦震荡脉冲，与脉冲神经元产生的脉冲十分相识，因此，可以使用单电子晶体管制作脉冲神经元。
发明内容
本发明的目的是提出一种基于单电子晶体管的忆阻突触脉冲神经网络电路设计方法。
为了实现单电子晶体管脉冲神经元和忆阻突触，本发明首先改进了忆阻突触结构，并提出了新的忆阻窗函数，使该忆阻突触具有线性性质，便于简化权值控制。其次，确定单电子晶体管模型，并设置合适的参数，基于该单电子晶体管，设计出脉冲神经元。最后基于单电子晶体管脉冲神经元和忆阻突触构建脉冲神经网络，并验证其性能。
本发明所述的一种基于单电子晶体管的忆阻突触脉冲神经网络电路设计方法，包括以下步骤：
(S1)在反向串联惠普线性忆阻突触模型上，改进和优化忆阻突触结构，去掉该突触中与忆阻并联的开关，同时在两个忆阻反向连接处连接上一个串联的n沟道MOS场效应晶体管和p沟道MOS场效应晶体管，便于突触权值更新及增强神经元之间的联系。
(S2)设计新的忆阻窗函数：
F(x)＝stp(-sign(i)·x+stp(i))
其中，x变量为忆阻模型中掺杂比例，i为流经忆阻的电流。
stp为阶跃函数，其表达式为：
sign为符号函数，其表达式为：
并将新的忆阻窗函数F(x)运用到步骤(S1)中的忆阻模型中，提高忆阻突触的线性控制性能。
(S3)确定单电子晶体管的模型，并调整其参数，使其产生的库伦震荡脉冲与生物神经元脉冲具有相似的频率及幅度。
(S4)设计基于步骤(S3)中的单电子晶体管的脉冲神经元电路，使之可以收集并产生脉冲。
(S5)基于步骤(S2)中忆阻突触和步骤(S4)中单电子晶体管的脉冲神经元设计脉冲神经网络，并用PSPICE(Simulation Program with Integrated Circuit Emphasis)仿真验证该网络的性能。
进一步地，本发明的具体步骤如下：
步骤1：改进忆阻突触结构。
根据现有的反向串联惠普线性忆阻突触模型(如图1所示)，去掉该突触中与忆阻并联的开关，同时在两个忆阻反向连接处连接上一个串联的n沟道MOS场效应晶体管和p沟道MOS场效应晶体管，以增强控制能力。改进后的忆阻突触如图2所示。其惠普线性忆阻模型为：
M(t)＝RONx(t)+ROFF(1-x(t)) (1)
v(t)＝M(t)*i(t) (3)
其中，M(t)忆阻值，RON和ROFF分别为忆阻最小和最大值，x(t)为忆阻模型中掺杂比例，为常系数，uv为离子漂移系数，D为忆阻长度。
步骤2：设计新的忆阻窗函数。
为了解决惠普线性忆阻的端溢出(terminal overflow)及端锁效应(terminallock)，并且增加忆阻突触的线性性能，以便突触权值调节，设计窗函数如下：
F(x)＝stp(-sign(i)·x+stp(i))) (4)
其中，x变量为忆阻模型中掺杂比例，i为流经忆阻的电流。
stp为阶跃函数，其表达式为：
sign为符号函数，其表达式为：
绘制该窗函数图像如图3所示。将窗函数应用于步骤1中的忆阻模型中，即将(2)式改成：
用PSpice绘制加窗数后的忆阻突触电路如图4所示，根据串联电路分压原理，该突触的权值可以表示为M1和M2为图4中构成突触忆阻的阻值。
步骤3：设置单电子晶体管模型和参数。
图5为单电子晶体管SPICE(Simulation Program with Integrated CircuitEmphasis)等效模型。图中G1为单电子晶体管的内部等效电流，E1为单电子晶体管的等效岛电压，通过合适的内部参数设置得到G1和E1。在恒定的源极电压Vs，线性变化的门极电压Vg1和Vg2接地的情况下，单电子晶体管的内电阻Rs和Rd与输出电压脉冲Vd幅度有关；同时，门电容Cg1与输出脉冲Vd形状和频率有关。通过设置合适的内电阻及门电容，在恒定的源极电压Vs，线性变化的门极电压Vg1及Vg2接地的情况下，单电子晶体管漏极的输出电压脉冲Vd如图6所示。
步骤4：设计单电子晶体管的脉冲神经元电路。
由于RC电路具有充放电效应，基于步骤3利用RC电路当作神经元的脉冲收集部分。同时，设置脉冲神经元的激活阈值电压VT，并将LM219作为阈值比较器，以比较RC电路电压。当RC电压大于阈值电压VT时，LM219输出高电平激活单电子晶体管，则神经元输出脉冲；当RC电压小于阈值电压VT时，LM219无输出，则整个神经元无脉冲输出。由于比较器输出电压较大，不能直接用于驱动单电子晶体管，所以在比较器输出接一个N沟道MOS场效应晶体管T1进行电压转换。单电子晶体管的驱动能力较低，所以在其漏极输出接一个N沟道MOS场效应晶体管T2增大驱动能力，以驱动下一级突触。基于单电子晶体管的脉冲神经元的PSPICE电路图如图7所示。
步骤5：设计基于单电子晶体管的忆阻突触脉冲神经网络电路。
利用步骤4的脉冲神经元及步骤2中的忆阻突触按照电路图中所示的端口标号进行连接，并加入如图8所示的反馈电路，则构成了基于单电子晶体管的忆阻突触的脉冲神经网络，如图9所示。该网络由4个脉冲神经元构成，即3个突触前神经元(N1，N2，N3)和1个突触后神经元(N4)，这些神经元由3个忆阻突触(S14，S24，S34)连接。
本发明的特点在于：通过对惠普忆阻突触的改进，提高了忆阻突触的控制能力，同时对该忆阻模型运用了新的窗函数，增强该忆阻突触权值的线性调节能力，单个忆阻值(M1，M2)为线性，则该突触权值也为线性，所以突触权值更新为线性过程，简化了权值调节。其次，基于调整参数后的单电子晶体管建立了脉冲神经元模型，简化了神经元的结构。最后，利用所提出的忆阻突触和单电子晶体管脉冲神经元建立了脉冲神经网络，并利用PSPICE在本发明中的脉冲神经网络上实现了联想记忆建立、联想记忆遗忘、联想记忆再建、联想记忆转移等功能。
附图说明
图1为现有的反向串联惠普线性忆阻突触模型。
图2为本发明改进忆阻突触模型。
图3为本发明中提出的新的窗函数图像。(a)为忆阻电流i＞0时窗函数图像，(b)为忆阻电流i≤0时窗函数图像。
图4为本发明中改进后的加窗函数的忆阻突触PSpice电路示意图。其中，T1，T2分别为N沟道MOS场效应晶体管和P沟道MOS场效应晶体管；忆阻M1和M2的端口1，2，3分别为电流输入端(PLUS)，电流输出端(MINUS)，忆阻值测量端(MEMRISTANCE)；R1和R2为下拉电阻便于端口3忆阻值测量。
图5为单电子晶体管SPICE模型。其中，白色电压源Vs，Vd，Vg1，Vg2为单电子晶体管模型的外部电压，灰色源G1，E1为单电子晶体管模型的内部源；G1为单电子晶体管的内部等效电流源，E1为单电子晶体管的等效岛电压；C1，C2别分为源极电容和漏极电容，Cg1和Cg2为门极电容。
图6为本发明中单电子晶体管输出电压脉冲。
图7为本发明中基于单电子晶体管的脉冲神经元PSpice电路。其中，T1和T2为两个相同的NMOS管，V1为线性变化的电压源，VCC为固定电压源。
图8为本发明中用于脉冲神经网络的反馈电路，其中反馈正电压VP为1.5V，反馈负电压VN为-1.5V；T1，T2及T3为阈值为1V的n沟道场效应晶体管，T4为阈值为-1V的p沟道场效应晶体管。
图9为本发明中基于单电子晶体管的忆阻突触脉冲神经网络PSpice电路。其中，N字母开头的表示基于单电子晶体管的脉冲神经元，即图6电路；M字母开头的表示忆阻；S字母表示忆阻突触，即图4电路；F字母开头的为反馈电路，即图7电路。
图10为本发明中该脉冲神经网络的各层神经元的输出。N1OUTPUT，N2OUTPUT，N3OUTPUT，N4OUTPUT分别为N1神经元输出，N2神经元输出，N3神经元输出，N4神经元输出；建立、遗忘、再建、转移分别代表联想记忆建立、联想记忆遗忘、联想记忆再建、联想记忆转移。
具体实施方式
以下将结合附图对本发明作进一步详细描述。
实施例1：基于单电子晶体管的忆阻突触脉冲神经网络PSPICE仿真电路参数设置。
设置图7中单电子脉冲神经元参数。C1和R1构成脉冲收集电路，其值分别为50uF和10MΩ，R3，R4及R5设为10MΩ，R2为10KΩ。由于单电子晶体管驱动能力较弱，所以将场效应管T2的栅极接单电子晶体管漏极以驱动下一级忆阻突触，并设置其阈值为0V；当神经元处于静息状态时，为了防止比较器LM219的噪声电压误触发场效应管T1，影响单电子晶体管的状态，所以应将T1的阈值应设为较大值(不大于比较器最大输出电压5V)，本发明中T1的阈值设为1V。VCC为5mV，V1为电压变化率为0.25V/s的线性门电压。
设置图9中忆阻器模型的参数，本设计中各忆阻模型类型一致，其基本参数如表1所示：
表1忆阻器模型参数
RON和ROFF分别为最小和最大忆阻值，uv为忆阻器中离子的迁移速率，D为忆阻器长度。同时，图9中各忆阻器初值如表2所示：
表2各忆阻器初值
结合表2和图9中各突触中忆阻连接情况，根据串联分压原理可得，仅S24(M3和M4组成，)为大权值突触，其余突触皆为小权值突触生物神经网络中的固定大权值突触连接强度不易更改，所以电路中省略了反馈信号对突触S24的影响，略去了图9中S24的反馈电路，仅留下S14和S34的反馈电路(划线框中F14和F34)。
经过以上步骤即完成了基于单电子晶体管的忆阻突触脉冲神经网络PSPICE仿真电路的参数设置。
实施例2：基于单电子晶体管的忆阻突触脉冲神经网络的联想记忆仿真。
为了验证该脉冲神经网络的功能，在图9所示脉冲网络上进行联想记忆建立、联想记忆遗忘、联想记忆再建、联想记忆转移等功能。设置各个突触前神经元(N1，N2，N3)的状态，如表3所示。
表3各突触前神经元状态
其中，当某个神经元状态为“Y”时，则对该神经元中的单电晶体管的源极输入幅度为5mV，持续时间为0.6s的电压，表示该神经元兴奋0.6秒；当为“N”时，表示该神经元处于静息状态，即不输入任何电压。同时，根据赫布学习规则，如果两个神经元同时被激发则两个神经元之间的联系会被强化(学习)，反之，如何两个神经元总是不能同步激发，则两个神经元之间的联系会越来越弱(遗忘)。当根据上述规则，则整个电路中各阶段的突触前神经元的状态设计如表3所示，整个仿真过程持续时间为7.2s。
本设计中的脉冲神经网络突触前后神经元(N1，N2，N3，N4)的输出脉冲情况如图10所示，相应地，表4列出了神经元的各阶段的状态。
表4神经元状态各阶段状态
结合图10和表4，仿真中各神经元状态解释如下：
(1)阶段1-3为网络的测试阶段，即各阶段仅有一个突触前神经元被激活，且仅当N2处于激活状态时，突触后神经元N4才响应，这与开始设置S2为是固定大权值突触是相符的。同时也说明了，只要两个神经元之间的突触权值足够大，则突触前神经元就可以激活突触后神经元；
(2)阶段4为神经元N1的联想记忆建立过程，同时激活神经元N1和N2，神经元N4有输出。
(3)阶段5为神经元N1的联想记忆测试，仅激活神经元N1，神经元N4有输出，表明了神经元N1的联想学习成功；
(4)阶段6为神经元N1的联想记忆遗忘过程，仅激活神经元N2，神经N4输出。
(5)阶段7为联想记忆测试，再次仅激活神经元N1，此时神经元N4无输出，表明神经元N1的联想记忆遗忘，验证了阶段6的联想记忆遗忘过程；
(6)阶段8为神经元N1的联想记忆再建，再次重复阶段4的联想记忆建立过程，N4仍有输出。
(7)阶段9为联想记忆测试，仅激活神经元N1，而神经元N4有输出，表明N1的联想记忆再次成功建立；
(8)阶段10为了联想记忆转移，同时只激活N2和N3，神经元N4有输出；
(9)阶段11和阶段12为联想记忆测试，从表4和图10可知，N1无法激活N4而N3可以激活N4，说明联想记忆已经由N1转移到N3。
以上仿真结果表明，所提出基于单电子晶体管的忆阻突触脉冲神经网络电路设计方法是可行和有效的，能够有效的根据赫布学习规则进行学习。

Claims (1)

1.一种基于单电子晶体管的忆阻突触脉冲神经网络电路设计方法，其特征是包括以下步骤：
(S1)在反向串联惠普线性忆阻突触模型上，去掉该突触中与忆阻并联的开关，同时在两个忆阻反向连接处连接上一个串联的n沟道MOS场效应晶体管和p沟道MOS场效应晶体管；
(S2)设计新的忆阻窗函数：
F(x)＝stp(-sign(i)·x+stp(i))
其中，x变量为忆阻模型中掺杂比例，i为流经忆阻的电流；
stp为阶跃函数，其表达式为：
sign为符号函数，其表达式为：
并将新的忆阻窗函数F(x)运用到步骤(S1)中的忆阻模型中；
(S3)确定单电子晶体管的模型，并调整其参数，使其产生的库伦震荡脉冲与生物神经元脉冲具有相似的频率及幅度；
(S4)设计基于步骤(S3)中的单电子晶体管的脉冲神经元电路，使之可以收集并产生脉冲；
(S5)基于步骤(S2)中忆阻突触和步骤(S4)中单电子晶体管的脉冲神经元设计脉冲神经网络，并用PSPICE仿真验证该网络的性能。
CN201811008158.8A 2018-08-31 2018-08-31 一种基于单电子晶体管的忆阻突触脉冲神经网络电路设计方法 Active CN109102072B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811008158.8A CN109102072B (zh) 2018-08-31 2018-08-31 一种基于单电子晶体管的忆阻突触脉冲神经网络电路设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811008158.8A CN109102072B (zh) 2018-08-31 2018-08-31 一种基于单电子晶体管的忆阻突触脉冲神经网络电路设计方法

Publications (2)

Publication Number Publication Date
CN109102072A true CN109102072A (zh) 2018-12-28
CN109102072B CN109102072B (zh) 2021-11-23

Family

ID=64864429

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811008158.8A Active CN109102072B (zh) 2018-08-31 2018-08-31 一种基于单电子晶体管的忆阻突触脉冲神经网络电路设计方法

Country Status (1)

Country Link
CN (1) CN109102072B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110957423A (zh) * 2019-12-06 2020-04-03 苏州大学 聚磷酸铵忆阻器及其制备方法与在制备人工突触模拟器件中的应用
CN114936626A (zh) * 2022-05-19 2022-08-23 常州大学 一种用于离散神经元网络的初值控制方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101971166A (zh) * 2008-03-14 2011-02-09 惠普开发有限公司 神经形态电路
US20120317063A1 (en) * 2011-06-08 2012-12-13 Postech Academy-Industry Foundation Synapse for function cell of spike timing dependent plasticity (stdp), function cell of stdp, and neuromorphic circuit using function cell of stdp
CN105701541A (zh) * 2016-01-13 2016-06-22 哈尔滨工业大学深圳研究生院 一种基于忆阻器脉冲神经网络的电路结构
CN107085628A (zh) * 2017-03-21 2017-08-22 东南大学 一种细胞神经网络可调权值模块仿真方法
US20170243108A1 (en) * 2016-02-19 2017-08-24 International Business Machines Corporation Current Mirror Scheme for An Integrating Neuron Circuit
CN107122555A (zh) * 2017-05-03 2017-09-01 湖北科技学院 一种惠普忆阻模型的等效模拟电路
US9753959B2 (en) * 2013-10-16 2017-09-05 University Of Tennessee Research Foundation Method and apparatus for constructing a neuroscience-inspired artificial neural network with visualization of neural pathways
CN108154225A (zh) * 2016-12-06 2018-06-12 上海磁宇信息科技有限公司 一种使用模拟计算的神经网络芯片
WO2018140539A1 (en) * 2017-01-26 2018-08-02 Hrl Laboratories, Llc A scalable, stackable, and beol-process compatible integrated neuron circuit

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101971166A (zh) * 2008-03-14 2011-02-09 惠普开发有限公司 神经形态电路
US20120317063A1 (en) * 2011-06-08 2012-12-13 Postech Academy-Industry Foundation Synapse for function cell of spike timing dependent plasticity (stdp), function cell of stdp, and neuromorphic circuit using function cell of stdp
US9753959B2 (en) * 2013-10-16 2017-09-05 University Of Tennessee Research Foundation Method and apparatus for constructing a neuroscience-inspired artificial neural network with visualization of neural pathways
CN105701541A (zh) * 2016-01-13 2016-06-22 哈尔滨工业大学深圳研究生院 一种基于忆阻器脉冲神经网络的电路结构
US20170243108A1 (en) * 2016-02-19 2017-08-24 International Business Machines Corporation Current Mirror Scheme for An Integrating Neuron Circuit
CN108154225A (zh) * 2016-12-06 2018-06-12 上海磁宇信息科技有限公司 一种使用模拟计算的神经网络芯片
WO2018140539A1 (en) * 2017-01-26 2018-08-02 Hrl Laboratories, Llc A scalable, stackable, and beol-process compatible integrated neuron circuit
CN107085628A (zh) * 2017-03-21 2017-08-22 东南大学 一种细胞神经网络可调权值模块仿真方法
CN107122555A (zh) * 2017-05-03 2017-09-01 湖北科技学院 一种惠普忆阻模型的等效模拟电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
ZHOU, E.R 等: "An improved memristor model for brain-inspired computing", 《CHINESE PHYSICS B》 *
杨玖 等: "一种反向串联忆阻突触电路的设计及应用", 《中国科学:信息科学》 *
王双军: "基于忆阻突触的神经网络及其应用研究", 《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110957423A (zh) * 2019-12-06 2020-04-03 苏州大学 聚磷酸铵忆阻器及其制备方法与在制备人工突触模拟器件中的应用
CN110957423B (zh) * 2019-12-06 2023-05-05 苏州大学 聚磷酸铵忆阻器及其制备方法与在制备人工突触模拟器件中的应用
CN114936626A (zh) * 2022-05-19 2022-08-23 常州大学 一种用于离散神经元网络的初值控制方法
CN114936626B (zh) * 2022-05-19 2023-10-27 常州大学 一种用于离散神经元网络的初值控制方法

Also Published As

Publication number Publication date
CN109102072B (zh) 2021-11-23

Similar Documents

Publication Publication Date Title
Liu et al. Self-powered artificial auditory pathway for intelligent neuromorphic computing and sound detection
CN103246904B (zh) 基于阻变忆阻器的时间关联学习神经元电路及其实现方法
CN104573238B (zh) 一种忆阻细胞神经网络的电路设计方法
KR102230784B1 (ko) Stdp 동작을 위한 시냅스 회로 및 시냅스 회로를 포함하는 뉴로모픽 시스템
JP6906602B2 (ja) 人工ニューロン
CN106779059A (zh) 一种基于忆阻的巴普洛夫联想记忆的人工神经网络电路
Wang et al. A memristor neural network using synaptic plasticity and its associative memory
CN108804786A (zh) 一种联想神经网络突触权值可塑的忆阻模型电路设计方法
CN110097182B (zh) 用神经激活梯度λ控制的三维Hopfield神经网络模型实现电路
Huayaney et al. Learning in silicon beyond STDP: a neuromorphic implementation of multi-factor synaptic plasticity with calcium-based dynamics
CN109102072A (zh) 一种基于单电子晶体管的忆阻突触脉冲神经网络电路设计方法
CN109978159A (zh) 一种简易的Fitzhugh-Nagumo神经元电路
CN112465134A (zh) 一种基于lif模型的脉冲神经网络神经元电路
Joshi et al. A biomimetic fabricated carbon nanotube synapse for prosthetic applications
CN108446762A (zh) 一种基于mos场效应晶体管的模拟脉冲神经元的硬件电路及其应用
Burman et al. Implementation of a Spiking Neuron in CMOS
Huayaney et al. A VLSI implementation of a calcium-based plasticity learning model
CN102789594B (zh) 一种基于diva神经网络模型的语音生成方法
CN107590360A (zh) 基于fpga的神经元离子通道动态特性实验平台
CN114169511A (zh) 一种基于实物忆阻器的联想记忆电路及方法
Hasan et al. Hardware model based simulation of spiking neuron using phase plane
Yang et al. A flexible artificial synapse for neuromorphic system
Mannan et al. Neuro-Memristive Circuit for Bio-Synaptic Plasticity
Filynyuk et al. Neural network based on the negatrons
Han et al. Memristor-Based Neural Network Circuit of Associative Memory With Occasion Setting

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant