CN109076181A - 摄像元件及摄像装置 - Google Patents

摄像元件及摄像装置 Download PDF

Info

Publication number
CN109076181A
CN109076181A CN201780020504.1A CN201780020504A CN109076181A CN 109076181 A CN109076181 A CN 109076181A CN 201780020504 A CN201780020504 A CN 201780020504A CN 109076181 A CN109076181 A CN 109076181A
Authority
CN
China
Prior art keywords
signal
storage unit
comparing section
photoelectric conversion
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780020504.1A
Other languages
English (en)
Other versions
CN109076181B (zh
Inventor
松本繁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to CN202111171827.5A priority Critical patent/CN113923389A/zh
Publication of CN109076181A publication Critical patent/CN109076181A/zh
Application granted granted Critical
Publication of CN109076181B publication Critical patent/CN109076181B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

摄像元件具备：光电转换部，其对入射的光进行光电转换并生成电荷；和AD转换部，其具有：比较部，所述比较部对由所述光电转换部生成的电荷所产生的信号与基准信号进行比较；第1存储部，所述第1存储部设于第1电路层且存储基于从所述比较部输出的信号的第1信号；和第2存储部，所述第2存储部设于层叠在所述第1电路层上的第2电路层且存储基于从所述比较部输出的信号的第2信号。

Description

摄像元件及摄像装置
技术领域
本发明涉及摄像元件及摄像装置。
背景技术
已知有对来自像素的信号进行模数转换，使数字信号存储在存储部中的摄像元件(专利文献1)。但是，在现有技术中，若配置多个存储部，则摄像元件的芯片面积增大。
现有技术文献
专利文献
专利文献1：日本国特开2013-30997号公报
发明内容
根据本发明的第1方式，摄像元件具备：光电转换部，其对入射的光进行光电转换并生成电荷；和AD转换部，其具有：比较部，所述比较部对由所述光电转换部生成的电荷所产生的信号与基准信号进行比较；第1存储部，所述第1存储部设于第1电路层且存储基于从所述比较部输出的信号的第1信号；和第2存储部，所述第2存储部设于层叠在所述第1电路层上的第2电路层，且存储基于从所述比较部输出的信号的第2信号。
根据本发明的第2方式，摄像元件具备：光电转换部，其对入射的光进行光电转换并生成电荷；比较部，其对由光电转换部生成的电荷所产生的信号与基准信号进行比较；第1存储部，其设于第1电路层且存储基于从比较部输出的信号的第1信号；和第2存储部，其设于第2电路层，且存储基于从比较部输出的信号的第2信号，从光入射侧起设有第1电路层和第2电路层。
根据本发明的第3方式，摄像元件具备：第1电路层，其具有比较部，该比较部对由光电转换部(其对入射的光进行光电转换并生成电荷)生成的电荷所产生的信号与基准信号进行比较；和第2电路层，其层叠在所述第1电路层上且具有存储部，该存储部存储基于从所述比较部输出的信号的信号。
根据本发明的第4方式，摄像装置具备：第1或第2或第3方式所述的摄像元件；和图像生成部，其基于来自所述摄像元件的信号而生成图像数据。
附图说明
图1是表示第1实施方式的摄像装置的构成的框图。
图2是表示第1实施方式的摄像元件的剖面结构的图。
图3是表示第1实施方式的摄像元件的构成的框图。
图4是表示第1实施方式的像素的构成的电路图。
图5是表示第1实施方式的摄像元件的构成的详情的框图。
图6的(a)是表示第1实施方式的AD转换部及全局计数器(global counter)的构成的图。图6的(b)是表示第1实施方式的AD转换部的动作例的时序图。
图7是表示第2实施方式的摄像元件的构成的详情的框图。
图8是用于说明第2实施方式的利用第1存储部及第2存储部存储的数字信号的构成的图。
图9是表示变形例1的摄像元件的构成的详情的框图。
具体实施方式
(第1实施方式)
图1是表示第1实施方式的摄像装置的构成的框图。摄像装置1具备摄像光学系统2、摄像元件3及控制部4。摄像装置1例如为相机。摄像光学系统2将被拍摄体像在摄像元件3上成像。摄像元件3拍摄通过摄像光学系统2成像的被拍摄体像并生成图像信号。摄像元件3例如是CMOS(Complementary Metal Oxide Semiconductor：互补金属氧化物半导体)图像传感器。控制部4向摄像元件3输出用于控制摄像元件3的动作的控制信号。此外，控制部4作为对从摄像元件3输出的图像信号实施各种图像处理并生成图像数据的图像生成部发挥作用。另外，摄像光学系统2能够从摄像装置1装卸。
图2是表示第1实施方式的摄像元件的剖面结构的图。图2所示的摄像元件3是背面照射型的摄像元件。摄像元件3具备第1衬底111、第2衬底112、第3衬底113和第4衬底114。第1衬底111、第2衬底112、第3衬底113及第4衬底114分别由半导体衬底等构成。第1衬底111隔着布线层140和布线层141层叠在第2衬底112上。第2衬底112隔着布线层142和布线层143层叠在第3衬底113上。第3衬底113隔着布线层144和布线层145层叠在第4衬底114上。中空箭头所示的入射光L向Z轴正方向入射。此外，如坐标轴所示，将与Z轴正交的纸面右方向定为X轴正方向，将与Z轴及X轴正交的纸面近前方向定为Y轴正方向。摄像元件3在入射光L入射的方向上层叠有第1衬底111、第2衬底112、第3衬底113和第4衬底114。
摄像元件3还具有微透镜层101、彩色滤光片层102和钝化层103。这些钝化层103、彩色滤光片层102及微透镜层101依次层叠在第1衬底111上。微透镜层101具有多个微透镜ML。微透镜ML将入射的光会聚在后述的光电转换部12。彩色滤光片层102具有多个彩色滤光片F。钝化层103由氮化膜和/或氧化膜构成。
第1衬底111、第2衬底112、第3衬底113及第4衬底114具有第1面105a、106a、107a、108a(其分别设有栅极电极和/或栅极绝缘膜)和与第1面不同的第2面105b、106b、107b、108b。此外，在第1面105a、106a、107a、108a分别设有晶体管等各种元件。在第1衬底111的第1面105a、第2衬底112的第1面106a、第3衬底113的第1面107a及第4衬底114的第1面108a上分别层叠地设有布线层140、141、144、145。此外，在第2衬底112的第2面106b及第3衬底113的第2面107b分别层叠地设有布线层(衬底间连接层)142、143。布线层140～布线层145是包含导体膜(金属膜)及绝缘膜的层，分别配置有多个布线和/或过孔等。
第1衬底111的第1面105a的元件及第2衬底112的第1面106a的元件经由布线层140、141并通过凸块(bump)和/或电极等连接部109电连接。同样地，第3衬底113的第1面107a的元件及第4衬底114的第1面108a的元件经由布线层144、145并通过凸块和/或电极等连接部109电连接。此外，第2衬底112及第3衬底113具有硅贯通电极等的多个贯通电极110。第2衬底112的贯通电极110将设于第2衬底112的第1面106a及第2面106b的电路相互连接，第3衬底113的贯通电极110将设于第3衬底113的第1面107a及第2面107b的电路相互连接。设于第2衬底112的第2面106b的电路及设于第3衬底113的第2面107b的电路经由衬底间连接层142、143并通过凸块和/或电极等连接部109电连接。
图3是表示第1实施方式的摄像元件的构成的框图。第1衬底111具有以二维状配置的多个像素10。像素10沿着图2所示的X轴方向及Y轴方向配置有多个。像素10向第2衬底112输出基于在后述的光电转换部生成的电荷的信号。第2衬底112具有多个比较部40。比较部40按每个像素10设置，由比较电路等构成。比较部40对从像素10输出的信号与基准信号(其随时间经过而以一定变化率变化)进行比较，并将比较结果输出到第3衬底113及第4衬底114。
第3衬底113具有多个第1存储部50。第4衬底114具有多个第2存储部60及输出部100。第1存储部50及第2存储部60按每个像素10设置，由锁存电路等构成。如后文详述，比较部40、第1存储部50和第2存储部60构成积分型的模拟/数字转换部(AD转换部)70，该AD转换部70将从像素10输出的模拟信号转换为规定位(bit)数的数字信号。第1存储部50存储规定位数的数字信号中的低位的数字信号，第2存储部50存储规定位数的数字信号中的高位的数字信号。
在利用比较部40对从像素10输出的信号与基准信号进行比较时，第1存储部50存储基于如下检测结果而得到的数字信号，即：通过第1频率时钟信号检测到的至从像素10输出的信号与基准信号的大小关系发生变化为止的时间的结果。第2存储部60存储基于如下检测结果而得到的数字信号：通过第2频率时钟信号(其频率低于第1频率时钟信号)检测到的至从像素10输出的信号与基准信号的大小关系发生变化为止的时间的结果。存储于第1存储部50及第2存储部60的数字信号被输出到输出部100。另外，摄像元件3的第4衬底114除了输出部100之外，还可以设置多个ALU(Arithmetic and Logic Unit；算术与逻辑单元)，即运算单元80。在第4衬底114具有运算单元80的情况下，存储于第1存储部50及第2存储部60的数字信号被输出到运算单元80。运算单元80按每个像素10设置，进行由每个像素10生成的数字信号间的运算(四则运算)。运算单元80包含加法电路、减法电路、触发器电路及移位电路等构成。各运算单元80经由信号线、开关SW等相互连接。例如，若通过对规定的开关SW进行打开控制而选择出像素的信号，则运算单元80对被选出的多个像素的信号进行运算处理。
在本实施方式中，第1存储部50及第2存储部60中的第1存储部50(其存储低位的数字信号)配置在比第2存储部60靠近比较部40的位置处。即第1存储部50位于比较部40与第2存储部60之间。在图3中，具有第1存储部50的第3衬底113位于具有比较部40的第2衬底112与具有第2存储部60的第4衬底114之间。存储基于第1频率时钟信号(频率高于第2频率)而得到的数字信号的第1存储部50设于比第2存储部60靠近比较部40的位置，由此，能够降低因来自比较部40的信号的信号延迟而产生的影响。由此，能够实现高精度的AD转换。
图4是表示第1实施方式的摄像元件的像素的构成的电路图。像素10具有例如光电二极管(PD：Photo-Diode)等光电转换部12及读出部20。光电转换部12具有将入射的光转换为电荷并蓄存光电转换后的电荷的功能。读出部20具有传输部13、排出部14、浮置扩散部(FD：floating diffusion)15、放大部16和电流源17。
传输部13由信号Vtx控制，将在光电转换部12进行了光电转换的电荷传输至浮置扩散部15。即，传输部13在光电转换部12及浮置扩散部15之间形成电荷传输路。浮置扩散部15保持(蓄存)电荷。放大部16放大由保持在浮置扩散部15的电荷所产生的信号，并向信号线18输出。在图4所示的例子中，放大部16由晶体管M3构成，该晶体管M3的漏极端子、栅极端子及源极端子分别与电源VDD、浮置扩散部15及电流源17连接。
排出部(重置部)14由信号Vrst控制，排出浮置扩散部15的电荷，将浮置扩散部15的电位重置为重置电位(基准电位)。传输部13及排出部14例如分别由晶体管M1、晶体管M2构成。读出部20向信号线18读出与利用传输部13从光电转换部12传输至浮置扩散部15的电荷相应的信号(光电转换信号)。
图5是表示第1实施方式的摄像元件的构成的详情的框图。摄像元件3具有：多个像素10；按每个像素10设置的AD转换部70；输出部100；定时信号发生器200；DA转换部210；全局计数器220；读出放大器(sense amplifier)300；行存储器310；和输入输出部320。AD转换部70包含比较部40、第1存储部50及第2存储部60而构成。第1存储部50及第2存储部60由锁存电路构成。在本实施方式中，为方便起见，图3和图5仅图示出了第1存储部50及第2存储部60。摄像元件3与存储的数字信号的位数对应地设有多个锁存电路(存储部)。多个锁存电路分别存储1位数字信号。例如，在本实施方式中，第3衬底113在第1存储部50之外还具有5个锁存电路，用6个锁存电路来存储6位的数字信号。第4衬底114在第2存储部60之外还具有5个锁存电路，用6个锁存电路来存储6位的数字信号。从而，第3衬底113及第4衬底114所具有的锁存电路存储合计12位数字信号。
在摄像元件3的第1层、即第1衬底111设有像素10和定时信号发生器200的一部分。定时信号发生器200由多个电路构成，分开配置在第1衬底111～第4衬底114。另外，在图5中，将第1衬底111、第2衬底112、第3衬底113及第4衬底114分别称作第1层、第2层、第3层及第4层。构成定时信号发生器200的各电路配置在配置有像素10、AD转换部70的区域的周边部。在第2层、即第2衬底112设有比较部40、DA转换部210、全局计数器220和定时信号发生器200的一部分。另外，在设置运算单元80的情况下，运算单元80与构成定时信号发生器200的各电路同样地配置在周边部。
在第3衬底113设有第1存储部50和定时信号发生器200的一部分。在第4衬底114设有第2存储部60、输出部100、定时信号发生器200的一部分、读出放大器300、行存储器310和输入输出部320。此外，DA转换部210、全局计数器220、读出放大器300、行存储器310及输入输出部320在各衬底中配置在AD转换部70所配置的区域的周边部。
定时信号发生器200由脉冲发生电路等构成，基于从摄像装置1的控制部4输出的寄存器设定值生成脉冲信号(时钟信号)，并向各像素10、比较部40、DA转换部210及全局计数器220等输出。寄存器设定值例如根据快门速度(光电转换部的电荷蓄存时间)、ISO感光度、有无图像修正等进行设定。DA转换部210基于来自定时信号发生器200的脉冲信号，生成信号电平变化的斜坡信号作为基准信号。此外，DA转换部210被共用地连接于按每个像素10设置的各比较部40，向各比较部40输出基准信号。全局计数器220基于来自定时信号发生器200的脉冲信号，生成表示计数值的信号(例如时钟信号)，并向第1存储部50及第2存储部60输出。通过输出部100(其按每个像素10设置)将存储于第1存储部50及第2存储部60中的数字信号输出至信号线122。另外，在设置运算单元80的情况下，运算单元80按每个像素10设置，进行从第1存储部50及第2存储部60输出的每个像素10的数字信号间的运算(四则运算)。在像素间的运算后，运算单元80将运算所得的信号经由信号线122向读出放大器300输出。
读出放大器300与信号线122连接，放大并读出输入到信号线122的信号，由此高速地读出信号。在行存储器310中存储有由读出放大器300读出的信号。输入输出部320对从行存储器310输出的信号进行信号位宽的调整、同步码的添加等信号处理，并作为图像信号向摄像装置1的控制部4输出。输入输出部320例如由与LVDS(Low Voltage DifferentialSignaling：低压差分信号)、SLVS(Scalable Low Voltage Signaling：可调节低电压信号传输)等高速接口对应的输入输出电路等构成，高速地传输信号。
图6的(a)是表示第1实施方式的AD转换部及全局计数器的构成的图。在图6的(a)示出的例子中，AD转换部70的比较部40由比较电路构成。从像素10输出的信号经由信号线18输入到比较部40的第1输入端子41，基准信号(斜坡信号)从DA转换部210输入到比较部40的第2输入端子42。比较部40对从像素10输出的信号与斜坡信号进行比较，如果来自像素10的信号的电平与斜坡信号的电平一致，则使输出信号的电位变化。作为通过比较部40得到的比较结果的比较器输出信号经由未图示的电平移位器和信号线121被输入到第1存储部50及第2存储部60。
第1存储部50及第2存储部60基于比较器输出信号将与如下经过时间相应的计数值作为数字信号进行存储，即：从比较部40的比较开始时起至比较器输出信号出现反转时为止的经过时间。换言之，第1存储部50及第2存储部60基于从比较部40输出的信号将与下述时间相应的计数值作为数字信号进行存储，即：至从像素10输出的信号的电平与斜坡信号的电平的大小关系发生变化(反转)为止的时间。全局计数器220输出多个频率不同的时钟信号，用不同频率的时钟信号对至来自像素10的信号的电平与斜坡信号的电平的大小关系发生变化为止的时间进行检测。第1存储部50及第2存储部60将检测后的结果作为数字信号存储。也就是说，包含第1存储部50及第2存储部60在内的多个锁存电路分别存储基于通过多个不同频率的时钟信号检测的结果所得到的数字信号。
图6的(b)是表示第1实施方式的AD转换部的动作例的时序图。在图6的(b)中，纵轴表示信号的电压电平，横轴表示时刻。计数器输出1～计数器输出12示意性地示出了表示从全局计数器220输出的计数值的时钟信号。例如，计数器输出1～计数器输出6表示构成数字数据的低位的一部分的计数器值，被分别输入到包含第1存储部50在内的多个锁存电路中。此外，计数器输出7～计数器输出12表示构成数字数据的高位的一部分的计数器值，被分别输入到包括第2存储部60在内的多个锁存电路中。此处，低位是指从全局计数器220输出的计数器输出1～12中的、由计数器输出1～6的计数器值生成的数字信号的位。计数器输出1～6的时钟信号的频率高于计数器输出7～12的时钟信号的频率。此外，高位是指从全局计数器220输出的计数器输出1～12中的、由计数器输出7～12的计数器值生成的数字信号的位。计数器输出7～12的时钟信号的频率低于计数器输出1～6的时钟信号的频率。
在从像素10输出的信号输入到比较部40的第1输入端子41后，在时刻t1开始从DA转换部210对比较部40输入信号电平随时间而变化的斜坡信号(基准信号)。此外，开始从全局计数器220对包含第1存储部50及第2存储部60在内的多个锁存电路输入计数器输出1～计数器输出12。在从时刻t1至时刻t3的期间内，斜坡信号的电位(电平)随时间经过而降低。
若在时刻t2来自像素的信号的电位与斜坡信号的电位大致一致，则比较部40使比较器输出信号的电位向高电平转移。包含第1存储部50及第2存储部60在内的多个锁存电路分别存储(保持)比较器输出信号从低电平成为了高电平时的计数器输出1～计数器输出12的计数值。例如，将计数器输出1的计数值存储在第1位锁存电路，将计数器输出2的计数值存储在第2位锁存电路，将计数器输出12的计数值存储在第12位锁存电路。
传输比较器输出信号的信号线121成为连结第2衬底112的比较部40、第3衬底113的第1存储部50和第4衬底114的第2存储部60的信号线，且成为使用了图2所示的贯通电极110、凸块等的信号线。在位于远离第2衬底112的比较部40的位置处的第4衬底114，会由于布线的寄生电容和/或层间的结电容等，而产生比较器输出信号的延迟和/或变钝、像素间的偏差。因此，进行锁存动作的锁存定时会产生偏差。在本实施方式中，将进行低位的数字信号的锁存的第1存储部50配置在距第2衬底112的比较部40近的第3衬底113。即，将计数器输出1～计数器输出12中的、通过相对较高的频率的信号进行锁存的第1存储部50配置在距比较部40近的第3衬底113，将通过相对较低的频率的信号进行锁存的第2存储部60配置在第4衬底114。
图6的(b)的虚线45示意性地示出输入到第4衬底114的第2存储部60的比较器输出信号的锁存定时。如虚线45所示，比较器输出信号对第2存储部60的输入定时存在延迟。但是，表示输入到第2存储部60的计数值的信号(例如计数器输出12)的频率低、即成为高位的计数值的变化较慢，因此，能够降低锁存定时的偏差的影响，降低AD转换的转换误差。像这样，能够降低由于来自比较部40的比较器输出信号的信号延迟而产生的影响，提高AD转换的精度。此外，在本实施方式中，使第1存储部50(其通过相对较高的频率的信号进行锁存)与全局计数器220同样地配置在第2衬底112。因此，能够降低因来自全局计数器220的计数值的信号延迟而产生的影响，提高AD转换的精度。
在本实施方式中，低位用的第1存储部50设于第3层113，高位用的第2存储部60设于第4层114，但也可以反之，即将低位用的第1存储部50设于第4层114，将高位用的第2存储部60设于第3层113。像这样，通过将第1存储部50和第2存储部60配置在不同的衬底，能够在不使芯片面积增大的情况下配置多个存储部，能够提高AD转换的位数(分辨率)。进一步，第1存储部50及第2存储部60能够层叠地设置在各自对应的像素10处。因此，能够防止像素10所具有的开口率下降。
根据上述实施方式，能够得到如下作用效果。
(1)摄像元件3具备：光电转换部12，其对入射的光进行光电转换并生成电荷；读出部(读出部20)，其读出由光电转换部12生成的电荷所产生的信号；比较部40，其输出基于由读出部读出的信号与基准信号的比较所产生的信号；第1电路层(第3衬底113、布线层143、布线层144)，其具有基于从比较部40输出的信号而存储第1信号的第1存储部50；和第2电路层(第4衬底114、布线层145)，其层叠于第1电路层且具有基于从比较部40输出的信号而存储第2信号的第2存储部60。在本实施方式中，第1存储部50和第2存储部60配置在不同的衬底上。因此，能够在不使芯片面积增大的情况下配置多个存储部，能够提高AD转换的分辨率。
(2)在本实施方式中，第1存储部50及第2存储部60中的、存储低位的数字信号的第1存储部50配置在距比较部40近的位置。因此，能够降低由于来自比较部40的信号的信号延迟而产生的影响，实现高精度的AD转换。
(3)第1存储部50及第2存储部60层叠地设置于各自对应的像素10。因此，能够防止像素10所具有的开口率下降。
(4)摄像元件3具备：光电转换部12，其对入射的光进行光电转换并生成电荷；读出部(读出部20)，其读出由光电转换部12生成的电荷所产生的信号；和AD转换部70，AD转换部70具有：比较部40，其输出基于由读出部读出的信号与基准信号的比较所产生的信号；第1电路层(第3衬底113、布线层143、布线层144)，其具有基于从比较部40输出的信号而存储第1信号的第1存储部50；和第2电路层(第4衬底114、布线层145)，其层叠于第1电路层且具有基于从比较部40输出的信号而存储第2信号的第2存储部60。因为采用了如上方式，所以能够在不使芯片面积增大的情况下配置多个存储部，能够提高AD转换的分辨率。
(5)AD转换部70将从光电转换部12读出的信号转换为规定位数的数字信号，第1存储部50将规定位数的数字信号中的、相对低位的数字信号作为第1数字信号进行存储，第2存储部60将规定位数的数字信号中的、相对高位的数字信号作为第2数字信号进行存储，第1存储部50层叠在光电转换部12与第2存储部60之间。在本实施方式中，将第1存储部50及第2存储部60中的、存储低位的数字信号的第1存储部50层叠在光电转换部12与第2存储部60之间而配置在距比较部40近的位置。因此，能够降低由于来自比较部40的信号的信号延迟而产生的影响，实现高精度的AD转换。
(第2实施方式)
参照图7对第2实施方式的摄像元件3进行说明。另外，图中，对与第1实施方式相同或相当的部分标注相同的附图标记，主要对与第1实施方式的摄像元件3的不同点进行说明。图7是表示第2实施方式的摄像元件的构成的详情的框图。摄像元件3具有：包含构成第1存储部50的信号用存储部51及暗用存储部52的多个锁存电路；和包含构成第2存储部60的信号用存储部61及暗用存储部62的多个锁存电路。
各像素10的读出部20依次向信号线18读出如下信号：与通过传输部13从光电转换部12向浮置扩散部15传输的电荷相应的信号(光电转换信号)；和将浮置扩散部15的电位重置为重置电位时的暗信号(噪声信号)。暗信号用于光电转换信号的修正。AD转换部70分别依次对光电转换信号及暗信号进行AD转换。在进行对光电转换信号的AD转换时，AD转换部70将光电转换信号与基准信号的比较结果经由多路分离器(demultiplexer)53、63输出到信号用存储部51及信号用存储部61。此外，在进行对暗信号的AD转换时，AD转换部70将暗信号与基准信号的比较结果经由多路分离器53、63输出到暗用存储部52及暗用存储部62。
AD转换部70将光电转换信号转换为规定位数的数字信号，将暗信号转换为规定位数的数字信号。AD转换部70使基于光电转换信号的数字信号存储在信号用存储部51及信号用存储部61，使基于暗信号的数字信号存储在暗用存储部52及暗用存储部62。AD转换70的动作、存储在包含信号用存储部51及暗用存储部52在内的多个锁存电路的数字信号、存储在包含信号用存储部61及暗用存储部62在内的多个锁存电路的数字信号与第1实施方式相同。
图8是用于说明由第1存储部50及第2存储部60存储的数字信号的构成的图。在图7及图8所示的例子中，信号用存储部51、信号用存储部61、暗用存储部52和暗用存储部62由锁存电路构成，所存储的数字信号的每个信号成为1位的信号。在本实施方式中，为方便起见，图7仅图示出了信号用存储部51、信号用存储部61、暗用存储部52和暗用存储部62。与第1实施方式同样，对应于所存储的数字信号的位数，摄像元件3设有多个锁存电路(存储部)。多个锁存电路每个存储1位的数字信号。在本实施方式中，例如，第3衬底113除信号用存储部51之外还具有5个锁存电路、除暗用存储部52之外还具有5个锁存电路。信号用的6个锁存电路存储使用光电转换信号生成的6位的数字信号。暗信号用的6个锁存电路存储使用暗信号生成的6位的数字信号。同样地，第4衬底114除信号用存储部61之外还具有5个锁存电路、除暗用存储部62之外还具有5个锁存电路。信号用的6个锁存电路存储使用光电转换信号生成的6位的数字信号。暗信号用的6个锁存电路存储使用暗信号生成的6位的数字信号。信号用存储部61及暗用存储部62设置在比信号用存储部51及暗用存储部52远离比较部40的第4衬底114上。因此，存储在信号用存储部61及暗用存储部62的信号可能会产生由于比较器输出信号的延迟而引起的AD转换误差。
包含信号用存储部51在内的多个锁存电路存储基于光电转换信号的低位6位的数字信号S1。包含信号用存储部61在内的多个锁存电路存储将基于光电转换信号的高位6位的信号S2与成为AD转换误差量的延迟误差N相加而得到的信号(S2+N)。此外，包含暗用存储部52在内的多个锁存电路存储基于暗信号而产生的低位6位的数字信号D1。包含暗用存储部62在内的多个锁存电路存储将基于暗信号的高位6位的信号D2与成为AD转换误差量的延迟误差N相加而得到的信号(D2+N)。因此，如图8的(a)所示，信号S1和信号(S2+N)构成基于光电转换信号的12位的数字信号。此外，如图8的(b)所示，信号D1和信号(D2+N)构成基于暗信号的12位的数字信号。
运算单元80进行基于光电转换信号的数字信号与暗信号的数字信号的减法的相关双采样(CDS；Correlated Double Sampling)、即数字CDS。运算单元80进行与光电转换信号相应的数字信号和与暗信号相应的数字信号的减法运算而生成修正信号，其中，光电转换信号是从包含信号用存储部51在内的多个锁存电路及包含信号用存储部61在内的多个锁存电路输出的信号；暗信号是从包含暗用存储部52在内的多个锁存电路及包含暗用存储部62在内的多个锁存电路输出的信号。例如，运算单元80进行信号S1(其来自包含信号用存储部51在内的多个锁存电路)与信号D1(其来自包含暗用存储部52在内的多个锁存电路)的减法运算，得到构成修正信号的低位6位的信号A1(＝S1－D1)。此外，运算单元80进行信号(S2+N)(其来自包含信号用存储部61在内的多个锁存电路)与信号(D2+N)(其来自包含暗用存储部62在内的多个锁存电路)的减法运算，得到构成修正信号的高位6位的信号A2(＝S2－D2)。通过进行信号(S2+N)与信号(D2+N)的减法运算，能够消去成为AD转换误差量的延迟误差N。其结果，CDS处理后的修正信号由信号A1(＝S1－D1)和信号A2(＝S2－D2)构成。
在存储光电转换信号的数字信号的存储部与存储暗信号的数字信号的存储部配置在不同的衬底的情况下，因为数字信号及暗信号的某一个会含有延迟误差N，所以无法通过CDS处理消去延迟误差N。在本实施方式中，存储低位的信号的信号用存储部51和暗用存储部52配置在第3衬底113，存储高位的信号的信号用存储部61和暗用存储部62配置在第4衬底114。因此，能够通过CDS处理消去延迟误差N，能够提高AD转换的精度。
在第2实施方式中，光电转换信号的数字信号的低位用的信号用存储部51和暗信号的数字信号的低位用的暗用存储部52设于第3衬底113，光电转换信号的数字信号的高位用的信号用存储部61和暗信号的数字信号的高位用的暗用存储部62设于第4衬底114。代替其，也可以将光电转换信号的数字信号的低位用的信号用存储部51和暗信号的数字信号的低位用的暗用存储部52设于第4衬底114，将光电转换信号的数字信号的高位用的信号用存储部61和暗信号的数字信号的高位用的暗用存储部62设于第3衬底113。在该情况下，虽然第4衬底114的低位用的信号用存储部51和低位用的暗用存储部52可能会产生由于信号延迟而引起的误差，但在设于同一衬底的低位用的信号用存储部51和低位用的暗用存储部52中，该信号延迟误差大致相等，能够通过CDS处理消去。
根据上述实施方式，除了与第1实施方式相同的作用效果之外，还能够得到如下的作用效果。
(6)从光电转换部12读出的信号包含光电转换信号及噪声信号，摄像元件3具有基于比较部40的比较结果分别存储光电转换信号的第1数字信号及噪声信号的第1数字信号的光电转换信号用的第1存储部(信号用存储部51)及噪声信号用的第1存储部(暗用存储部52)。摄像元件3具有基于比较部40的比较结果分别存储光电转换信号的第2数字信号及噪声信号的第2数字信号的光电转换信号用的第2存储部(信号用存储部61)及噪声信号用的第2存储部(暗用存储部62)。光电转换信号用的第1存储部和噪声信号用的第1存储部相互设于同一衬底(第1电路层)，光电转换信号用的第2存储部和噪声信号用的第2存储部相互设于同一衬底(第2电路层)。因为采用了这样的方式，所以能够通过CDS处理消去延迟误差N，能够提高AD转换的精度。
(7)摄像元件3还具备运算部(运算单元80)，其算出存储在第1存储部50的光电转换信号的第1数字信号与噪声信号的第1数字信号的差量，并算出存储在第2存储部60的光电转换信号的第2数字信号与噪声信号的第2数字信号的差量。因为采用如上方式，所以能够通过运算单元80消去延迟误差N。
如下的变形也在本发明的范围内，能够将变形例之一或多个变形例与上述实施方式组合。
(变形例1)
图9是表示变形例1的摄像元件的构成的详情的框图。在变形例1的摄像元件3中，算出由于比较器输出信号的延迟而产生的延迟误差N，使用延迟误差N进行数字信号的修正。摄像元件3具有第1开关部31、第2开关部32、误差量算出部340和误差量修正部350。第1开关部31及第2开关部32分别由晶体管等构成。在进行延迟误差N的计算时，使第1开关部31打开并使第2开关部32关闭。由此，从全局计数器220向第3衬底113的第1存储部50及第4衬底114的第2存储部60输入相同的时钟信号。第1存储部50及第2存储部60分别使用表示彼此相同的计数值的时钟信号来进行锁存动作。存储在第1存储部50及第2存储部60的数字信号经由读出放大器300输出至行存储器310。
误差量算出部340从行存储器310读出第1存储部50的计数值和第2存储部60的计数值，进行各个计数值的减法运算，由此算出延迟误差N。误差量算出部340使算出的延迟误差N存储在存储器341中。另外，向存储器341存储延迟误差N既可以在产品出货时预先存储，也可以在撮影前存储。在正式摄影时，使第1开关部31关闭，使第2开关部32打开。若进行正式摄影而数字信号被存储到行存储器310，则误差量修正部350使用存储在误差量算出部340的延迟误差N来进行信号的修正。例如，从存储在行存储器310的数字数据减去延迟误差N。此外，误差量修正部350将修正后的信号作为图像信号向输入输出部320输出。通过采用这样的方式，能够消去由于比较器输出信号的延迟而产生的延迟误差N。
(变形例2)
在变形例1的摄像元件3中，对通过误差量算出部340计算由于比较器输出信号的延迟而产生的延迟误差N，并由误差量修正部350使用延迟误差N进行数字信号的修正的例子进行了说明。但是，也可以构成为，运算单元80算出延迟误差N并使用延迟误差N进行数字信号的修正。即，运算单元80在功能上具有误差量算出部340及误差量修正部350。在该情况下，与变形例1的情况同样，使第1存储部50及第2存储部60使用表示相同的计数值的时钟信号进行锁存动作，并使分别存储在第1存储部50及第2存储部60的数字信号输出至运算单元80。
运算单元80通过进行第1存储部50的计数值与第2存储部60的计数值的减法运算而算出延迟误差N。此外，运算单元80使算出的延迟误差N存储在运算单元80内部的锁存电路等。另外，延迟误差N的存储既可以在产品出货时预先进行，也可以在撮影前进行。在正式摄影时，运算单元80使用延迟误差N进行信号的修正。例如，从第2存储部60的数字信号减去延迟误差N。通过采用这样的方式，能够消去由于比较器输出信号的延迟而产生的延迟误差N。
(变形例3)
在上述实施方式中，对4个衬底被层叠的例子进行了说明，其中第1衬底111具有像素10，第2衬底112具有比较部40，第3衬底113具有包含第1存储部50在内的多个存储部(锁存电路)，第4衬底114具有包含第2存储部60在内的多个存储部(锁存电路)。但是，衬底的个数不限定于4个。摄像元件3层叠2个以上的衬底即可。例如，可以将像素10和比较部40设于相同的衬底。此外，也可以将比较部40和第1存储部50设于相同的衬底。也可以将光电转换部12、比较部40和第1存储部50设于相同的衬底。此外，还可以将第1存储部50和第2存储部60设于相同的衬底。在该情况下，第1存储部50设于比第2存储部60靠近比较部40的位置处。可以使摄像元件采用将具有比较部40的衬底和具有存储部(锁存电路)的衬底层叠的构成。通过将AD转换部设置为层叠具有比较部40的电路层和具有存储部的电路层的层叠结构，能够在不使芯片面积增大的情况下配置多个存储部，能够提高AD转换的分辨率。
此外，具有存储部(锁存电路)的衬底也可以有3个以上(包含第3衬底113和第4衬底114在内)。例如，既可以在3个衬底各设置4个用于存储12位数字信号的12个存储部(锁存电路)，也可以在12个衬底各设置1个上述存储部。
在上述实施方式中，对设置第1存储部50(其与低位对应)和第2存储部60(其与高位对应)的例子进行了说明。但是，也可以设置第3存储部，其存储相对于高位及低位而言相对中位的数字信号。在该情况下，通过第3频率的时钟信号(其频率低于第2频率时钟信号)基于从比较部40输出的信号检测至从像素10输出的信号与基准信号的大小关系发生变化为止的时间。第3存储部基于通过第3频率的时钟信号检测的结果存储第3信号。将基于第1频率时钟信号的数字信号作为低位的数字信号，将基于第2频率时钟信号的数字信号作为中位的位的数字信号，将基于第3频率的时钟信号的数字信号作为高位的数字信号。
也可以将第1存储部、第2存储部和第3存储部配置在互不相同的衬底上。也可以以第2存储部60位于第1存储部50与第3存储部之间的方式，将具有第2存储部60的衬底设于具有第1存储部50的衬底与具有第3存储部的衬底之间。也可以将第1存储部50和第2存储部60设于相同的衬底，仅将第3存储部设于不同的衬底。第1存储部50设于比第2存储部60靠近比较部40的位置处。此外，也可以将具有第1存储部50和第2存储部60的衬底设于具有比较部40的衬底与具有第3存储部的衬底之间。还可以将第2存储部60与第3存储部设于相同的衬底。
(变形例4)
在上述实施方式中，对向12位的数字信号转换的AD转换的例子进行了说明。但是，也能够同样地适用于任意位数的AD转换。可以设置与任意位数相应的多个锁存电路(存储部)。可以将第3衬底113及第4衬底114各自具有的锁存电路的个数设为任意的数。例如，在第1实施方式中，第3衬底113及第4衬底114各自具有的锁存电路的个数不限定于6个。第3衬底113及第4衬底114各自具有的锁存电路的个数既可以少于6个，也可以为6个以上。因而，存储在第3衬底113及第4衬底114所具有的锁存电路中的数字信号的合计既可以少于12位，也可以为12位以上。
此外，在第1存储部50与第2存储部60配置在不同的衬底的情况下，可以将与任意的位数相应的多个锁存电路等分开配置于不同的衬底。第3衬底113的包含第1存储部50在内的锁存电路的个数可以与第4衬底114的包含第2存储部60在内的锁存电路的个数不同。例如，可以是，第3衬底113具有8个锁存电路(包含第1存储部50在内)，而第4衬底114具有6个锁存电路(包含第2存储部60在内)。同样地，在第2实施方式中，在将光电转换信号转换为12位的数字信号，将暗信号转换为8位的数字信号的情况下，对锁存电路的个数不做限定。第3衬底113的包含暗用存储部52在内的暗信号用的锁存电路的个数可以与第4衬底114的包含暗用存储部62在内的暗用的锁存电路的个数不同。例如，第3衬底113具有6个信号用锁存电路(包含信号用存储部51在内)，且具有6个暗用锁存电路(包含暗用存储部52在内)，而第4衬底114具有6个信号用锁存电路(包含信号用存储部61在内)，且具有2个暗用锁存电路(包含暗用存储部62在内)。此外，也可以仅在第3衬底113设置暗用存储部52。也可以不在第4衬底114设置暗用存储部62。第3衬底113或第4衬底114所具有的信号用存储部的个数可以与暗用存储部的个数不同。
(变形例5)
在上述实施方式中，对摄像元件3为背面照射型的构成的例子进行了说明。但是，摄像元件3也可以采用在光入射的入射面侧设置布线层140的正面照射型的构成。
(变形例6)
在上述实施方式中，对使用光电二极管作为光电转换部12的例子进行了说明。但是，也可以使用光电转换膜作为光电转换部12。
(变形例7)
在上述实施方式中说明的摄像元件3可以适用于相机、内设在智能手机、平板电脑、PC(personal computer；个人电脑)的相机、车载相机等。
上文中对各种实施方式及变形例进行了说明，但本发明不限定于这些内容。在本发明的技术思想的范围内想到的其他方式也包含在本发明的范围内。
如下优先权基础申请的公开内容作为引用文献纳入本文。
日本国专利申请2016年第65491号(2016年3月29日申请)
附图标记说明
3摄像元件、12光电转换部、10像素、40比较部、50第1存储部、60第2存储部、70AD转换部、80运算单元。

Claims (22)

1.一种摄像元件，其特征在于，具备：
光电转换部，其对入射的光进行光电转换并生成电荷；
AD转换部，其具有：比较部，所述比较部对由所述光电转换部生成的电荷所产生的信号与基准信号进行比较；第1存储部，其设于第1电路层且存储基于从所述比较部输出的信号的第1信号；和第2存储部，其设于层叠在所述第1电路层上的第2电路层且存储基于从所述比较部输出的信号的第2信号。
2.如权利要求1所述的摄像元件，其特征在于，
所述第1存储部存储基于从所述比较部输出的信号而生成的信号中的第1信号，
所述第2存储部存储所述生成的信号中的第2信号。
3.如权利要求1或2所述的摄像元件，其特征在于，
所述比较部对基于由所述光电转换部生成的电荷所产生的模拟信号与基准信号进行比较，
所述第1信号是基于从所述比较部输出的信号而生成的数字信号的一部分，
所述第2信号是所述生成的数字信号的另一部分。
4.如权利要求1～3中任一项所述的摄像元件，其特征在于，
所述比较部对由所述光电转换部生成的电荷所产生的信号与随时间经过而变化的所述基准信号进行比较，
在通过所述比较部对由所述光电转换部生成的电荷而产生的信号与所述基准信号进行比较时，所述第1存储部存储基于如下结果的所述第1信号：使用第1频率的信号检测至由所述光电转换部生成的电荷所产生的信号与所述基准信号的大小关系发生变化为止的时间的结果，
在通过所述比较部对由所述光电转换部生成的电荷所产生的信号与所述基准信号进行比较时，所述第2存储部存储基于如下结果的所述第2信号：使用频率低于所述第1频率的第2频率的信号检测至由所述光电转换部生成的电荷所产生的信号与所述基准信号的大小关系发生变化为止的时间的结果。
5.如权利要求4所述的摄像元件，其特征在于，
所述AD转换部将基于由所述光电转换部生成的电荷的模拟信号转换为数字信号，
所述第1信号是基于检测部使用所述第1频率的信号进行检测而生成的数字信号中的第1位的数字信号，
所述第2信号是基于所述检测部使用所述第2频率的信号进行检测而生成的数字信号中的第2位的数字信号。
6.如权利要求1～5中任一项所述的摄像元件，其特征在于，
所述比较部与所述第1存储部的间隔比所述比较部与所述第2存储部的间隔短。
7.如权利要求1～6中任一项所述的摄像元件，其特征在于，
所述第1存储部位于比所述第2存储部靠近所述比较部的位置处。
8.如权利要求1～7中任一项所述的摄像元件，其特征在于，
所述比较部与所述第1电路层的间隔比所述比较部与所述第2电路层的间隔短。
9.如权利要求1～8中任一项所述的摄像元件，其特征在于，
具备具有所述比较部的层，
所述第1电路层位于具有所述比较部的层与所述第2电路层之间。
10.如权利要求1～8中任一项所述的摄像元件，其特征在于，
所述第1电路层具有所述比较部和所述第1存储部。
11.如权利要求1～8中任一项所述的摄像元件，其特征在于，
所述第1电路层具有所述光电转换部、所述比较部和所述第1存储部。
12.如权利要求1～8中任一项所述的摄像元件，其特征在于，
具备具有所述光电转换部和所述比较部的层，
从光入射侧起设有：具有所述光电转换部和所述比较部的层、所述第1电路层、和所述第2电路层。
13.如权利要求1～8中任一项所述的摄像元件，其特征在于，具备：
具有所述光电转换部的层；和
具有所述比较部的层，
从光入射侧起设有：具有所述光电转换部的层、具有所述比较部的层、所述第1电路层、和所述第2电路层。
14.如权利要求1～13中任一项所述的摄像元件，其特征在于，
所述第1电路层具有第3存储部，所述第3存储部存储用于修正所述第1信号的信号，
所述第2电路层具有第4存储部，所述第4存储部存储用于修正所述第2信号的信号。
15.如权利要求14所述的摄像元件，其特征在于，
具备运算部，所述运算部算出存储在所述第1存储部的所述第1信号与存储在所述第3存储部的信号的差量，并算出存储在所述第2存储部的所述第2信号与存储在所述第4存储部的信号的差量。
16.如权利要求1～15中任一项所述的摄像元件，其特征在于，
具备第5存储部，所述第5存储部存储基于从所述比较部输出的信号而生成的信号中的第3信号。
17.如权利要求16所述的摄像元件，其特征在于，
在通过所述比较部对由所述光电转换部生成的电荷所产生的信号与所述基准信号进行比较时，所述第5存储部存储基于如下结果的所述第3信号：使用频率低于第2频率的第3频率的信号检测至由所述光电转换部生成的电荷所产生的信号与所述基准信号的大小关系发生变化为止的时间的结果。
18.如权利要求16或17所述的摄像元件，其特征在于，
具备具有所述第5存储部的第3电路层，
所述第2电路层设于所述第1电路层与所述第3电路层之间。
19.如权利要求18所述的摄像元件，其特征在于，
所述第3电路层具有第6存储部，所述第6存储部存储用于修正所述第3信号的信号。
20.一种摄像元件，其特征在于，具备：
光电转换部，其对入射的光进行光电转换并生成电荷；
比较部，其对由所述光电转换部生成的电荷所产生的信号与基准信号进行比较；
第1存储部，其设于第1电路层且存储基于从所述比较部输出的信号的第1信号；和
第2存储部，其设于第2电路层且存储基于从所述比较部输出的信号的第2信号，
从光入射侧起设有所述第1电路层和所述第2电路层。
21.一种摄像元件，其特征在于，具备：
第1电路层，其具有比较部，所述比较部对由光电转换部生成的电荷所产生的信号与基准信号进行比较，其中，所述光电转换部对入射的光进行光电转换并生成电荷；和
第2电路层，其层叠在所述第1电路层上，并具有存储部，所述存储部存储基于从所述比较部输出的信号的信号。
22.一种摄像装置，其特征在于，具备：
权利要求1～21中任一项所述的摄像元件；和
图像生成部，其基于来自所述摄像元件的信号而生成图像数据。
CN201780020504.1A 2016-03-29 2017-02-27 摄像元件及摄像装置 Active CN109076181B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111171827.5A CN113923389A (zh) 2016-03-29 2017-02-27 摄像元件

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-065491 2016-03-29
JP2016065491 2016-03-29
PCT/JP2017/007550 WO2017169446A1 (ja) 2016-03-29 2017-02-27 撮像素子および撮像装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111171827.5A Division CN113923389A (zh) 2016-03-29 2017-02-27 摄像元件

Publications (2)

Publication Number Publication Date
CN109076181A true CN109076181A (zh) 2018-12-21
CN109076181B CN109076181B (zh) 2021-10-15

Family

ID=59962947

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201780020504.1A Active CN109076181B (zh) 2016-03-29 2017-02-27 摄像元件及摄像装置
CN202111171827.5A Pending CN113923389A (zh) 2016-03-29 2017-02-27 摄像元件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202111171827.5A Pending CN113923389A (zh) 2016-03-29 2017-02-27 摄像元件

Country Status (5)

Country Link
US (3) US10998367B2 (zh)
EP (1) EP3439289B1 (zh)
JP (3) JP6724980B2 (zh)
CN (2) CN109076181B (zh)
WO (1) WO2017169446A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113225498A (zh) 2016-03-24 2021-08-06 株式会社尼康 摄像元件和摄像装置
JP6724980B2 (ja) * 2016-03-29 2020-07-15 株式会社ニコン 撮像素子および撮像装置
CN109196647B (zh) * 2016-03-31 2023-08-22 株式会社尼康 摄像元件以及摄像装置
US10686996B2 (en) 2017-06-26 2020-06-16 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10419701B2 (en) * 2017-06-26 2019-09-17 Facebook Technologies, Llc Digital pixel image sensor
US10598546B2 (en) 2017-08-17 2020-03-24 Facebook Technologies, Llc Detecting high intensity light in photo sensor
JP7102159B2 (ja) * 2018-02-09 2022-07-19 キヤノン株式会社 光電変換装置、撮像システム、および、移動体
EP3782306B1 (en) * 2018-04-17 2022-04-27 Alliance Fiber Optic Products, Inc. Multi-layer wavelength-division multiplexing devices
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US11463636B2 (en) 2018-06-27 2022-10-04 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US10897586B2 (en) 2018-06-28 2021-01-19 Facebook Technologies, Llc Global shutter image sensor
WO2020028077A1 (en) 2018-07-31 2020-02-06 Alliance Fiber Optic Products, Inc. Wavelength-division multiplexing devices with modified angles of incidence
US10931884B2 (en) 2018-08-20 2021-02-23 Facebook Technologies, Llc Pixel sensor having adaptive exposure time
US11956413B2 (en) 2018-08-27 2024-04-09 Meta Platforms Technologies, Llc Pixel sensor having multiple photodiodes and shared comparator
US11595602B2 (en) 2018-11-05 2023-02-28 Meta Platforms Technologies, Llc Image sensor post processing
JP2020096225A (ja) * 2018-12-10 2020-06-18 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
JP7295632B2 (ja) * 2018-12-13 2023-06-21 ルネサスエレクトロニクス株式会社 半導体装置およびシステム
JP7198835B2 (ja) * 2018-12-14 2023-01-04 オリンパス株式会社 Ａｄ変換装置、撮像装置、内視鏡システム、およびａｄ変換方法
US11218660B1 (en) 2019-03-26 2022-01-04 Facebook Technologies, Llc Pixel sensor having shared readout structure
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
US11164856B2 (en) 2019-09-19 2021-11-02 Micron Technology, Inc. TSV check circuit with replica path
US10930363B1 (en) * 2019-10-02 2021-02-23 Micron Technology, Inc. TSV auto repair scheme on stacked die
US10916489B1 (en) 2019-10-02 2021-02-09 Micron Technology, Inc. Memory core chip having TSVS
TWI831995B (zh) 2019-10-04 2024-02-11 日商索尼半導體解決方案公司 固體攝像元件及電子機器
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
US11290671B2 (en) * 2020-09-01 2022-03-29 Pixart Imaging Inc. Pixel circuit outputting pulse width signals and performing analog operation
US11910114B2 (en) 2020-07-17 2024-02-20 Meta Platforms Technologies, Llc Multi-mode image sensor
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation
JP7277429B2 (ja) * 2020-12-24 2023-05-19 キヤノン株式会社 光電変換装置、光電変換システム、移動体、半導体基板

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030052983A1 (en) * 2001-09-17 2003-03-20 Michael Altree Image capture and storage device
CN1821944A (zh) * 2005-02-14 2006-08-23 奇景光电股份有限公司 存储器写入方法与控制装置
CN102801419A (zh) * 2004-02-23 2012-11-28 索尼株式会社 模拟数字转换方法和装置、半导体器件及电子装置
CN102934364A (zh) * 2010-04-30 2013-02-13 索尼公司 A/d转换器、a/d转换方法、固态成像元件和相机系统
US20140036125A1 (en) * 2012-08-06 2014-02-06 Olympus Corporation Imaging apparatus
CN103578551A (zh) * 2012-08-08 2014-02-12 三星电子株式会社 非易失性存储器件和编程方法
CN103782582A (zh) * 2011-04-19 2014-05-07 阿尔塔传感器公司 具有混合型异质结构的图像传感器
CN104253953A (zh) * 2013-06-28 2014-12-31 佳能株式会社 摄像元件、摄像设备及其控制方法
JP2015041838A (ja) * 2013-08-21 2015-03-02 株式会社ニコン 撮像素子および撮像装置
CN104429057A (zh) * 2012-07-06 2015-03-18 索尼公司 固态成像设备、固态成像设备的驱动方法以及电子装置
CN104702865A (zh) * 2013-12-06 2015-06-10 佳能株式会社 图像传感器、图像捕捉装置及蜂窝电话
CN104754253A (zh) * 2013-12-26 2015-07-01 索尼公司 电子装置
JP2015141838A (ja) * 2014-01-29 2015-08-03 旭化成イーマテリアルズ株式会社 蓄電デバイス用セパレータ、蓄電デバイス、リチウムイオン二次電池及び共重合体
CN104900257A (zh) * 2013-12-06 2015-09-09 台湾积体电路制造股份有限公司 三维双端口位单元及其组装方法
CN105049753A (zh) * 2014-04-22 2015-11-11 佳能株式会社 图像传感器和摄像设备
CN105165005A (zh) * 2013-03-14 2015-12-16 株式会社尼康 摄像单元、摄像装置及摄像控制程序
WO2016021265A1 (ja) * 2014-08-05 2016-02-11 ソニー株式会社 撮像装置及び画素信号読み出し方法
CN105379251A (zh) * 2013-08-05 2016-03-02 索尼公司 转换装置、成像装置、电子装置和转换方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6115066A (en) * 1997-06-12 2000-09-05 International Business Machines Corporation Image sensor with direct digital correlated sampling
JP2001028713A (ja) 1999-07-12 2001-01-30 Canon Inc 画像処理装置及びその制御方法並びにメモリ媒体
TW201101476A (en) * 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
JP2007300189A (ja) * 2006-04-27 2007-11-15 Canon Inc 撮像装置及びその駆動方法
JP5040427B2 (ja) * 2007-05-11 2012-10-03 ソニー株式会社 データ処理方法、データ処理装置、固体撮像装置、撮像装置、電子機器
JP5762199B2 (ja) 2011-07-28 2015-08-12 キヤノン株式会社 固体撮像装置
JP2013090305A (ja) * 2011-10-21 2013-05-13 Sony Corp 比較器、ａｄ変換器、固体撮像装置、およびカメラシステム
JP6007499B2 (ja) * 2012-02-06 2016-10-12 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
US9607971B2 (en) 2012-06-04 2017-03-28 Sony Corporation Semiconductor device and sensing system
JP6341688B2 (ja) 2014-02-25 2018-06-13 キヤノン株式会社 固体撮像装置及び撮像システム
TWI648986B (zh) 2014-04-15 2019-01-21 日商新力股份有限公司 攝像元件、電子機器
CN107005665B (zh) * 2014-12-25 2022-05-17 索尼公司 固态成像器件和电子装置
US11070758B2 (en) * 2015-01-30 2021-07-20 Sony Corporation Solid state imaging device and electronic device
US20180240797A1 (en) * 2015-09-01 2018-08-23 Sony Corporation Stacked body
CN113225498A (zh) 2016-03-24 2021-08-06 株式会社尼康 摄像元件和摄像装置
JP6724980B2 (ja) * 2016-03-29 2020-07-15 株式会社ニコン 撮像素子および撮像装置
CN109196647B (zh) 2016-03-31 2023-08-22 株式会社尼康 摄像元件以及摄像装置

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030052983A1 (en) * 2001-09-17 2003-03-20 Michael Altree Image capture and storage device
CN102801419A (zh) * 2004-02-23 2012-11-28 索尼株式会社 模拟数字转换方法和装置、半导体器件及电子装置
CN1821944A (zh) * 2005-02-14 2006-08-23 奇景光电股份有限公司 存储器写入方法与控制装置
CN102934364A (zh) * 2010-04-30 2013-02-13 索尼公司 A/d转换器、a/d转换方法、固态成像元件和相机系统
CN103782582A (zh) * 2011-04-19 2014-05-07 阿尔塔传感器公司 具有混合型异质结构的图像传感器
CN104429057A (zh) * 2012-07-06 2015-03-18 索尼公司 固态成像设备、固态成像设备的驱动方法以及电子装置
US20140036125A1 (en) * 2012-08-06 2014-02-06 Olympus Corporation Imaging apparatus
CN103578551A (zh) * 2012-08-08 2014-02-12 三星电子株式会社 非易失性存储器件和编程方法
CN105165005A (zh) * 2013-03-14 2015-12-16 株式会社尼康 摄像单元、摄像装置及摄像控制程序
CN104253953A (zh) * 2013-06-28 2014-12-31 佳能株式会社 摄像元件、摄像设备及其控制方法
CN105379251A (zh) * 2013-08-05 2016-03-02 索尼公司 转换装置、成像装置、电子装置和转换方法
JP2015041838A (ja) * 2013-08-21 2015-03-02 株式会社ニコン 撮像素子および撮像装置
CN104900257A (zh) * 2013-12-06 2015-09-09 台湾积体电路制造股份有限公司 三维双端口位单元及其组装方法
CN104702865A (zh) * 2013-12-06 2015-06-10 佳能株式会社 图像传感器、图像捕捉装置及蜂窝电话
CN104754253A (zh) * 2013-12-26 2015-07-01 索尼公司 电子装置
JP2015141838A (ja) * 2014-01-29 2015-08-03 旭化成イーマテリアルズ株式会社 蓄電デバイス用セパレータ、蓄電デバイス、リチウムイオン二次電池及び共重合体
CN105049753A (zh) * 2014-04-22 2015-11-11 佳能株式会社 图像传感器和摄像设备
WO2016021265A1 (ja) * 2014-08-05 2016-02-11 ソニー株式会社 撮像装置及び画素信号読み出し方法

Also Published As

Publication number Publication date
US20210193725A1 (en) 2021-06-24
JP2020162173A (ja) 2020-10-01
JP6724980B2 (ja) 2020-07-15
CN113923389A (zh) 2022-01-11
EP3439289B1 (en) 2021-11-17
EP3439289A4 (en) 2019-09-18
US11652128B2 (en) 2023-05-16
US10998367B2 (en) 2021-05-04
JPWO2017169446A1 (ja) 2019-01-24
JP7491335B2 (ja) 2024-05-28
WO2017169446A1 (ja) 2017-10-05
JP2022079776A (ja) 2022-05-26
EP3439289A1 (en) 2019-02-06
US20230246054A1 (en) 2023-08-03
CN109076181B (zh) 2021-10-15
US20190067359A1 (en) 2019-02-28

Similar Documents

Publication Publication Date Title
CN109076181A (zh) 摄像元件及摄像装置
US10944932B2 (en) Comparator, AD converter, solid-state imaging device, electronic apparatus, and method of controlling comparator
US9818777B2 (en) Hybrid analog-digital pixel implemented in a stacked configuration
CN109196647A (zh) 摄像元件以及摄像装置
KR101388276B1 (ko) 이미지 신호 판독 방법
CN107786821A (zh) 像素电路及其操作方法
CN108600661A (zh) 分离栅极有条件重置的图像传感器
JP2018125842A (ja) 撮像装置およびカメラシステム
CN106098714B (zh) 背照式全局曝光像素单元结构及制造方法
US11557624B2 (en) Image sensor and image capturing device
JP2015216625A (ja) 撮像素子及び撮像装置
CN108987420A (zh) 摄像装置
CN108989712A (zh) 摄像装置
IL275716A (en) Method for moving a register in a digital pixel unit cell
CN203631551U (zh) 图像捕获设备和像素设备
CN107278329A (zh) 像素传感单元及图像撷取装置
CN206042182U (zh) 成像装置
CN104282628B (zh) 一种cmos图像传感器全局像元存储电容的制作方法
CN109148497A (zh) 一种防止寄生光响应的全局像元结构及形成方法
CN116320807A (zh) 图像感测装置、用于感测图像的方法和电子装置
CN109411493A (zh) 一种防漏光全局像素单元的结构和形成方法
CN109494232A (zh) 一种防漏光cmos图像传感器全局像元结构及形成方法
JP2014165579A (ja) 撮像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant