CN109075123B - 用于使用具有多种材料的层对基板进行图案化的方法 - Google Patents

用于使用具有多种材料的层对基板进行图案化的方法 Download PDF

Info

Publication number
CN109075123B
CN109075123B CN201780023812.XA CN201780023812A CN109075123B CN 109075123 B CN109075123 B CN 109075123B CN 201780023812 A CN201780023812 A CN 201780023812A CN 109075123 B CN109075123 B CN 109075123B
Authority
CN
China
Prior art keywords
layer
mandrel
etching
substrate
sidewall spacers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780023812.XA
Other languages
English (en)
Other versions
CN109075123A (zh
Inventor
安东·J·德维利耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN109075123A publication Critical patent/CN109075123A/zh
Application granted granted Critical
Publication of CN109075123B publication Critical patent/CN109075123B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

本文中公开的技术提供了进行图案化以用于创建高分辨率特征并且还用于在亚分辨率特征的间距上进行切割的方法。技术包括：形成双层或多层芯轴，然后形成沿芯轴的侧壁延伸的一条或更多条材料线。不同的材料可以具有不同的抗蚀刻性，以能够选择性地蚀刻材料中的一种或多种，从而创建特征并在指定的地方创建切口和块。使用位于该多线层上方或下方的蚀刻掩模的蚀刻进一步限定了转移到下层中的图案。例如，当蚀刻具有被填充的开放空间但留下覆盖层的旋涂反转外涂层材料时，具有两层或更多层材料的芯轴使得这些材料中的一种能够被牺牲。

Description

用于使用具有多种材料的层对基板进行图案化的方法
相关申请的交叉引用
本申请要求于2016年4月14日提交的题为“Method for Patterning a SubstrateUsing a Layer with Multiple Materials”的美国临时专利申请第62/322,603号的权益，其全部内容通过引用并入本文中。
背景技术
本公开内容涉及基板处理，并且更具体地涉及用于对包括图案化半导体晶片的基板进行图案化的技术。
在微影(lithographic)工艺中收缩线宽的方法历来涉及使用更大的NA光学器件(numerical aperture，数值孔径)、更短的曝光波长或除空气以外的界面介质(例如，水浸)。随着常规微影工艺的分辨率接近理论极限，制造商已开始转向双重图案化(DP)方法以克服光学限制。
在材料处理方法学(例如，光刻)中，产生图案化的层包括将辐射敏感性材料(例如，光致抗蚀剂)的薄层施加到基底的上表面。该辐射敏感材料被转换成凹凸图案(reliefpattern)，该凹凸图案可以用作将图案转移至基板上的下层中的蚀刻掩模。辐射敏感材料的图案化通常涉及使用例如光刻系统通过调制盘(reticle)(和相关联的光学器件)将光化辐射暴露到辐射敏感材料上。然后，可以在该曝光之后使用显影溶剂移除辐射敏感材料的被辐射区域(如在正性光致抗蚀剂的情况下)或未被辐射区域(如在负性抗蚀剂的情况下)。该掩模层可以包括多个子层。用于将辐射或光的图案曝光到基板上的常规微影技术具有以下各种挑战：限制暴露的特征的尺寸并且限制暴露的特征之间的间距或间隔。减轻暴露限制的一种常规技术是使用双重图案化方法以允许以比目前用常规微影技术可能实现的间距更小的间距对较小特征进行图案化。
发明内容
半导体技术不断发展到更小的特征尺寸，包括14纳米、7纳米、5纳米和更低的特征尺寸。制造各种元件的特征尺寸的该持续减小对用于形成特征的技术提出了越来越高的要求。可以使用“间距”的概念来描述这些特征的尺寸。间距是两个相邻重复特征中的两个相同点之间的距离。半间距则是阵列的相同特征之间距离的一半。
间距减小技术(通常有些错误但常规上被称为“间距倍增”，如通过“间距加倍”等所例示的)可以将光刻能力扩展到超越特征尺寸限制(光学分辨率限制)。也就是说，常规的使间距倍增(更准确地，间距减小或者间距密度的倍增)特定因数涉及将目标间距减小指定因数。通常认为193纳米浸没式微影所使用的双重图案化技术是图案化22纳米节点及更小尺寸的最有前途的技术之一。值得注意的是，自对准间隔物双重图案化(SADP)已经被建立为间距密度加倍工艺，并且已经适用于NAND快闪存储器装置的大批量制造。此外，可以获得超精细分辨率以重复SADP步骤两次作为使间距成四倍。
虽然存在增加图案密度或间距密度的若干图案化技术，但是常规图案化技术存在蚀刻特征的不良分辨率或粗糙表面的问题。因此，常规技术无法提供非常小的尺寸(20nm和更小)所需的均匀性和保真度的水平。可靠的微影技术可以产生具有约80nm间距的特征。然而，常规的和新兴的设计规范期望制造具有小于约20nm或10nm的临界尺寸的特征。此外，使用间距密度加倍和四倍技术，可以创建亚分辨率线，但是在这些线之间进行切割或连接具有挑战性，尤其是因为这种切割所需的间距和尺寸远低于常规光刻系统的能力。
本文中公开的技术提供了用于间距减小(增加间距/特征密度)以用于创建高分辨率特征并且还用于在亚分辨率特征的间距上进行切割的方法。本文中的技术包括：形成双层或多层芯轴，然后形成沿芯轴的侧壁延伸的一条或更多条材料线。不同的材料可以具有不同的蚀刻特性，以能够选择性地蚀刻材料中的一种或多种，从而创建特征并在指定的地方创建切口和块。多种材料可以是交替的亚分辨率线的图案，并且每条线可以相对于其他线被优先蚀刻。使用位于该多线层上方或下方的蚀刻掩模的蚀刻进一步限定了转移到下层中的图案。例如，当蚀刻已经填充在开放空间中但留下覆盖层的旋涂反转外涂层材料时，具有两层或更多层材料的芯轴使得这些材料中的一种能够被牺牲。与蚀刻掩模结合的一条或更多条蚀刻线提供限定亚分辨率特征的组合蚀刻掩模。因此，本文中的方法提供了一系列材料，这一系列材料提供了选择性自对准(例如，用于阻挡或切割)。与下面的转移层或记忆层结合，可以选择性地获得许多不同的抗蚀刻性，以用于创建亚分辨率特征。
一个实施方式包括对基板进行图案化的方法。这样的图案化方法包括在基板的目标层上形成芯轴。芯轴由至少两层材料组成。芯轴包括由第一材料组成的底层和由第二材料组成的顶层。目标层由第五材料组成。在芯轴的侧壁上形成侧壁隔离物。侧壁间隔物由第三材料组成。在基板上沉积填充材料，该填充材料至少部分地填充在侧壁间隔物之间限定的开放空间。填充材料由第四材料组成。第一材料、第三材料和第四材料彼此相比对于一种或更多种特定的蚀刻化学剂具有不同的抗蚀刻性。第二材料和第四材料对于至少一种特定的蚀刻化学剂具有相同的抗蚀刻性。执行蚀刻工艺，该蚀刻工艺蚀刻填充材料的未覆盖部分并且蚀刻芯轴的顶层的未覆盖部分。
当然，为了清楚起见，已经呈现了本文描述的不同步骤的讨论顺序。通常，这些步骤可以以任意合适的顺序执行。另外，虽然本文的不同的特征、技术、配置等中的每一个可以在本公开内容的不同地方论述，但是意在可以彼此独立地或者彼此组合地执行构思中的每一个。因此，本发明可以以许多不同方式进行实施和观察。
注意，该发明内容部分没有详细说明本公开内容或要求保护的发明的每一个实施方式和/或递增的新颖方面。相反，本发明内容仅提供了相比于常规技术的不同实施方式和对应的新颖性的要点的初步讨论。对于本发明和实施方式的附加细节和/或可能的观点，读者参照如下进一步讨论的本公开内容的具体实施方式部分和对应的附图。
附图说明
参照结合附图考虑的以下详细描述，本发明的各种实施方式的更完整的理解及其许多随之而来的优点将容易变得明显。附图不一定按比例绘制，而是着重于说明特征、原理和构思。
图1至图7是示例基板区段的截面示意性侧视图，示出了根据本文公开的实施方式的工艺流程。
图8至图10是示例基板区段的顶视图，示出了根据本文公开的实施方式的工艺流程。
图11和图12是示例基板区段的截面示意性侧视图，示出了根据本文公开的实施方式的工艺流程。
图13至图18是示例基板区段的顶视图，示出了根据本文公开的实施方式的工艺流程。
图19至图22是示例基板区段的截面示意性侧视图，示出了根据本文公开的实施方式的工艺流程。
具体实施方式
本文公开的技术提供了用于间距减小(增加间距/特征密度)以用于创建高分辨率特征并且还用于在亚分辨率特征的间距上进行切割的方法。本文的技术包括：形成双层或多层芯轴(mandrel)，然后形成沿芯轴的侧壁延伸的一条或更多条材料线。不同的材料可以具有不同的蚀刻特性或抗蚀刻性，以能够选择性地蚀刻材料中一种或更多种，从而创建特征并在指定的位置处创建切口和块。多种材料可以是交替的亚分辨率线的图案，并且每条线可以相对于其他线优先地被蚀刻。使用位于该多线层上方或下方的蚀刻掩模进行的蚀刻进一步限定了转移到下层中的图案。例如，当对已经填充在开放空间中但留下覆盖层(overburden)的旋涂反转外涂层材料进行蚀刻时，具有两层或更多层材料的芯轴使得这些材料中的一种能够被牺牲。与蚀刻掩模结合的一条或更多条蚀刻线提供限定亚分辨率特征的组合蚀刻掩模。因此，本文的方法提供了实现选择性自对准的一系列材料(例如，用于阻挡或切割)。与下面的转移层或记忆层结合，可以获得许多不同的蚀刻选择性，以用于创建亚分辨率特征。
一个实施方式包括对基板进行图案化的方法。芯轴形成或设置在基板的目标层上。芯轴由至少两层材料组成，其中芯轴包括第一材料的底层和第二材料的顶层。目标层由第五材料组成。图3示出了形成在基板上的这种多层芯轴。芯轴110包括底层115和顶层112。芯轴110位于基板105上，基板105可以包括目标层107和下层109。注意，可以包括其他界面膜、涂层和层以辅助微制造。
存在形成这种多层芯轴的几种不同方法。现在参照图1，可以使用诸如旋涂沉积、物理气相沉积、化学气相沉积等的常规沉积技术将底层115沉积在基板105上。在沉积底层115之后，顶层112同样可以形成为在底层115的顶部上形成的相对平坦并且完整的层。利用沉积的这两层，可以在基板上形成凹凸图案103。凹凸图案103可以是经由光掩模曝光并显影的光致抗蚀剂。注意，可以使用诸如抗反射涂层的其他涂层或层(未示出)来辅助凹凸图案103的显影。在凹凸图案103形成之后，该凹凸图案可以用作蚀刻掩模以形成芯轴110。可以执行各向异性蚀刻，以去除没有被凹凸图案103覆盖的材料。使用定向蚀刻可以导致形成芯轴110的(近似)垂直侧壁。注意，因为顶层112和底层115是不同的材料，因此可以使用不同的蚀刻化学剂来形成芯轴110。图2示出了定向蚀刻步骤之后的结果。在形成芯轴110之后，可以去除凹凸图案103。在一些实施方案中，顶层(第二材料)不是抗反射涂层(ARC)膜。在一些常规工艺流程中，当形成侧壁间隔物时，抗反射涂层或其他界面薄膜可以留在掩模层上。然而，与实际的图案化层或记忆层相比，该ARC膜通常是薄的，并且没有厚到足以从本文的平面化技术中获益。例如，这种ARC膜的厚度可以小于侧壁间隔物的顶部的曲率，因此将基板平坦化到底层的顶部将不会提供去除侧壁间隔物倒圆(rounding)的益处。因此，可以在任何ARC沉积或其他光刻之前形成/沉积芯轴的底层和顶层，使得能够通过光刻曝光实现用于产生蚀刻掩模的膜。顶层可以形成得足够厚，以比由间隔物开口蚀刻工艺产生的侧壁间隔物的倒圆或顶部曲率更厚或更高。
现在参照图5，侧壁间隔物121形成在芯轴的侧壁上。侧壁间隔物121由第三材料组成。侧壁间隔物通常是形成为与芯轴110的侧壁接触的材料线。如图4所示，可以通过在基板105上沉积共形膜120来形成侧壁间隔物。共形膜120围绕芯轴110缠绕，并且在水平表面和垂直表面两者上提供具有相对相同厚度的膜。可以执行间隔物蚀刻工艺，其定向蚀刻共形膜120，从而从覆盖水平表面去除共形膜120，除了侧壁(垂直表面)沉积下的水平表面被保护。因此，开放空间122被限定在侧壁间隔物121的未覆盖的垂直表面之间。结果是侧壁间隔物121遵循芯轴110的形状。注意，芯轴110可以是作为直线、曲线、具有弯曲的路由线(routed line)等的材料线。芯轴110也可以是台面(mesas)、圆柱等。如在精密加工工业中已知的，芯轴通常是垂直突出的结构，其周围可以形成其他结构，并且通常具有矩形截面，但是取决于使用的材料和形成过程，侧壁可以具有各种量的坡度。
现在参照图6，填充材料130沉积在基板105上，其至少部分地填充在侧壁间隔物121之间限定的开放空间122。填充材料130由第四材料组成。可以通过气相沉积技术或旋涂沉积技术来沉积这种填充材料。使用旋涂沉积可以方便地沉积这种填充材料，但是这种沉积通常导致外涂层沉积，在基板105上留下材料的覆盖层。注意，在图6中，填充材料130可以覆盖侧壁间隔物121和芯轴110。第一材料(底层115)、第三材料(侧壁间隔物121)和第四材料(填充材料130)在化学上都彼此不同在于：这些材料中的每种材料都具有不同的抗蚀刻性。然而，对于给定的蚀刻化学剂，第二材料和第四材料具有相同的抗蚀刻性。例如，第二材料和第四材料可以是相同的，或者具有类似的蚀刻属性。作为非限制性示例，第二材料可以是非晶碳，而第四材料是旋涂碳。
在填充材料130的外涂层下面，基板现在基本上提供具有不同抗蚀刻性的多条材料线。图7是基板105的水平截面，示出了基板105，好像已经去除了底层115的顶表面上方的所有材料一样。呈现图7以示出存在多种材料的交替线。注意，在该特定示例中，存在A-B-C-B-A-B-C-B的重复图案。侧壁间隔物121具有均匀分布，然后侧壁间隔物121之间的区域被芯轴110和填充材料130交替地占据。图8示出了基板105的顶视图，其中填充材料130覆盖了基板。
图9是基板105的顶视图，其中蚀刻掩模141已形成在基板105上。注意，蚀刻掩模141限定开口146，基板105能够通过开口146接触蚀刻剂。现在参照图10和图11，执行以下蚀刻工艺，该蚀刻工艺蚀刻填充材料的未覆盖部分并且蚀刻芯轴的顶层的未覆盖部分。在该特定示例中，未覆盖部分由蚀刻掩模141限定。所选择的给定蚀刻化学剂蚀刻填充材料130。首先去除覆盖层，从而露出侧壁间隔物121和顶层112。对于具有不同的抗蚀刻性的侧壁间隔物，侧壁间隔物抗蚀剂被蚀刻。然而，顶层112具有与填充材料130相同的抗蚀刻性，并且因此与填充材料130一起被蚀刻掉。在一些实施方式中，同时蚀刻顶层和填充材料的至少一部分。可以使用相同的蚀刻化学剂来蚀刻第四材料和第二材料。结果是：芯轴110的底层115和目标层107现在没有被覆盖，这两者都通过开口146可见。图11是在该蚀刻步骤之后的侧视图，示出了由蚀刻掩模141覆盖的基板的材料保留在基板105上。
因此，在一些实施方式中，在沉积填充材料之后并且在执行蚀刻工艺之前，在基板上形成凹凸图案。凹凸图案限定了露出基板的一部分的开口。然后，蚀刻工艺使用凹凸图案作为蚀刻掩模。
在一些实施方式中，可以执行平坦化工艺以有益于图案转移和蚀刻掩模形成。在执行蚀刻工艺之后，可以执行化学机械抛光(CMP)步骤，其使用芯轴110的底层115作为平坦化停止材料层。因此，化学机械抛光步骤去除芯轴的底层的顶表面上方的第三材料。换言之，侧壁间隔物的顶部可以与顶部112和覆盖层以及侧壁间隔物之间的填充材料的上部一起被切掉。结果在图12中示出。注意，这样的平坦化步骤可以减轻侧壁间隔物的角部倒圆以及去除覆盖层的等密度偏置(iso-dense biasing)，从而提供用于进一步蚀刻和图案化的明确限定的线。图13是顶层，示出了平坦化之后的三个材料线以及由于第一蚀刻工艺未覆盖的目标层107的部分。注意，CMP技术在半导体制造工业中是已知的。可以选择底层115(第一材料)作为抵抗化学机械抛光的材料，如硅氮化物。
可选地，可以在任何蚀刻转移步骤之前执行平坦化步骤。在执行蚀刻工艺之前，可以执行化学机械抛光步骤，其使用芯轴的底层作为平坦化停止材料层。通过该替代方案，形成平坦的多线层，其中每个材料线没有被覆盖或者能够由蚀刻剂接触。因此，在形成蚀刻掩模之后，可以选择性地蚀刻任何未覆盖的材料。
可以执行第二蚀刻工艺，其使用第二蚀刻掩模来蚀刻芯轴的底层的未覆盖部分。图14示出了基板105的顶视图，其中蚀刻掩模142限定开口147。在该示例中，第二蚀刻工艺蚀刻第一材料(底层115)。第二蚀刻步骤的结果在图15中示出，其中目标层107的部分现在是可见的。图16是在去除了蚀刻掩模142之后的顶视图。可以理解，可以继续任何数目的图案化技术。例如，目标层107的未覆盖部分可以是接触开口以转移到目标层107。这可以在一个或更多个工艺中执行。目标层107可以用作记忆层。如图17所示，在另一个示例图案化流程中，所有侧壁间隔物121(第三材料或材料B)都可以被去除。注意，在图17中，已经去除了所有材料B以及材料C和材料A的部分。然后，材料C和材料A的剩余部分可以用作组合蚀刻掩模，以蚀刻到目标层107中，然后随后可以例如通过蚀刻来去除剩余的材料A和材料C。示例结果在图18中示出。
在其他实施方式中，可以在形成芯轴110之前在基板105上形成图案化的硬掩模层144。如图19所示，图案化的硬掩模层144可以形成在目标层107的顶部上。在其他实施方式中，图案化的硬掩模层144可以形成在目标层107下面或另一个记忆层下面。在利用多层芯轴形成多线层之前形成图案化的硬掩模层144的一个益处是：可以在相对平坦的层上形成这种硬掩模。在多线层的顶部上形成硬掩模可以包括：首先沉积平坦化填充物或以其他方式减轻等密度偏置。
于是，执行第一蚀刻工艺可以包括：将组合图案转移到目标层107中。这样的组合图案由侧壁间隔物121、芯轴110和图案化的硬掩模层144限定，其中图案化的硬掩模层144限定跨越两个或更多个侧壁间隔物的开口。因此，图案转移可以是自对准的，并且可以形成具有不同抗蚀刻性的不同材料的亚分辨率特征，进一步使图案化的硬掩模层144变窄，或者更确切地说，进一步使被转移到目标层、记忆层或下层中的特征变窄。注意，通过首先形成图案化的硬掩模层144，填充材料可以是可选的。因此，侧壁间隔物之间的开放空间可以保持敞开，原因是下面已经形成了硬掩模。图20示出了使用下面的图案化的硬掩模层144和多线层作为组合蚀刻掩模以蚀刻到目标层107中的示例结果。图21示出了在执行了第一蚀刻步骤之后对基板105进行平坦化的结果。如图22所示，其他实施方式可以包括沉积填充物材料和对基板进行平坦化。在图22中，蚀刻掩模已经处于多线层下面适当的位置，并且多线层现在是平坦的，使得可以在其顶部上形成另外的蚀刻掩模或图案化层。
在其他实施方式中，可以执行第二蚀刻步骤，其蚀刻芯轴的底层的未覆盖部分。这可以包括将第二组合图案转移到目标层中。第二组合图案由侧壁间隔物、填充材料和图案化硬掩模层限定。图案化硬掩模层限定跨越两个或更多个侧壁间隔物的开口。图案化硬掩模层144可以可选地包括平坦化填充材料。
在另一实施方式中，形成侧壁间隔物包括：在芯轴的暴露侧壁上形成第一侧壁间隔物，然后在第一侧壁间隔物的未覆盖或暴露的侧壁上形成第五材料的第二侧壁间隔物。第二侧壁间隔物相对于第一侧壁间隔物具有不同的抗蚀刻性。第一材料、第三材料、第四材料和第五材料通过相对于彼此具有不同的抗蚀刻性而都在化学上彼此不同。
在其他实施方式中，芯轴可具有三层或更多层。芯轴可包括第六材料的中间层。中间层位于底层上方和顶层下方。第六材料可以相对于第一材料和第二材料具有不同的抗蚀刻性。通过芯轴中的三种材料，可以选择最低的材料为与在芯轴的侧壁上形成的侧壁间隔物的材料相同的材料。利用这种技术，在选择侧壁间隔物以进行蚀刻时，在芯轴上的任何突出脚部(footer)可以被蚀刻掉。
替代实施方式包括：通过在基板的目标层上方形成多线层来对基板进行图案化的方法。多线层包括具有交替线图案的区域，所述交替线图案由具有不同抗蚀刻性的两条或更多条线组成。交替线图案的每条线具有水平厚度、垂直高度，并且跨目标层延伸。交替线图案的每条线在多线层的顶表面上未被覆盖并且垂直地延伸到多线层的底表面。具有不同抗蚀刻性的两条或更多条线中的至少一条线包括具有不同抗蚀刻性的至少两种材料的多层线，包括第一材料的底层和第二材料的顶层。多线层包括第三材料的线，其定位成在多层线的每一侧与多层线接触。
另一实施方式包括在基板上形成图案化硬掩模层。图案化硬掩模层包括对下层的一部分进行掩模的硬掩模材料。图案化硬掩模层包括填充材料，该填充材料填充图案化硬掩模层的剩余部分。填充材料相对于硬掩模材料具有不同的抗蚀刻性。芯轴形成在图案化硬掩模层上。芯轴由至少两层材料组成。芯轴包括第一材料的底层和第二材料的顶层。侧壁隔离物形成在芯轴的侧壁上。侧壁间隔物由第三材料组成。侧壁间隔物在侧壁间隔物的暴露侧壁之间限定开放空间。示例是图19的开放空间122。执行蚀刻工艺，该蚀刻工艺将组合图案转移到下层中。组合图案由硬掩模材料、侧壁间隔物和芯轴的底层限定，蚀刻工艺去除芯轴的顶层。图案化硬掩模层的填充材料可以与芯轴的顶层具有相同的抗蚀刻性。下层可以与芯轴的顶层具有相同的抗蚀刻性。
可以理解，可以使用本文的技术来执行许多图案化变型和制造过程。具有两种不同材料的多层芯轴和第三材料的侧壁间隔物可以实现多种不同的蚀刻选择性以及使得多层芯轴的顶部能够成为牺牲层，或者使多线层中的一条线具有多个抗蚀刻性，这可以在概念上描述为具有多种不同的颜色。
注意，本文中存在能够实现的许多不同的材料选择。多层芯轴的一个优点是对于旋涂填充材料(反转外涂层)不需要金属氧化物。对于芯轴的底层，示例材料可包括钛氧化物、铪氧化物、低温氮化物、氮化物、氧化物、多晶硅等。对于芯轴的顶层，材料选择可包括无定形碳、类金刚石碳、旋涂碳、旋涂玻璃、非晶硅、多晶硅、氮化物、光致抗蚀剂等。间隔物材料可包括但不限于氧化物、氮化物、钛氧化物、铝氧化物等。填充材料可以包括金属氧化物、钛氧化物、锡氧化物、锆氧化物、铪氧化物、钛纳米颗粒反转剂、旋涂碳、旋涂玻璃或其他共形机械稳定的材料。可以理解，可以为每条线选择各种材料，其中小心选择具有不同抗蚀刻性的线。因此，利用本文提供自对准块的技术，在给定微影系统的分辨率下产生的给定蚀刻掩模可以基本上大于要转移的期望图案，但是与不同抗蚀刻性的材料的多条线组合，可以创建亚分辨率特征。
在前面的描述中，已经阐述了具体细节，例如处理系统的特定几何形状以及对其中使用的各种部件和处理的描述。然而，应当理解，本文中的技术可以在脱离这些具体细节的其他实施方式中实施，并且这些细节是为了说明而不是限制的目的。已经参考附图描述了本文公开的实施方式。类似地，出于说明的目的，已经阐述了具体的数字、材料和配置，以便提供透彻的理解。然而，可以在没有这样的具体细节的情况下实施实施方式。具有大致相同的功能构造的部件由相同的附图标记表示，因而可以省去任何多余的描述。
已经将各种技术描述为多个离散操作，以帮助理解各种实施方式。描述的顺序不应被解释为意味着这些操作必须依赖于该顺序。实际上，这些操作不需要按照呈现的顺序执行。可以以与所描述的实施方式不同的顺序来执行所描述的操作。在附加实施方式中，可以执行各种附加操作和/或可以省略所描述的操作。
如本文中使用的“基板”或“目标基板”一般是指根据本发明正在处理的对象。基板可以包括器件(特别是半导体或其他电子器件)的任何材料部分或结构，并且可以例如是基底基板结构(例如半导体晶片、调制盘)或者在基底基板结构上或覆盖基底基板结构的层(例如薄膜)。因此，基板不限于任何特定的基底结构、下层或覆盖层、图案化或未图案化，而是预期包括任何这样的层或基底结构以及层和/或基底结构的任何组合。描述可能参考特定类型的基板，但这仅仅是为了说明的目的。
本领域技术人员还将理解，可以对以上说明的技术的操作进行许多变化，同时仍然实现本发明的相同目的。这些变化旨在被本公开内容的范围所涵盖。如此，本发明的实施方式的前述描述并非旨在限制。相反，在所附权利要求中呈现了对本发明的实施方式的任何限制。

Claims (17)

1.一种对基板进行图案化的方法，所述方法包括：
在基板的目标层上形成芯轴，所述芯轴由至少两层材料组成，所述芯轴包括由第一材料组成的底层和由第二材料组成的顶层，所述目标层由第五材料组成；
在所述芯轴的侧壁上形成侧壁间隔物，所述侧壁间隔物由第三材料组成；
在所述基板上沉积填充材料，所述填充材料至少部分地填充在所述侧壁间隔物之间限定的开放空间，所述填充材料由第四材料组成，其中，所述第一材料、所述第三材料和所述第四材料对于一种或更多种特定的蚀刻化学剂具有彼此相比不同的抗蚀刻性，并且其中，所述第二材料和所述第四材料对于至少一种特定的蚀刻化学剂具有相同的抗蚀刻性；
执行第一蚀刻工艺，所述第一蚀刻工艺蚀刻所述填充材料的未被第一蚀刻掩模覆盖的部分，并且蚀刻所述芯轴的所述顶层的未被所述第一蚀刻掩模覆盖的部分；以及
执行第二蚀刻工艺，所述第二蚀刻工艺使用第二蚀刻掩模蚀刻所述芯轴的所述底层的未覆盖部分，
其中，所述第一材料、所述第三材料、所述第四材料和所述第五材料通过相对于彼此具有不同的抗蚀刻性而都在化学上彼此不同。
2.根据权利要求1所述的方法，还包括：在沉积所述填充材料之后并且在执行所述第一蚀刻工艺之前，在所述基板上形成所述第一蚀刻掩模，所述第一蚀刻掩模限定开口，所述开口未覆盖部分所述基板。
3.根据权利要求2所述的方法，还包括：在执行所述第一蚀刻工艺之后，执行化学机械抛光步骤，所述化学机械抛光步骤使用所述芯轴的所述底层作为平坦化停止材料层，所述化学机械抛光步骤去除所述芯轴的所述底层的顶表面上方的所述第三材料。
4.根据权利要求2所述的方法，还包括：在执行所述第一蚀刻工艺之前并且在形成所述第一蚀刻掩模之前，执行化学机械抛光步骤，所述化学机械抛光步骤使用所述芯轴的所述底层作为平坦化停止材料层，所述化学机械抛光步骤去除所述芯轴的所述底层的顶表面上方的所述第三材料。
5.根据权利要求1所述的方法，还包括：在形成所述芯轴之前、在形成所述侧壁间隔物之前并且在沉积所述填充材料之前，在所述基板上形成图案化硬掩模层，所述图案化硬掩模层限定蚀刻掩模，所述图案化硬掩模层位于所述目标层上方。
6.根据权利要求5所述的方法，其中，执行所述第二蚀刻工艺包括将组合图案转移到所述目标层中，所述组合图案由所述侧壁间隔物、所述芯轴和所述图案化硬掩模层限定，所述图案化硬掩模层限定跨越两个或更多个侧壁间隔物的开口。
7.根据权利要求5所述的方法，其中，执行所述第二蚀刻工艺包括将第二组合图案转移到所述目标层中，所述第二组合图案由所述侧壁间隔物、所述填充材料和所述图案化硬掩模层限定，所述图案化硬掩模层限定跨越两个或更多个侧壁间隔物的开口。
8.根据权利要求1所述的方法，其中，在所述基板上沉积填充材料包括经由旋涂沉积来进行沉积。
9.根据权利要求8所述的方法，其中，所述旋涂沉积得到覆盖所述芯轴和所述侧壁间隔物的至少一部分的第四材料的覆盖层。
10.根据权利要求1所述的方法，其中，所述芯轴通过下述步骤形成：在所述基板上沉积所述底层；在所述底层上沉积所述顶层；以及使用相同的蚀刻掩模图案来各向异性地蚀刻穿过所述顶层和所述底层，其中所述顶层不是抗反射涂膜。
11.根据权利要求1所述的方法，其中，同时蚀刻所述顶层和所述填充材料的至少一部分，并且其中，使用相同的蚀刻化学剂来蚀刻所述第四材料和所述第二材料。
12.根据权利要求1所述的方法，其中，形成所述侧壁间隔物包括：在所述芯轴的暴露侧壁上形成第一侧壁间隔物，然后在所述第一侧壁间隔物的暴露侧壁上形成第二侧壁间隔物，所述第二侧壁间隔物相对于所述第一侧壁间隔物具有不同的抗蚀刻性。
13.根据权利要求1所述的方法，其中，所述芯轴包括第六材料的中间层，所述中间层被定位成在所述底层上方并且在所述顶层下方，所述第六材料相对于所述第一材料和所述第二材料具有不同的抗蚀刻性。
14.一种对基板进行图案化的方法，所述方法包括：
在基板的目标层上方形成多线层，所述多线层包括具有交替线图案的区域，所述交替线图案由具有不同的抗蚀刻性的两条或更多条线组成，其中，所述交替线图案的每条线具有水平厚度、垂直高度，并且跨所述目标层延伸，其中，所述交替线图案的每条线在所述多线层的顶表面上未被覆盖并且垂直地延伸至所述多线层的底表面，其中，具有不同的抗蚀刻性的两条或更多条线中的至少一条线包括具有不同的抗蚀刻性的至少两种材料的多层线，所述多层线包括第一材料的底层和第二材料的顶层，所述多线层包括第三材料的线，所述第三材料的线被定位成在所述多层线的每侧与所述多层线接触，所述多线层包括第四材料的线，所述第四材料的线至少部分地填充在所述第三材料的线之间限定的开放空间，其中，所述第一材料、所述第三材料和所述第四材料对于一种或更多种特定的蚀刻化学剂具有彼此相比不同的抗蚀刻性，并且其中，所述第二材料和所述第四材料对于至少一种特定的蚀刻化学剂具有相同的抗蚀刻性；
执行第一蚀刻工艺，所述第一蚀刻工艺蚀刻所述第四材料的线的未被第一蚀刻掩模覆盖的部分，并且蚀刻所述多层线的所述顶层的未被所述第一蚀刻掩模覆盖的部分；以及
执行第二蚀刻工艺，所述第二蚀刻工艺使用第二蚀刻掩模蚀刻所述多层线的所述底层的未覆盖部分，
其中，所述目标层由第五材料组成，并且所述第一材料、所述第三材料、所述第四材料和所述第五材料通过相对于彼此具有不同的抗蚀刻性而都在化学上彼此不同。
15.一种用于对基板进行图案化的方法，所述方法包括：
在所述基板的目标层上形成图案化硬掩模层，所述图案化硬掩模层包括对目标层的一部分进行掩模的硬掩模材料，所述图案化硬掩模层包括填充所述图案化硬掩模层的剩余部分的填充材料，所述填充材料相对于所述硬掩模材料具有不同的抗蚀刻性；
在所述图案化硬掩模层上形成芯轴，所述芯轴由至少两层材料组成，所述芯轴包括第一材料的底层和第二材料的顶层；
在所述芯轴的侧壁上形成侧壁间隔物，所述侧壁间隔物由第三材料组成，所述侧壁间隔物在所述侧壁间隔物的暴露侧壁之间限定开放空间；以及
执行蚀刻工艺，所述蚀刻工艺将作为蚀刻掩模的组合图案转移到目标层中，所述组合图案由所述硬掩模材料、所述侧壁间隔物和所述芯轴的所述底层限定，所述蚀刻工艺去除所述芯轴的所述顶层和所述填充材料，
其中，所述第一材料和所述第三材料对于一种或更多种特定的蚀刻化学剂具有彼此相比不同的抗蚀刻性。
16.根据权利要求15所述的方法，其中，所述图案化硬掩模层的填充材料与所述芯轴的所述顶层具有相同的抗蚀刻性。
17.根据权利要求15所述的方法，
其中，所述目标层与所述芯轴的所述顶层具有相同的抗蚀刻性。
CN201780023812.XA 2016-04-14 2017-04-14 用于使用具有多种材料的层对基板进行图案化的方法 Active CN109075123B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662322603P 2016-04-14 2016-04-14
US62/322,603 2016-04-14
PCT/US2017/027693 WO2017181057A1 (en) 2016-04-14 2017-04-14 Method for patterning a substrate using a layer with multiple materials

Publications (2)

Publication Number Publication Date
CN109075123A CN109075123A (zh) 2018-12-21
CN109075123B true CN109075123B (zh) 2023-05-09

Family

ID=60039021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780023812.XA Active CN109075123B (zh) 2016-04-14 2017-04-14 用于使用具有多种材料的层对基板进行图案化的方法

Country Status (6)

Country Link
US (2) US10460938B2 (zh)
JP (1) JP7009681B2 (zh)
KR (1) KR102346568B1 (zh)
CN (1) CN109075123B (zh)
TW (1) TWI661466B (zh)
WO (1) WO2017181057A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9824893B1 (en) 2016-06-28 2017-11-21 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
US20180138078A1 (en) * 2016-11-16 2018-05-17 Tokyo Electron Limited Method for Regulating Hardmask Over-Etch for Multi-Patterning Processes
KR20180093798A (ko) 2017-02-13 2018-08-22 램 리써치 코포레이션 에어 갭들을 생성하는 방법
US10546748B2 (en) 2017-02-17 2020-01-28 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
US10366917B2 (en) * 2018-01-04 2019-07-30 Globalfoundries Inc. Methods of patterning variable width metallization lines
JP7334166B2 (ja) * 2018-01-30 2023-08-28 ラム リサーチ コーポレーション パターニングにおける酸化スズマンドレル
WO2019182872A1 (en) 2018-03-19 2019-09-26 Lam Research Corporation Chamfer-less via integration scheme
US10573520B2 (en) 2018-06-12 2020-02-25 International Business Machines Corporation Multiple patterning scheme integration with planarized cut patterning
US10950442B2 (en) * 2018-07-06 2021-03-16 Tokyo Electron Limited Methods to reshape spacers for multi-patterning processes using thermal decomposition materials
EP3660890B1 (en) * 2018-11-27 2021-08-11 IMEC vzw A method for forming an interconnection structure
WO2020263757A1 (en) 2019-06-27 2020-12-30 Lam Research Corporation Alternating etch and passivation process
US11854806B2 (en) * 2020-05-22 2023-12-26 Tokyo Electron Limited Method for pattern reduction using a staircase spacer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101044596A (zh) * 2004-09-02 2007-09-26 微米技术有限公司 使用间距倍增的集成电路制造方法
CN101292327A (zh) * 2005-08-31 2008-10-22 美光科技公司 形成间距倍增接点的方法
CN103117243A (zh) * 2011-11-16 2013-05-22 台湾积体电路制造股份有限公司 反调sti形成

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100640639B1 (ko) * 2005-04-19 2006-10-31 삼성전자주식회사 미세콘택을 포함하는 반도체소자 및 그 제조방법
KR100674970B1 (ko) * 2005-04-21 2007-01-26 삼성전자주식회사 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법
US8273634B2 (en) 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
WO2010096363A2 (en) 2009-02-19 2010-08-26 Arkema Inc. Nanofabrication method
US8486611B2 (en) 2010-07-14 2013-07-16 Micron Technology, Inc. Semiconductor constructions and methods of forming patterns
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8883621B2 (en) * 2012-12-27 2014-11-11 United Microelectronics Corp. Semiconductor structure and method of fabricating MOS device
TWI545618B (zh) * 2014-02-23 2016-08-11 東京威力科創股份有限公司 用於平坦化之基板圖案化方法
TWI545622B (zh) 2014-02-23 2016-08-11 東京威力科創股份有限公司 藉由交叉多重圖案化層以增加圖案密度的方法
WO2015126829A1 (en) 2014-02-23 2015-08-27 Tokyo Electron Limited Method for patterning a substrate for planarization
US9601378B2 (en) * 2015-06-15 2017-03-21 International Business Machines Corporation Semiconductor fins for FinFET devices and sidewall image transfer (SIT) processes for manufacturing the same
US10249501B2 (en) * 2016-03-28 2019-04-02 International Business Machines Corporation Single process for liner and metal fill
US10079180B1 (en) * 2017-03-14 2018-09-18 United Microelectronics Corp. Method of forming a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101044596A (zh) * 2004-09-02 2007-09-26 微米技术有限公司 使用间距倍增的集成电路制造方法
CN101292327A (zh) * 2005-08-31 2008-10-22 美光科技公司 形成间距倍增接点的方法
CN103117243A (zh) * 2011-11-16 2013-05-22 台湾积体电路制造股份有限公司 反调sti形成

Also Published As

Publication number Publication date
CN109075123A (zh) 2018-12-21
KR20180125614A (ko) 2018-11-23
US20200066522A1 (en) 2020-02-27
WO2017181057A1 (en) 2017-10-19
JP2019514066A (ja) 2019-05-30
US10460938B2 (en) 2019-10-29
US20170301552A1 (en) 2017-10-19
TW201742114A (zh) 2017-12-01
TWI661466B (zh) 2019-06-01
KR102346568B1 (ko) 2021-12-31
US11107682B2 (en) 2021-08-31
JP7009681B2 (ja) 2022-01-26

Similar Documents

Publication Publication Date Title
CN109075123B (zh) 用于使用具有多种材料的层对基板进行图案化的方法
JP6726834B2 (ja) サブ解像度基板パターニングのためのエッチングマスクを形成する方法
CN108369899B (zh) 形成用于亚分辨率基板图案化的蚀刻掩模的方法
CN109155238B (zh) 使用具有多种材料的层对基底进行图案化的方法
CN108701588B (zh) 用于形成存储器鳍片图案的方法和系统
JP2018531506A6 (ja) サブ解像度基板パターニングのためのエッチングマスクを形成する方法
CN109075124B (zh) 使用具有多种材料的层对基底进行图案化的方法
KR20210139474A (ko) 다중라인 패터닝을 사용하는 기판 공정 방법
CN109983564B (zh) 亚分辨率衬底图案化的方法
WO2021025806A1 (en) Method for increasing pattern density on a wafer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant