CN109037407A - 半导体发光芯片及其制造方法 - Google Patents

半导体发光芯片及其制造方法 Download PDF

Info

Publication number
CN109037407A
CN109037407A CN201810874009.3A CN201810874009A CN109037407A CN 109037407 A CN109037407 A CN 109037407A CN 201810874009 A CN201810874009 A CN 201810874009A CN 109037407 A CN109037407 A CN 109037407A
Authority
CN
China
Prior art keywords
type
layer
isolation part
electrode
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810874009.3A
Other languages
English (en)
Other versions
CN109037407B (zh
Inventor
邬新根
刘英策
李俊贤
魏振东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Changelight Co Ltd
Original Assignee
Xiamen Changelight Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Changelight Co Ltd filed Critical Xiamen Changelight Co Ltd
Priority to CN201810874009.3A priority Critical patent/CN109037407B/zh
Publication of CN109037407A publication Critical patent/CN109037407A/zh
Priority to PCT/CN2019/098369 priority patent/WO2020024935A1/zh
Priority to US16/626,516 priority patent/US11527679B2/en
Application granted granted Critical
Publication of CN109037407B publication Critical patent/CN109037407B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一半导体发光芯片及其制造方法，其中所述半导体发光芯片包括一衬底和自所述衬底依次生长的一N型半导体层、一有源区、一P型半导体层、一反射层、至少两绝缘层、一防扩散层以及一电极组，其中一个所述绝缘层环绕在所述反射层的内侧，另一个所述绝缘层环绕在所述反射层的外侧，并且所述绝缘层隔离所述防扩散层和所述P型半导体层，其中所述电极组包括一N型电极和一P型电极，其中所述N型电极被电连接于所述N型半导体层，所述P型电极被电连接于所述P型半导体层。

Description

半导体发光芯片及其制造方法
技术领域
本发明涉及半导体发光二极管，特别涉及一半导体发光芯片及其制造方法。
背景技术
通常情况下，高亮度倒装芯片普遍采用金属银作为反射镜的材料，以形成层叠于P型氮化镓层的银镜，但是由于该P型氮化镓层的功函数为7.5eV，而该银镜的功函数为4.26eV，而理论上只有当该银镜的功函数大于该P型氮化镓层的功函数时，该银镜才能与该P型氮化镓层之间形成低电阻的欧姆接触，但实际上，因为该银镜的功函数小于该P型氮化镓层的功函数，从而该银镜无法与该P型氮化镓层形成低电阻的欧姆接触。因为形成该银镜的金属银为活泼金属，在存在电势差、高湿度、高温度的条件下，导致该银镜容易出现金属迁移的不良现象，而一旦该银镜出现金属迁移的不良现象，则容易导致漏电、器件失效等异常，因此，采用该银镜的高亮度倒装芯片还需要提供一个包覆该银镜的防扩散层，即，该防扩散层需要与该P型氮化镓层直接接触(该防扩散层层叠于该P型氮化镓层)才能够完全包覆该银镜。也就是说，该防扩散层的长宽尺寸均需大于该银镜的长宽尺寸，这导致该防扩散层会直接以接触该P型氮化镓层的方式层叠于该P型氮化镓层。因为形成该防扩散层的材料通常是钛(Ti)、钛钨(TiW)、镍(Ni)等金属材料，在实际使用过程中，该防扩散层与该P型氮化镓层的接触电阻低于该银镜与该P型氮化镓层的接触电阻，这就容易导致从P型电极注入的电流聚集在该区域(该防扩散层与该P型氮化镓层接触的区域)内，从而导致该区域的电流密度过高，进而导致静电击穿异常。
发明内容
本发明的一个目的在于提供一半导体发光芯片及其制造方法，其中所述半导体发光芯片能够避免出现静电击穿的不良现象，以保证所述半导体芯片在被使用时的可靠性。
本发明的一个目的在于提供一半导体发光芯片及其制造方法，其中所述半导体发光芯片通过阻止一防扩散层直接接触一P型半导体层的方式避免电流聚集而导致的静电击穿异常，从而保证所述半导体发光芯片在被使用时的可靠性。
本发明的一个目的在于提供一半导体发光芯片及其制造方法，其中所述半导体发光芯片提供一绝缘层，以藉由所述绝缘层以隔离所述防扩散层和所述P型半导体层的方式阻止所述防扩散层直接接触所述P型半导体层。
本发明的一个目的在于提供一半导体发光芯片及其制造方法，其中所述绝缘层环绕在一反射层的四周，所述防扩散层以层叠于所述反射层和所述绝缘层的方式避免所述反射层出现金属迁移的不良现象，从而保证所述半导体发光芯片的稳定性。
本发明的一个目的在于提供一半导体发光芯片及其制造方法，其中在所述绝缘层层叠于所述P型半导体层之后，层叠所述防扩散层于所述绝缘层和所述反射层，通过这样的方式，所述绝缘层不仅能够阻止所述防扩散层接触所述P型半导体层，而且所述绝缘层能够与所述防扩散层相互配合而包覆所述反射层，从而避免所述反射层出现金属迁移的不良现象。
依本发明的一个方面，本发明提供一半导体发光芯片，其包括：
一衬底；
一外延叠层，其中所述外延叠层包括一N型氮化镓层、一有源区以及一P型氮化镓层，其中所述衬底、所述N型氮化镓层、所述有源区和所述P型氮化镓层依次层叠；
至少一反射层，其中所述反射层层叠于所述P型氮化镓层的一部分表面；
至少两绝缘层，其中一个所述绝缘层以层叠于所述P型氮化镓层的一部分表面的方式环绕于所述反射层的内侧，另一个所述绝缘层以层叠于所述P型氮化镓层的一部分表面的方式环绕于所述反射层的外侧；
至少一防扩散层，其中所述防扩散层层叠于所述反射层和所述绝缘层；以及
一电极组，其中所述电极组包括一N型电极和一P型电极，其中所述N型电极被电连接于所述外延叠层的所述N型氮化镓层，所述P型电极被电连接于所述防扩散层。
根据本发明的一个实施例，所述外延叠层具有至少一半导体裸露部，所述半导体裸露部自所述P型氮化镓层经所述有源区延伸至所述N型氮化镓层，其中所述防扩散层具有至少一防扩散层穿孔，所述外延叠层的所述半导体裸露部对应于所述防扩散层的所述防扩散层穿孔，其中所述N型电极依次经所述防扩散层的所述防扩散层穿孔和所述外延叠层的所述半导体裸露部被电连接于所述N型氮化镓层。
根据本发明的一个实施例，所述半导体发光芯片进一步包括至少一N型扩展电极部，其中所述N型扩展电极部以被保持在所述外延叠层的所述半导体裸露部的方式层叠于所述N型氮化镓层，其中所述N型电极被电连接于所述N扩展电极部。
根据本发明的一个实施例，所述半导体发光芯片进一步包括一第一隔离部，其中所述第一隔离部以所述第一隔离部经所述防扩散层的所述防扩散层通道和所述外延叠层的所述半导体裸露部延伸至所述N型氮化镓层的方式层叠于所述防扩散层，其中所述第一隔离部具有至少一第一通道和至少一第二通道，其中所述第一通道延伸至所述N型扩展电极部，所述N型电极经所述第一通道被电连接于所述N型扩展电极部，其中所述第二通道延伸至所述防扩散层，所述P型电极经所述第二通道被电连接于所述防扩散层。
根据本发明的一个实施例，所述第一隔离部进一步层叠于所述绝缘层。
根据本发明的一个实施例，所述第一隔离部进一步层叠所述N型扩展电极部。
根据本发明的一个实施例，所述N型电极具有至少一N型电极连接针，其中在所述N型电极层叠于所述第一隔离部时，所述N型电极连接针形成于和被保持在所述第一隔离部的所述第一通道，并且所述N型电极连接针延伸至和被电连接于所述N型扩展电极部，相应地，所述P型电极具有至少一P型电极连接针，其中在所述P型电极层叠于所述第一隔离部时，所述P型电极连接针形成于和被保持在所述第一隔离部的所述第二通道，并且所述P型电极连接针延伸至和被电连接于所述防扩散层。
根据本发明的一个实施例，所述半导体发光芯片进一步包括一第一隔离部，其中所述第一隔离部以所述第一隔离部经所述防扩散层的所述防扩散层穿孔和所述外延叠层的所述半导体裸露部延伸至所述N型氮化镓层的方式层叠于所述防扩散层，其中所述第一隔离部具有至少一第一通道和至少一第二通道，其中所述第一通道延伸至所述N型氮化镓层，所述N型电极经所述第一通道被电连接于所述N型氮化镓层，其中所述第二通道延伸至所述P型氮化镓层，所述P型电极经所述第二通道被电连接于所述防扩散层。
根据本发明的一个实施例，所述第一隔离部进一步层叠所述绝缘层。
根据本发明的一个实施例，所述半导体发光芯片进一步包括一扩展电极层，其中所述扩展电极层包括至少一N型扩展电极部和至少一P型扩展电极部，所述N型扩展电极部和所述P型扩展电极部以相互间隔的方式层叠于所述第一隔离部，其中所述N型扩展电极部具有至少一N型扩展电极针，其经所述第一隔离部的所述第一通道延伸至和被电连接于所述N型氮化镓层，其中所述P型扩展电极部具有至少一P型扩展电极针，其经所述第一隔离部的所述第二通道延伸至和被电连接于所述P型氮化镓层，其中所述N型电极被电连接于所述N型扩展电极部，所述P型电极被电连接于所述P型扩展电极部。
根据本发明的一个实施例，所述半导体发光芯片进一步包括一第二隔离部，其中所述第二隔离部层叠于所述N型扩展电极部、所述第一隔离部和所述P型扩展电极部，其中所述第二隔离部具有至少一第三通道和至少一第四通道，其中所述第三通道延伸至所述N型扩展电极部，所述N型电极经所述第三通道被电连接于所述N型扩展电极部，其中所述第四通道延伸至所述P型扩展电极部，所述P型电极经所述第四通道被电连接于所述P型扩展电极部。
根据本发明的一个实施例，所述N型电极具有至少一N型扩展连接针，其中在所述N型电极层叠于所述第二隔离部时，所述N型电极连接针形成于和被保持在所述第二隔离部的所述第三通道，并且所述N型电极连接针延伸至和被电连接于所述N型电极连接部，相应地，所述P型电极具有至少一P型电极连接针，其中在所述P型电极层叠于所述第二隔离部时，所述P型电极连接针形成于和被保持在所述第二隔离部的所述第四通道，并且所述P型电极连接针延伸至和被电连接于所述P型扩展电极部。
根据本发明的一个实施例，所述反射层的厚度尺寸和所述绝缘层的厚度尺寸一致。
根据本发明的一个实施例，所述绝缘层的材料为二氧化硅。
根据本发明的一个实施例，所述绝缘层的厚度尺寸范围为100埃-5000埃。
依本发明的另一个方面，本发明进一步提供一半导体发光芯片的制造方法，其中所述制造方法包括如下步骤：
(a)自一衬底依次生长一N型氮化镓层、一有源区以及一P型氮化镓层；
(b)层叠一反射层于所述P型氮化镓层的一部分表面；
(c)分别环绕一绝缘层于所述反射层的内侧和外侧；
(d)自所述反射层和所述绝缘层生长一防扩散层；以及
(e)电连接一N型电极于所述N型氮化镓层和电连接一P型电极于所述防扩散层，以制得所述半导体发光芯片。
根据本发明的一个实施例，在所述步骤(c)中，自所述P型氮化镓层生长所述绝缘层，以使所述绝缘层环绕于所述反射层。
根据本发明的一个实施例，在所述步骤(c)中，自所述有源区生长所述绝缘层，以使所述绝缘层环绕于所述反射层。
根据本发明的一个实施例，在所述步骤(c)中，自所述N型氮化镓层生长所述绝缘层，以使所述绝缘层环绕于所述反射层。
根据本发明的一个实施例，在所述步骤(c)中，自所述衬底生长所述绝缘层，以使所述绝缘环绕于所述反射层。
根据本发明的一个实施例，在所述步骤(c)之前，所述制造方法进一步包括步骤：依次刻蚀所述P型氮化镓层和所述有源区，以形成自所述P型氮化镓层经所述有源区延伸至所述N型氮化镓层的至少一半导体裸露部，其中在所述步骤(d)中，在所述防扩散层生长于所述反射层和所述绝缘层时形成至少一防扩散层穿孔，其中所述半导体裸露部对应于所述防扩散层穿孔，以在所述步骤(e)中，允许所述N型电极依次经所述防扩散层穿孔和所述半导体裸露部被电连接于所述N型氮化镓层。
根据本发明的一个实施例，在所述步骤(c)之前，所述制造方法进一步包括步骤：依次刻蚀所述P型氮化镓层、所述有源区和所述N型氮化镓层，以形成自所述P型氮化镓层经所述有源区延伸至所述N型氮化镓层的至少一半导体裸露部，其中在所述步骤(d)中，在所述防扩散层生长于所述反射层和所述绝缘层时形成至少一防扩散层穿孔，其中所述半导体裸露部对应于所述防扩散层穿孔，以在所述步骤(e)中，允许所述N型电极依次经所述防扩散层穿孔和所述半导体裸露部被电连接于所述N型氮化镓层。
根据本发明的一个实施例，在所述步骤(e)之前，所述制造方法进一步包括步骤：生长至少一N型扩展电极部于所述N型氮化镓层，以在所述步骤(e)中，所述N型电极以被电连接于所述N型扩展电极部的方式被电连接于所述N型氮化镓层。
根据本发明的一个实施例，在所述步骤(e)之前，所述制造方法进一步包括步骤：生长一第一隔离部于所述防扩散层，并且所述第一隔离部经所述防扩散层穿孔和所述半导体裸露部延伸至所述N型氮化镓层，其中所述第一隔离部具有至少一第一通道和至少一第二通道，其中所述第一通道延伸至所述N型扩展电极部，所述N型电极经所述第一通道被电连接于所述N型扩展电极部，其中所述第二通道延伸至所述防扩散层，所述P型电极经所述第二通道被电连接于所述防扩散层。
根据本发明的一个实施例，在生长所述第一隔离部于所述防扩散层的步骤中，进一步包括步骤：
生长一第一隔离部基层于所述防扩散层；和
蚀刻所述第一隔离部基层，以形成延伸至所述N型扩展电极部的所述第一通道和延伸至所述防扩散层的所述第二通道，其中所述第一隔离部基层形成所述第一隔离部。
根据本发明的一个实施例，在上述方法中，所述第一隔离部层叠所述绝缘层。
根据本发明的一个实施例，在上述方法中，所述第一隔离部层叠所述N型扩展电极部。
根据本发明的一个实施例，在所述步骤(e)中，进一步包括步骤：
(e.1)自所述第一隔离部生长所述N型电极，其中在生长所述N型电极的过程中，所述N型电极的一N型电极连接针形成于所述第一隔离部的所述第一通道和经所述第一通道延伸至和被电连接于所述N型扩展电极部；和
(e.2)自所述第一隔离部生长所述P型电极，其中在生长所述P型电极的过程中，所述P型电极的一P型电极连接针形成于所述第一隔离部的所述第二通道和经所述第二通道延伸至和被电连接于所述防扩散层。
根据本发明的一个实施例，在所述步骤(e)之前，所述制造方法进一步包括步骤：生长一第一隔离部于所述防扩散层，并且所述第一隔离部经所述防扩散层穿孔和所述半导体裸露部延伸至所述N型氮化镓层，其中所述第一隔离部具有至少一第一通道和至少一第二通道，其中所述第一通道延伸至所述N型氮化镓层，所述N型电极经所述第一通道被电连接于所述N型氮化镓层，其中所述第二通道延伸至所述防扩散层，所述P型电极经所述第二通道被电连接于所述防扩散层。
根据本发明的一个实施例，在生长所述第一隔离部于所述防扩散层的步骤中，进一步包括步骤：
生长一第一隔离部基层于所述防扩散层；和
蚀刻所述第一隔离部基层，以形成延伸至所述N型扩展电极部的所述第一通道和延伸至所述防扩散层的所述第二通道，其中所述第一隔离部基层形成所述第一隔离部。
根据本发明的一个实施例，在上述方法中，所述第一隔离部层叠所述绝缘层。
根据本发明的一个实施例，在生长所述第一隔离部于所述防扩散层之后，所述制造方法进一步包括步骤：
自所述第一隔离部生长一N型扩展电极部，其中在生长所述N型扩展电极部的过程中，所述N型扩展电极部的一N型扩展电极针形成于所述第一隔离部的所述第一通道和经所述第一通道延伸至所述N型氮化镓层；和
自所述第一隔离部生长一P型扩展电极部，其中在生长所述P型扩展电极部的过程中，所述P型扩展电极部的一P型扩展电极针形成于所述第一隔离部的所述第二通道和经所述第二通道延伸至所述防扩散层。
根据本发明的一个实施例，在生长所述N型扩展电极部和所述P型扩展电极部于所述第一隔离部之后，所述制造方法进一步包括步骤：生长一第二隔离部于所述N型扩展电极部、所述第一隔离部和所述P型扩展电极部，其中所述第二隔离部具有至少一第三通道和至少一第四通道，其中所述第三通道延伸至所述N型扩展电极部，所述N型电极经所述第三通道被电连接于所述N型扩展电极部，其中所述第四通道延伸至所述P型扩展电极部，所述P型电极经所述第四通道被电连接于所述P型扩展电极部。
根据本发明的一个实施例，在生长所述第二隔离部于所述N型扩展电极部、所述第一隔离部和所述P型扩展电极部的步骤中，进一步包括步骤：
生长一第二隔离部基层于所述N型扩展电极部、所述第一隔离部和所述P型扩展电极部；
蚀刻所述第二隔离部基层，以形成延伸至所述N型扩展电极部的所述第三通道和延伸至所述P型扩展电极部的所述第四通道，其中所述第二隔离部基层形成所述第二隔离部。
根据本发明的一个实施例，在所述步骤(e)中，进一步包括步骤：
(e.1)自所述第二隔离部生长所述N型电极，其中在生长所述N型电极的过程中，所述N型电极的一N型电极连接针形成于所述第二隔离部的所述第三通道和经所述第三通道延伸至和被电连接于所述N型扩展电极部；和
(e.2)自所述第二隔离部生长所述P型电极，其中在生长所述P型电极的过程中，所述P型电极的一P型电极连接针形成于所述第二隔离部的所述第四通道和经所述第四通道延伸至和被电连接于所述P型扩展电极部。
附图说明
图1A是依本发明的一较佳实施例的一半导体发光芯片的制作步骤之一的剖视示意图。
图1B是依本发明的上述较佳实施例的所述半导体发光芯片的制作步骤之一的俯视示意图。
图2A是依本发明的上述较佳实施例的所述半导体发光芯片的制作步骤之二的剖视示意图。
图2B是依本发明的上述较佳实施例的所述半导体发光芯片的制作步骤之二的俯视示意图。
图3A是依本发明的上述较佳实施例的所述半导体发光芯片的制作步骤之三的剖视示意图。
图3B是依本发明的上述较佳实施例的所述半导体发光芯片的制作步骤之三的俯视示意图。
图4A是依本发明的上述较佳实施例的所述半导体发光芯片的制作步骤之四的剖视示意图。
图4B是依本发明的上述较佳实施例的所述半导体发光芯片的制作步骤之四的俯视示意图。
图5A是依本发明的上述较佳实施例的所述半导体发光芯片的制作步骤之五的剖视示意图。
图5B是依本发明的上述较佳实施例的所述半导体发光芯片的制作步骤之五的俯视示意图。
图6A是依本发明的上述较佳实施例的所述半导体发光芯片的制作步骤之六的剖视示意图。
图6B是依本发明的上述较佳实施例的所述半导体发光芯片的制作步骤之六的俯视示意图。
图7A是依本发明的上述较佳实施例的所述半导体发光芯片的制作步骤之七的剖视示意图，其示出了所述半导体发光芯片的剖视状态。
图7B是依本发明的上述较佳实施例的所述半导体发光芯片的制作步骤之七的俯视示意图，其示出了所述半导体发光芯片的俯视状态。
图8A是依本发明的一较佳实施例的一半导体发光芯片的制作步骤之一的剖视示意图。
图8B是依本发明的上述较佳实施例的所述半导体发光芯片的制作步骤之一的俯视示意图。
图9A是依本发明的上述较佳实施例的所述半导体发光芯片的制作步骤之二的剖视示意图。
图9B是依本发明的上述较佳实施例的所述半导体发光芯片的制作步骤之二的俯视示意图。
图10A是依本发明的上述较佳实施例的所述半导体发光芯片的制作步骤之三的剖视示意图。
图10B是依本发明的上述较佳实施例的所述半导体发光芯片的制作步骤之三的俯视示意图。
图11A是依本发明的上述较佳实施例的所述半导体发光芯片的制作步骤之四的剖视示意图。
图11B是依本发明的上述较佳实施例的所述半导体发光芯片的制作步骤之四的俯视示意图。
图12A是依本发明的上述较佳实施例的所述半导体发光芯片的制作步骤之五的剖视示意图。
图12B是依本发明的上述较佳实施例的所述半导体发光芯片的制作步骤之五的俯视示意图。
图13A是依本发明的上述较佳实施例的所述半导体发光芯片的制作步骤之六的剖视示意图。
图13B是依本发明的上述较佳实施例的所述半导体发光芯片的制作步骤之六的俯视示意图。
图14A是依本发明的上述较佳实施例的所述半导体发光芯片的制作步骤之七的剖视示意图。
图14B是依本发明的上述较佳实施例的所述半导体发光芯片的制作步骤之七的俯视示意图。
图15A是依本发明的上述较佳实施例的所述半导体发光芯片的制作步骤之八的剖视示意图，其示出了所述半导体发光芯片的剖视状态。
图15B是依本发明的上述较佳实施例的所述半导体发光芯片的制作步骤之八的俯视示意图，其示出了所述半导体发光芯片的俯视状态。
具体实施方式
以下描述用于揭露本发明以使本领域技术人员能够实现本发明。以下描述中的优选实施例只作为举例，本领域技术人员可以想到其他显而易见的变型。在以下描述中界定的本发明的基本原理可以应用于其他实施方案、变形方案、改进方案、等同方案以及没有背离本发明的精神和范围的其他技术方案。
本领域技术人员应理解的是，在本发明的揭露中，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系是基于附图所示的方位或位置关系，其仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此上述术语不能理解为对本发明的限制。
可以理解的是，术语“一”应理解为“至少一”或“一个或多个”，即在一个实施例中，一个元件的数量可以为一个，而在另外的实施例中，该元件的数量可以为多个，术语“一”不能理解为对数量的限制。
参考本发明的说明书附图之附图7A和图7B，依本发明的一较佳实施例的一半导体发光芯片在接下来的描述中将被揭露和被阐述，其中所述半导体发光芯片包括一衬底10、一外延叠层20、一反射层30、至少一绝缘层40、一防扩散层50、一扩展电极层60、一电流隔离层70以及一电极组80。
附图1A至图7B进一步示出了所述半导体发光芯片的制造过程，在接下来的描述中，将结合所述半导体发光芯片的制造过程进一步揭露和阐述所述半导体发光芯片的所述衬底10、所述外延叠层20、所述反射层30、所述绝缘层40、所述防扩散层50、所述扩展电极层60、所述电流隔离层70和所述电极组80之间的关系。
参考附图1A和图1B，所述外延叠层20包括一N型半导体层21、一有源区22以及一P型半导体层23，其中所述N型半导体层21生长于所述衬底10，以使所述N型半导体层21层叠于所述衬底10，其中所述有源区22生长于所述N型半导体层21，以使所述有源区22层叠于所述N型半导体层21，其中所述P型半导体层23生长于所述有源区22，以使所述P型半导体层23层叠于所述有源区22。
优选地，在本发明的所述半导体发光芯片的这个较佳示例中，所述N型半导体层21和所述P型半导体层23均可以被实施为氮化镓层，即，所述外延叠层20包括层叠于所述衬底10的一N型氮化镓层、层叠于所述N型氮化镓层的所述有源区22以及层叠于所述有源区22的一P型氮化镓层。
值得一提的是，在本发明的所述半导体发光芯片中，在所述衬底10上层叠所述外延叠层20的方式不受限制，例如在附图1A至图7B示出的所述半导体发光芯片的这个较佳示例中，可以利用金属有机化合物化学气相沉淀设备(Metal-organic Chemical VaporDeposition，MOCVD)自所述衬底10生长所述N型半导体层21、自所述N型半导体层21生长所述有源区22、自所述有源区22生长所述P型半导体层23。
值得一提的是，所述衬底10的类型在本发明的所述半导体发光芯片中不受限制，例如所述衬底10可以是但不限于氧化铝(Al2O3)衬底、碳化硅(SiC)衬底、硅(Si)衬底、氮化镓(GaN)衬底、砷化镓(GaAs)衬底和磷化镓(GaP)衬底。
继续参考附图1A和图1B，所述外延叠层20进一步具有至少一半导体裸露部24，其中所述半导体裸露部24自所述P型半导体层23经所述有源区22延伸至所述N型半导体层21，以使所述N型半导体层21的一部分表面被暴露在所述半导体裸露部24。
优选地，在所述外延叠层20层叠于所述衬底10之后，可以通过刻蚀所述外延叠层20的方式形成所述半导体裸露部24。具体地说，首先，使用正胶光刻胶对层叠于所述衬底10的所述外延叠层20进行光刻，以裸露出所述外延叠层20的需要被刻蚀的区域，设定光刻胶厚度为3μm-5μm(包括3μm和5μm)。其次，在烘烤光刻胶后，使用感应耦合等离子体机台(Inductively Coupled Plasma，ICP)对所述外延叠层20进行干法刻蚀，以使所述外延叠层20形成自所述P型半导体层23经所述有源区22延伸至所述N型半导体层21的所述半导体裸露部24。最后，去除所述P型半导体层23表面的光刻胶。在使用感应耦合等离子体机台对所述外延叠层20进行干法刻蚀时使用的气体为氯气(Cl2)、三氯化硼(BCl3)和氩气(Ar)。另外，使用感应耦合等离子体机台对所述外延叠层20蚀刻的深度范围为0.9μm-2μm(包括0.9μm和2μm)。也就是说，所述外延叠层20的所述半导体裸露部24的深度范围为0.9μm-2μm(包括0.9μm和2μm)。
在附图1A至图7B示出的所述半导体发光芯片的这个较佳示例中，所述N型半导体层21的一部分厚度也被刻蚀，以使所述半导体裸露部24自所述P型半导体层23经所述有源区22延伸至所述N型半导体层21的中部，从而使得所述N型半导体层21的对应于所述半导体裸露部24的厚度尺寸小于所述N型半导体层21的其他部分的厚度尺寸。
值得一提的是，所述外延叠层20的所述半导体裸露部24的数量和类型在本发明的所述半导体发光芯片中不受限制，例如在附图1B示出的具体示例中，所述半导体裸露部24的数量可以有四个，其中两个所述半导体裸露部24呈圆形并位于所述半导体发光芯片的一个端部，另外两个所述半导体裸露部24分别具有一个位于所述半导体裸露部芯片的中部的焊盘裸露部和一个自所述焊盘裸露部向所述半导体发光芯片的另一个端部延伸的扩展条裸露部。当然，本领域技术人员应当理解，附图1B示出的所述半导体裸露部24的类型仅为示例，其并不应被视为对本发明的所述半导体发光芯片的内容和范围的限制。
参考附图2A和图2B，自所述外延叠层20的所述P型半导体层23生长所述反射层30，以使所述反射层30层叠于所述外延叠层20的所述P型半导体层23的一部分表面。
具体地说，首先，在所述外延叠层20的所述P型半导体层23的表面使用负胶光刻胶光刻出需要沉积的所述反射层30的图形，其次，使用蒸镀或者溅射镀膜的方式沉积所述反射层30于该图形，最后，去除负胶光刻胶。优选地，所述反射层30采用层叠结构，例如，所述反射层30可以是银(Ag)和钛钨(TiW)的层叠结构，其中银层的厚度尺寸范围为1000埃-3000埃(包括1000埃和3000埃)，钛钨层的厚度尺寸范围为200埃-2000埃(包括200埃和2000埃)。优选地，因为所述反射层30是通过蒸镀或者溅射镀膜的方式沉积在所述P型半导体层23的一部分表面的，因此，在去除负胶光刻胶之前，需要使用蓝膜玻璃掉多余的金属层。
所述反射层30具有至少一反射层穿孔31，其中所述外延叠层20的所述半导体裸露部24对应于所述反射层30的所述反射层穿孔31，以使所述外延叠层20的所述半导体裸露部24和所述反射层30的所述反射层穿孔31相连通。优选地，所述反射层30的所述反射层穿孔31的形状与所述外延叠层20的所述半导体裸露部24的形状一致，并且所述反射层30的所述反射层穿孔31的尺寸大于所述外延叠层20的所述半导体裸露部24的尺寸，通过这样的方式，在所述反射层30层叠于所述外延叠层20的所述P型半导体层23之后，所述P型半导体层23的一部分表面被暴露在所述反射层30的所述反射层穿孔31。另外，所述反射层30的长宽尺寸小于所述外延叠层20的所述P型半导体层23的长宽尺寸，这样，在所述反射层30层叠于所述外延叠层20的所述P型半导体层23之后，所述外延叠层20的周缘表面因为没有被所述反射层30覆盖而被暴露。
也就是说，所述外延叠层20的所述P型半导体层23的表面具有至少一第一区域231和至少二第二区域232，其中任意一个所述第一区域231的外侧和内侧分别设有一个所述第二区域232。例如，在附图1B示出的具体示例中，所述外延叠层20的所述P型半导体层23的表面具有一个所述第一区域231和两个所述第二区域232，其中一个所述第二区域232以环绕在所述半导体裸露部24的方式形成于所述P型半导体层23的中部，另外一个所述第二区域232形成于所述P型半导体层23的周缘表面，所述第一区域231形成于两个所述第二区域232之前，其中所述反射层30以自所述P型半导体层23的所述第一区域231生长的方式层叠于所述P型半导体层23。也就是说，所述P型半导体层23的一个所述第二区域232是所述P型半导体层23的被暴露在所述反射层30的所述反射层穿孔31的区域，所述P型半导体层23的另一个所述第二区域232是所述P型半导体层23的没有被所述反射层30覆盖的周缘表面。
参考附图3A和图3B，自所述外延叠层20的所述P型半导体层23的所述第二区域232的至少一部分表面生长所述绝缘层40，以使所述绝缘层40环绕在所述反射层30的外侧和内侧，其中所述绝缘层40能够以环绕在所述反射层30的外侧和内侧的方式阻止所述反射层30向外侧和内侧出现金属迁移的不良现象，从而保证所述反射层30的稳定性，进而保证所述半导体发光芯片的稳定性。
具体地说，在所述外延叠层20的所述P型半导体层23的所述第一区域231生长所述反射层30之后，使用蒸镀、溅镀或者等离子体增强化学的气相沉淀法(Plasma EnhancedChemical Vapor Deposition，PECVD)的方式自所述P型半导体层23的所述第二区域232的至少一部分表面生长所述绝缘层40，从而使所述绝缘层40环绕在所述反射层30的外侧和内侧。优选地，所述绝缘层40层叠于所述P型半导体层23的所述第二区域232的全部区域。值得一提的是，所述绝缘层40能够进一步覆盖所述反射层30的至少一部分表面。优选地，所述绝缘层40可以使用但不限于负胶剥离或者正胶蚀刻的方式制作。
优选地，形成所述绝缘层40的材料为二氧化硅(SiO2)，从而所述绝缘层40为层叠于所述P型半导体层23和环绕在所述反射层30的内侧和外侧的二氧化硅层。优选地，所述绝缘层40的厚度尺寸范围为100埃-5000埃(包括100埃和5000埃)。
值得一提的是，尽管在附图3A和图3B示出的具体示例中，所述绝缘层40的厚度尺寸与所述反射层30的厚度尺寸一致，但是本领域技术人员应当理解的是，在本发明的所述半导体发光芯片的其他可能的示例中，所述绝缘层40的厚度尺寸可以大于所述反射层30的厚度尺寸，从而使得所述绝缘层40高出所述反射层30，或者所述绝缘层40的厚度尺寸可以小于所述反射层30的厚度尺寸，从而使得所述绝缘层40低于所述反射层30。
参考附图4A和图4B，自所述反射层30和所述绝缘层40生长所述防扩散层50，以使所述防扩散层50层叠于所述反射层30和层叠于所述绝缘层40，其中所述防扩散层50能够以层叠于所述反射层30的表面的方式阻止所述反射层30的表面出现金属迁移的不良现象。因为所述绝缘层40环绕在所述反射层30的内侧和外侧以藉由所述绝缘层40阻止所述反射层30向内侧和外侧出现金属迁移的不良现象，和所述防扩散层50层叠于所述反射层30的表面以藉由所述防扩散层50阻止所述反射层30的表面出现金属迁移的不良现象，因此，所述反射层30被所述绝缘层40和所述防扩散层50共同包覆以避免出现金属迁移的不良现象，这样的方式能够保证所述反射层30的稳定性，进而保证所述半导体发光芯片的稳定性。
因为所述防扩散层50层叠于所述反射层30和所述绝缘层40，从而所述绝缘层40能够隔离所述防扩散层50和所述P型半导体层23，以藉由所述绝缘层40阻止所述防扩散层50直接接触所述P型半导体层23，通过这样的方式，能够避免所述半导体发光芯片在被停电后电流聚集而导致的静电击穿异常，从而保证所述半导体发光芯片在被使用时的可靠性。
所述防扩散层50具有至少一防扩散层穿孔51，其中所述外延叠层20的所述半导体裸露部24对应于所述防扩散层50的所述防扩散层穿孔51，以使所述外延叠层20的所述半导体裸露部24和所述防扩散层50的所述防扩散层穿孔51相连通。优选地，所述防扩散层50的所述防扩散层穿孔51的形状和所述外延叠层20的所述半导体裸露部24的形状一致。
优选地，在所述防扩散层50自所述反射层30和所述绝缘层40生长的同时形成所述防扩散层50的所述防扩散层穿孔51。具体地说，首先，在所述绝缘层40的外侧表面使用负胶光刻胶光刻的方式制作出需要沉积的所述防扩散层50的图形，其次，使用蒸镀或者溅镀的方式沉积所述防扩散层50于该图形，以使所述防扩散层50层叠于所述反射层30和所述绝缘层40的内侧表面，接着，使用蓝膜剥离掉多余的金属层，最后，去除所述绝缘层40的表面的光刻胶层，以形成所述防扩散层50的所述防扩散层穿孔51。
优选地，所述防扩散层50采用层叠结构，例如，所述防扩散层50是钛钨(TiW)和铂(Pt)的层叠结构。
参考附图5A和图5B，所述扩展电极层60包括至少一N型扩展电极部61，其中所述N型扩展电极部61以被保持在所述外延叠层20的所述半导体裸露部24的方式层叠于所述N型半导体层21。
优选地，所述N型扩展电极部61的尺寸和形状与所述外延叠层20的所述半导体裸露部24的尺寸和形状一致。具体地说，当所述外延叠层20的所述半导体裸露部24的形状是圆形时，所述N型扩展电极部61的形状相应地为圆形，当所述外延叠层20的所述半导体裸露部24由所述焊盘裸露部和所述扩展条裸露部形成时，所述N型扩展电极部61相应地包括焊盘和自所述焊盘延伸的扩展条。所述N型扩展电极部61的尺寸与所述外延叠层20的所述半导体裸露部24的尺寸一致是指所述N型扩展电极部61的尺寸稍小于所述外延叠层20的所述半导体裸露部24的尺寸，以避免所述N型扩展电极部61接触用于形成所述半导体裸露部24的所述有源区22和所述P型半导体层23。
所述N型扩展电极部61使用负胶剥离的方式层叠于所述N型半导体层21。具体地说，首先，在所述外延叠层20的所述半导体裸露部24使用负胶光刻胶光刻的方式制作需要沉积所述N型扩展电极部61的图形，其次，使用蒸镀或者溅镀的方式沉积所述N型扩展电极部61于该图形，以使所述N型扩展电极部61以被保持在所述半导体裸露部24的方式层叠于所述N型半导体层21，接着，使用蓝膜剥离掉多余的金属层，最后，去除光刻胶层，以形成所述N型扩展电极部61。
优选地，所述N型扩展电极部61是反射扩展电极部，其能够反射所述有源区22产生的光线。优选地，形成所述N型扩展电极部61的材料选自：铬(Cr)、铝(Al)、钛(Ti)、铂(Pt)和金(Au)组成的材料组，从而使得所述N型扩展电极部61具有反射所述有源区22产生的光线的作用。
参考附图6A和图6B，所述电流隔离层70包括一第一隔离部71，其中所述第一隔离部71生长自所述绝缘层40、所述防扩散层50、所述外延叠层20和所述N型扩展电极部61，即，所述第一隔离部71依次经所述防扩散层50的所述防扩散层穿孔51和所述外延叠层20的所述半导体裸露部24延伸至所述N型半导体层21，从而使得所述第一隔离部71隔离所述N型扩展电极部61和所述有源区22以及隔离所述N型扩展电极部61和所述P型半导体层23。所述第一隔离部71具有至少一第一通道711和至少一第二通道712，其中所述第一通道711延伸至所述N型扩展电极部61，以暴露所述N型扩展电极部61于所述第一通道711，其中所述第二通道712延伸至所述防扩散层50，以暴露所述防扩散层50于所述第二通道712。
具体地说，首先，自所述绝缘层40、所述防扩散层50、所述外延叠层20和所述N型扩展电极部61生长一第一隔离部基层，其中所述第一隔离部基层依次经所述防扩散层50的所述防扩散层穿孔51和所述外延叠层20的所述半导体裸露部24延伸至所述N型半导体层21，从而使得所述第一隔离部基层隔离所述N型扩展电极部61和所述有源区22以及隔离所述N型扩展电极部61和所述P型半导体层23。其次，使用光刻胶光刻的方式确定所述第一隔离部基层的被蚀刻位置，然后使用感应耦合等离子体机台(Inductively Coupled Plasma，ICP)对所述第一隔离部基层进行蚀刻，以形成延伸至所述N型扩展电极部61的所述第一通道711和延伸至所述防扩散层50的所述第二通道712，并且所述第一隔离部基层形成所述第一隔离部71。
优选地，所述第一隔离部71是分布式布拉格反射镜结构(Distributed BraggReflection，DBR)，其中所述第一隔离部71使用氧化硅和氧化钛交叠结构，并且所述第一隔离部71针对不同的波长设计不同的反射层对，例如，在本发明的所述半导体发光芯片的一个较佳示例中，所述第一隔离部71的反射层对的对数范围为20对-50对(包括20对和50对)。
参考附图7A和图7B，所述电极组80包括一N型电极81和一P型电极82，其中所述N型电极81和所述P型电极82以相互间隔的方式层叠于所述第一隔离部71，并且所述N型电极81经所述第一隔离部71的所述第一通道711延伸至所述N型扩展电极部61，所述P型电极82经所述第一隔离部71的所述第二通道712延伸至所述防扩散层50。
具体地说，所述N型电极81进一步具有至少一N型电极连接针811，其中在所述N型电极81层叠于所述第一隔离部71时，所述N型电极连接针811形成于和被保持在所述第一隔离部71的所述第一通道711，从而使得所述N型电极81的所述N型电极连接针811经所述第一隔离部71的所述第一通道711延伸至所述N型扩展电极部61。相应地，所述P型电极82进一步具有至少一P型电极连接针821，其中在所述P型电极82层叠于所述第一隔离部71时，所述P型电极连接针821形成于和被保持在所述第一隔离部71的所述第二通道712，从而使得所述P型电极82的所述P型电极连接针821经所述第一隔离部71的所述第二通道712延伸至所述防扩散层50。
优选地，所述N型电极81和所述P型电极82的厚度尺寸范围是1μm-5μm(包括1μm和5μm)，其中所述N型电极81的厚度尺寸是指所述N型电极81的主体部分的厚度尺寸，即，所述N型电极81的厚度尺寸不包括所述N型电极连接针811的延伸长度，相应地，所述P型电极82的厚度尺寸范围是指所述P型电极82的主体部分的厚度尺寸，即，所述P型电极82的厚度尺寸不包括所述P型电极连接针821的延伸长度。
所述N型电极81和所述P型电极82使用负胶剥离的方式层叠于所述第一隔离部71。具体地说，首先，在所述第一隔离部71使用负胶光刻胶光刻的方式制作需要沉积的所述N型电极81和所述P型电极82的图形，其次，使用蒸镀或者溅镀的方式沉积所述N型电极81和所述P型电极82于该图形，以使所述N型电极81的所述N型电极连接针811被保持在所述第一隔离部71的所述第一通道711和经所述第一通道711延伸至所述N型扩展电极部61，和使所述P型电极82的所述P型电极连接针821被保持在所述第一隔离部71的所述第二通道712和经所述第二通道712延伸至所述防扩散层50，接着，使用蓝膜剥离掉多余的金属，最后，去除光刻胶层，以形成所述N型电极81和所述P型电极82。优选地，所述N型电极81和所述P型电极82是反射电极，其能够反射所述有源区22产生的光线。与偶选地，形成所述N型电极81和所述P型电极82的材料选自：铬(Cr)、铝(Al)、钛(Ti)、铂(Pt)和金(Au)组成的材料组，从而使得所述N型电极81和所述P型电极82具有反射所述有源区22产生的光线的作用。
依本发明的另一个方面，本发明进一步提供一半导体发光芯片的制造方法，其中所述制造方法包括如下步骤：
(a)自所述衬底10依次生长所述N型半导体层21、所述有源区22以及所述P型半导体层23；
(b)层叠所述反射层30于所述P型半导体层23的一部分表面；
(c)分别环绕所述绝缘层40于所述反射层30的内侧和外侧；
(d)自所述反射层30和所述绝缘层40生长所述防扩散层50；以及
(e)电连接所述N型电极81于所述N型半导体层21和电连接所述P型电极82于所述防扩散层50，以制得所述半导体发光芯片。
值得注意的是，在本发明的附图中示出的所述半导体发光芯片的所述衬底10、所述N型半导体层21、所述有源区22、所述P型半导体层23、所述反射层30、所述绝缘层40、所述防扩散层50、所述N型扩展电极部61、所述第一隔离部71、所述N型电极81和所述P型电极82的厚度仅为示例，其并不表示所述衬底10、所述N型半导体层21、所述有源区22、所述P型半导体层23、所述反射层30、所述绝缘层40、所述防扩散层50、所述N型扩展电极部61、所述第一隔离部71、所述N型电极81和所述P型电极82的真实厚度。并且，所述衬底10、所述N型半导体层21、所述有源区22、所述P型半导体层23、所述反射层30、所述绝缘层40、所述防扩散层50、所述N型扩展电极部61、所述第一隔离部71、所述N型电极81和所述P型电极82之间的真实比例也不像附图中示出的那样。另外，所述N型电极81和所述P型电极82的尺寸与所述半导体发光芯片的其他层的尺寸比例也不受限于附图中示出的那样。
参考本发明的说明书附图之附图15A和图15B，依本发明的另一较佳实施例的一半导体发光芯片在接下来的描述中将被揭露和被阐述，其中所述半导体发光芯片包括一衬底10A、一外延叠层20A、一反射层30A、至少一绝缘层40A、一防扩散层50A、一扩展电极层60A、一电流隔离层70A以及一电极组80A。
附图8A至图15B进一步示出了所述半导体发光芯片的制造过程，在接下来的描述中，将结合所述半导体发光芯片的制造过程进一步揭露和阐述所述半导体发光芯片的所述衬底10A、所述外延叠层20A、所述反射层30A、所述绝缘层40A、所述防扩散层50A、所述扩展电极层60A、所述电流隔离层70A和所述电极组80A之间的关系。
参考附图8A和图8B，所述外延叠层20A包括一N型半导体层21A、一有源区22A以及一P型半导体层23A，其中所述N型半导体层21A生长于所述衬底10A，以使所述N型半导体层21A层叠于所述衬底10A，其中所述有源区22A生长于所述N型半导体层21A，以使所述有源区22A层叠于所述N型半导体层21A，其中所述P型半导体层23A生长于所述有源区22A，以使所述P型半导体层23A层叠于所述有源区22A。
优选地，在本发明的所述半导体发光芯片的这个较佳示例中，所述N型半导体层21A和所述P型半导体层23A均可以被实施为氮化镓层，即，所述外延叠层20A包括层叠于所述衬底10A的一N型氮化镓层、层叠于所述N型氮化镓层的所述有源区22A以及层叠于所述有源区22A的一P型氮化镓层。
值得一提的是，在本发明的所述半导体发光芯片中，在所述衬底10A上层叠所述外延叠层20A的方式不受限制，例如在附图8A至图8B示出的所述半导体发光芯片的这个较佳示例中，可以利用金属有机化合物化学气相沉淀设备(Metal-organic Chemical VaporDeposition，MOCVD)自所述衬底10A生长所述N型半导体层21A、自所述N型半导体层21A生长所述有源区22A、自所述有源区22A生长所述P型半导体层23A。
值得一提的是，所述衬底10A的类型在本发明的所述半导体发光芯片中不受限制，例如所述衬底10A可以是但不限于氧化铝(Al2O3)衬底、碳化硅(SiC)衬底、硅(Si)衬底、氮化镓(GaN)衬底、砷化镓(GaAs)衬底和磷化镓(GaP)衬底。
继续参考附图8A和图8B，所述外延叠层20A进一步具有至少一半导体裸露部24A，其中所述半导体裸露部24A自所述P型半导体层23A经所述有源区22A延伸至所述N型半导体层21A，以使所述N型半导体层21A的一部分表面被暴露在所述半导体裸露部24A。
优选地，在所述外延叠层20A层叠于所述衬底10A之后，可以通过刻蚀所述外延叠层20A的方式形成所述半导体裸露部24A。具体地说，首先，使用正胶光刻胶对层叠于所述衬底10A的所述外延叠层20A进行光刻，以裸露出所述外延叠层20A的需要被刻蚀的区域，设定光刻胶厚度为3μm-5μm(包括3μm和5μm)。其次，在烘烤光刻胶后，使用感应耦合等离子体机台(Inductively Coupled Plasma，ICP)对所述外延叠层20A进行干法刻蚀，以使所述外延叠层20A形成自所述P型半导体层23A经所述有源区22A延伸至所述N型半导体层21A的所述半导体裸露部24A。最后，去除所述P型半导体层23A表面的光刻胶。在使用感应耦合等离子体机台对所述外延叠层20A进行干法刻蚀时使用的气体为氯气(Cl2)、三氯化硼(BCl3)和氩气(Ar)。另外，使用感应耦合等离子体机台对所述外延叠层20A蚀刻的深度范围为0.9μm-2μm(包括0.9μm和2μm)。也就是说，所述外延叠层20A的所述半导体裸露部24A的深度范围为0.9μm-2μm(包括0.9μm和2μm)。
在附图8A至图15B示出的所述半导体发光芯片的这个较佳示例中，所述N型半导体层21A的一部分厚度也被刻蚀，以使所述半导体裸露部24A自所述P型半导体层23A经所述有源区22A延伸至所述N型半导体层21A的中部，从而使得所述N型半导体层21A的对应于所述半导体裸露部24A的厚度尺寸小于所述N型半导体层21A的其他部分的厚度尺寸。
值得一提的是，所述外延叠层20A的所述半导体裸露部24A的数量和类型在本发明的所述半导体发光芯片中不受限制，附图8B示出的所述外延叠层20A的具体示例仅为举例，其并不构成对本发明的所述半导体发光芯片的内容和范围的限制。
参考附图9A和图9B，自所述外延叠层20A的所述P型半导体层23A生长所述反射层30A，以使所述反射层30A层叠于所述外延叠层20A的所述P型半导体层23A的一部分表面。
具体地说，首先，在所述外延叠层20A的所述P型半导体层23A的表面使用负胶光刻胶光刻出需要沉积的所述反射层30A的图形，其次，使用蒸镀或者溅射镀膜的方式沉积所述反射层30A于该图形，最后，去除负胶光刻胶。优选地，所述反射层30A采用层叠结构，例如，所述反射层30A可以是银(Ag)和钛钨(TiW)的层叠结构，其中银层的厚度尺寸范围为1000埃-3000埃(包括1000埃和3000埃)，钛钨层的厚度尺寸范围为200埃-2000埃(包括200埃和2000埃)。优选地，因为所述反射层30A是通过蒸镀或者溅射镀膜的方式沉积在所述P型半导体层23A的一部分表面的，因此，在去除负胶光刻胶之前，需要使用蓝膜玻璃掉多余的金属层。
所述反射层30A具有至少一反射层穿孔31A，其中所述外延叠层20A的所述半导体裸露部24A对应于所述反射层30A的所述反射层穿孔31A，以使所述外延叠层20A的所述半导体裸露部24A和所述反射层30A的所述反射层穿孔31A相连通。优选地，所述反射层30A的所述反射层穿孔31A的形状与所述外延叠层20A的所述半导体裸露部24A的形状一致，并且所述反射层30A的所述反射层穿孔31A的尺寸大于所述外延叠层20A的所述半导体裸露部24A的尺寸，通过这样的方式，在所述反射层30A层叠于所述外延叠层20A的所述P型半导体层23A之后，所述P型半导体层23A的一部分表面被暴露在所述反射层30A的所述反射层穿孔31A。另外，所述反射层30A的长宽尺寸小于所述外延叠层20A的所述P型半导体层23A的长宽尺寸，这样，在所述反射层30A层叠于所述外延叠层20A的所述P型半导体层23A之后，所述外延叠层20A的周缘表面因为没有被所述反射层30A覆盖而被暴露。
也就是说，所述外延叠层20A的所述P型半导体层23A的表面具有至少一第一区域231A和至少二第二区域232A，其中任意一个所述第一区域231A的外侧和内侧分别设有一个所述第二区域232A。例如，在附图1B示出的具体示例中，所述外延叠层20A的所述P型半导体层23A的表面具有一个所述第一区域231A和两个所述第二区域232A，其中一个所述第二区域232A以环绕在所述半导体裸露部24A的方式形成于所述P型半导体层23A的中部，另外一个所述第二区域232A形成于所述P型半导体层23A的周缘表面，所述第一区域231A形成于两个所述第二区域232A之前，其中所述反射层30A以自所述P型半导体层23A的所述第一区域231A生长的方式层叠于所述P型半导体层23A。也就是说，所述P型半导体层23A的一个所述第二区域232A是所述P型半导体层23A的被暴露在所述反射层30A的所述反射层穿孔31A的区域，所述P型半导体层23A的另一个所述第二区域232A是所述P型半导体层23A的没有被所述反射层30A覆盖的周缘表面。
参考附图10A和图10B，自所述外延叠层20A的所述P型半导体层23A的所述第二区域232A的至少一部分表面生长所述绝缘层40A，以使所述绝缘层40A环绕在所述反射层30A的外侧和内侧，其中所述绝缘层40A能够以环绕在所述反射层30A的外侧和内侧的方式阻止所述反射层30A向外侧和内侧出现金属迁移的不良现象，从而保证所述反射层30A的稳定性，进而保证所述半导体发光芯片的稳定性。
具体地说，在所述外延叠层20A的所述P型半导体层23A的所述第一区域231A生长所述反射层30A之后，使用蒸镀、溅镀或者等离子体增强化学的气相沉淀法(PlasmaEnhanced Chemical Vapor Deposition，PECVD)的方式自所述P型半导体层23A的所述第二区域232A的至少一部分表面生长所述绝缘层40A，从而使所述绝缘层40A环绕在所述反射层30A的外侧和内侧。优选地，所述绝缘层40A层叠于所述P型半导体层23A的所述第二区域232A的全部区域。值得一提的是，所述绝缘层40A能够进一步覆盖所述反射层30A的至少一部分表面。优选地，所述绝缘层40A可以使用但不限于负胶剥离或者正胶蚀刻的方式制作。
优选地，形成所述绝缘层40A的材料为二氧化硅(SiO2)，从而所述绝缘层40A为层叠于所述P型半导体层23A和环绕在所述反射层30A的内侧和外侧的二氧化硅层。优选地，所述绝缘层40A的厚度尺寸范围为100埃-5000埃(包括100埃和5000埃)。
值得一提的是，尽管在附图10A和图10B示出的具体示例中，所述绝缘层40A的厚度尺寸与所述反射层30A的厚度尺寸一致，但是本领域技术人员应当理解的是，在本发明的所述半导体发光芯片的其他可能的示例中，所述绝缘层40A的厚度尺寸可以大于所述反射层30A的厚度尺寸，从而使得所述绝缘层40A高出所述反射层30A，或者所述绝缘层40A的厚度尺寸可以小于所述反射层30A的厚度尺寸，从而使得所述绝缘层40A低于所述反射层30A。
参考附图11A和图11B，自所述反射层30A和所述绝缘层40A生长所述防扩散层50A，以使所述防扩散层50A层叠于所述反射层30A和层叠于所述绝缘层40A，其中所述防扩散层50A能够以层叠于所述反射层30A的表面的方式阻止所述反射层30A的表面出现金属迁移的不良现象。因为所述绝缘层40A环绕在所述反射层30A的内侧和外侧以藉由所述绝缘层40A阻止所述反射层30A向内侧和外侧出现金属迁移的不良现象，和所述防扩散层50A层叠于所述反射层30A的表面以藉由所述防扩散层50A阻止所述反射层30A的表面出现金属迁移的不良现象，因此，所述反射层30A被所述绝缘层40A和所述防扩散层50A共同包覆以避免出现金属迁移的不良现象，这样的方式能够保证所述反射层30A的稳定性，进而保证所述半导体发光芯片的稳定性。
因为所述防扩散层50A层叠于所述反射层30A和所述绝缘层40A，从而所述绝缘层40A能够隔离所述防扩散层50A和所述P型半导体层23A，以藉由所述绝缘层40A阻止所述防扩散层50A直接接触所述P型半导体层23A，通过这样的方式，能够避免所述半导体发光芯片在被停电后电流聚集而导致的静电击穿异常，从而保证所述半导体发光芯片在被使用时的可靠性。
所述防扩散层50A具有至少一防扩散层穿孔51A，其中所述外延叠层20A的所述半导体裸露部24A对应于所述防扩散层50A的所述防扩散层穿孔51A，以使所述外延叠层20A的所述半导体裸露部24A和所述防扩散层50A的所述防扩散层穿孔51A相连通。优选地，所述防扩散层50A的所述防扩散层穿孔51A的形状和所述外延叠层20A的所述半导体裸露部24A的形状一致。
优选地，在所述防扩散层50A自所述反射层30A和所述绝缘层40A生长的同时形成所述防扩散层50A的所述防扩散层穿孔51A。具体地说，首先，在所述绝缘层40A的外侧表面使用负胶光刻胶光刻的方式制作出需要沉积的所述防扩散层50A的图形，其次，使用蒸镀或者溅镀的方式沉积所述防扩散层50A于该图形，以使所述防扩散层50A层叠于所述反射层30A和所述绝缘层40A的内侧表面，接着，使用蓝膜剥离掉多余的金属层，最后，去除所述绝缘层40A的表面的光刻胶层，以形成所述防扩散层50A的所述防扩散层穿孔51A。
优选地，所述防扩散层50A采用层叠结构，例如，所述防扩散层50A是钛钨(TiW)和铂(Pt)的层叠结构。
参附图12A和图12B，所述电流隔离层70A包括一第一隔离部71A，其中所述第一隔离部71A生长自所述绝缘层40A、所述防扩散层50A和所述外延叠层20A，即，所述第一隔离部71A依次经所述防扩散层50A的所述防扩散层穿孔51A和所述外延叠层20A的所述半导体裸露部24A延伸至所述N型半导体层21A。所述第一隔离部71A具有至少一第一通道711A和至少一第二通道712A，其中所述第一通道711A延伸至所述外延叠层20A的所述N型半导体层21A，以暴露所述N型半导体层21A的一部分表面于所述第一通道711A，其中所述第二通道712A延伸至所述防扩散层50A，以暴露所述防扩散层50A的一部分表面于所述第二通道712A。
具体地说，首先，自所述绝缘层40A、所述防扩散层50A和所述外延叠层20A生长一第一隔离部基层，其中所述第一隔离部基层依次经所述防扩散层50A的所述防扩散层穿孔51A和所述外延叠层20A的所述半导体裸露部24A延伸至所述N型半导体层21A。其次，使用光刻胶光刻的方式确定所述第一隔离部基层的被蚀刻位置，然后使用感应耦合等离子体机台(Inductively Coupled Plasma，ICP)对所述第一隔离部基层进行蚀刻，以形成延伸至所述外延叠层20A的所述N型半导体层21A的所述第一通道711A和延伸至所述防扩散层50A的所述第二通道712A，并且所述第一隔离部基层形成所述第一隔离部71A。
优选地，所述第一隔离部71A是分布式布拉格反射镜结构(Distributed BraggReflection，DBR)，其中所述第一隔离部71A使用氧化硅和氧化钛交叠结构，并且所述第一隔离部71A针对不同的波长设计不同的反射层对，例如，在本发明的所述半导体发光芯片的一个较佳示例中，所述第一隔离部71A的反射层对的对数范围为20对-50对(包括20对和50对)。
参考附图13A和图13B，所述扩展电极层60A包括至少一N型扩展电极部61A和至少一P型扩展电极部62A，其中所述N型扩展电极部61A和所述P型扩展电极部62A以相互间隔的方式分别层叠于所述第一隔离部71A，并且所述N型扩展电极部61A经所述第一隔离部71A的所述第一通道711A延伸至所述外延叠层20A的所述N型半导体层21A，所述P型扩展电极部62A经所述第一隔离部71A的所述第二通道712A延伸至所述防扩散层50A。
具体地说，所述N型扩展电极部61A具有至少一N型扩展电极针611A，其中在所述N型扩展电极部61A层叠于所述第一隔离部71A时，所述N型扩展电极针611A形成于和被保持在所述第一隔离部71A的所述第一通道711A，从而使得所述N型扩展电极部61A经所述第一隔离部71A的所述第一通道711A延伸至所述外延叠层20A的所述N型半导体层21A。相应地，所述P型扩展电极部62A具有至少一P型扩展电极针621A，其中在所述P型扩展电极部62A层叠于所述第一隔离部71A时，所述P型扩展电极针621A形成于和被保持在所述第一隔离部71A的所述第二通道712A，从而使得所述P型扩展电极部62A经所述第一隔离部71A的所述第二通道712A延伸至所述防扩散层50A。
所述N型扩展电极部61A和所述P型扩展电极部62A使用负胶剥离的方式层叠于所述第一隔离部71A。具体地说，首先，在所述第一隔离部71A使用负胶光刻胶光刻的方式制作需要沉积所述N型扩展电极部61A和所述P型扩展电极部62A的图形，其次，使用蒸镀或者溅镀的方式沉积所述N型扩展电极部61A和所述P型扩展电极部62A于该图形，以使所述N型扩展电极部61A的所述N型扩展电极针611A被保持在所述第一隔离部71A的所述第一通道711A和经所述第一通道711A延伸至所述外延叠层20A的所述N型半导体层21A，和使所述P型扩展电极部62A的所述P型扩展电极针621A被保持在所述第一隔离部71A的所述第二通道712A和经所述第二通道712A延伸至所述防扩散层50A。
优选地，所述N型扩展电极部61A和所述P型扩展电极部62A是反射扩展电极部，其能够反射所述有源区22A产生的光线。优选地，形成所述N型扩展电极部61A和所述P型扩展电极部62A的材料选自：铬(Cr)、铝(Al)、钛(Ti)、铂(Pt)和金(Au)组成的材料组，从而使得所述N型扩展电极部61A和所述P型扩展电极部62A具有反射所述有源区22A产生的光线的作用。
参考附图14A和图14B，所述电流隔离层70A包括一第二隔离部72A，其中所述第二隔离部72A生长自所述N型扩展电极部61A、所述P型扩展电极部62A和所述第一隔离部71A，即，所述第二隔离部72A填充在形成于所述N型扩展电极部61A和所述P型扩展电极部62A之间的间隔缝隙。所述第二隔离部72A具有至少一第三通道721A和至少一第四通道722A，其中所述第三通道721A延伸至所述N型扩展电极部61A，以使所述N型扩展电极部61A的一部分表面被暴露在所述第三通道721A，其中所述第四通道722A延伸至所述P型扩展电极部62A，以使所述P型扩展电极部62A的一部分表面被暴露在所述第四通道722A。
具体地说，首先，自所述N型扩展电极部61A、所述P型扩展电极部62A和所述第一隔离部71A生长一第二隔离部基层，其中所述第二隔离部基层填充在形成于所述N型扩展电极部61A和所述P型扩展电极部62A之间的间隔缝隙。其次，使用正胶光刻胶的方式确定所述第二隔离部基层的被蚀刻位置，然后使用干法蚀刻的方式蚀刻所述第二隔离部基层的被蚀刻位置，以形成延伸至所述N型扩展电极部61A的所述第三通道721A和形成延伸至所述P型扩展电极部62A的所述第四通道722A。优选地，所述第二隔离部基层被使用等离子体增强化学的气相沉淀法(Plasma Enhanced Chemical Vapor Deposition，PECVD)的方式生长于所述N型扩展电极部61A、所述P型扩展电极部62A和所述第一隔离部71A，其中在使用等离子体增强化学的气相沉淀法(Plasma Enhanced Chemical Vapor Deposition，PECVD)的方式沉积所述第二隔离部基层时使用的气体为硅烷(SiH4)、一氧化二氮(N2O)和氮气(N2)，所述第二隔离部基层的厚度尺寸范围为5000埃-20000埃(包括5000埃和20000埃)。
参考附图15A和图15B，所述电极组80A包括一N型电极81A和一P型电极82A，其中所述N型电极81A和所述P型电极82A以相互间隔的方式层叠于所述第二隔离部72A，并且所述N型电极81A经所述第二隔离部72A的所述第三通道721A延伸至所述N型扩展电极部61A，所述P型电极82A经所述第二隔离部72A的所述第四通道722A延伸至所述P型扩展电极部62A。
具体地说，所述N型电极81A进一步具有至少一N型电极连接针811A，其中在所述N型电极81A层叠于所述第一隔离部71A时，所述N型电极连接针811A形成于和被保持在所述第二隔离部72A的所述第三通道721A，从而使得所述N型电极81A的所述N型电极连接针811A经所述第二隔离部72A的所述第三通道721A延伸至所述N型扩展电极部61A。相应地，所述P型电极82A进一步具有至少一P型电极连接针821A，其中在所述P型电极82A层叠于所述第一隔离部71A时，所述P型电极连接针821A形成于和被保持在所述第二隔离部72A的所述第四通道722A，从而使得所述P型电极82A的所述P型电极连接针821A经所述第二隔离部72A的所述第四通道722A延伸至所述P型扩展电极部62A。
优选地，所述N型电极81A和所述P型电极82A的厚度尺寸范围是1μm-5μm(包括1μm和5μm)，其中所述N型电极81A的厚度尺寸是指所述N型电极81A的主体部分的厚度尺寸，即，所述N型电极81A的厚度尺寸不包括所述N型电极连接针811A的延伸长度，相应地，所述P型电极82A的厚度尺寸范围是指所述P型电极82A的主体部分的厚度尺寸，即，所述P型电极82A的厚度尺寸不包括所述P型电极连接针821A的延伸长度。
所述N型电极81A和所述P型电极82A使用负胶剥离的方式层叠于所述第二隔离部72A。具体地说，首先，在所述第二隔离部72A使用负胶光刻胶光刻的方式制作需要沉积的所述N型电极81A和所述P型电极82A的图形，其次，使用蒸镀或者溅镀的方式沉积所述N型电极81A和所述P型电极82A于该图形，以使所述N型电极81A的所述N型电极连接针811A被保持在所述第二隔离部72A的所述第三通道721A和经所述第三通道721A延伸至所述N型扩展电极部61A，和使所述P型电极82A的所述P型电极连接针821A被保持在所述第二隔离部72A的所述第四通道722A和经所述第四通道722A延伸至所述P型扩展电极部62A，接着，使用蓝膜剥离掉多余的金属，最后，去除光刻胶层，以形成所述N型电极81A和所述P型电极82A。优选地，所述N型电极81A和所述P型电极82A是反射电极，其能够反射所述有源区22A产生的光线。与偶选地，形成所述N型电极81A和所述P型电极82A的材料选自：铬(Cr)、铝(Al)、钛(Ti)、铂(Pt)和金(Au)组成的材料组，从而使得所述N型电极81A和所述P型电极82A具有反射所述有源区22A产生的光线的作用。
依本发明的另一个方面，本发明进一步提供一半导体发光芯片的制造方法，其中所述制造方法包括如下步骤：
(f)自所述衬底10A依次生长所述N型半导体层21A、所述有源区22A以及所述P型半导体层23A；
(g)层叠所述反射层30A于所述P型半导体层23A的一部分表面；
(h)分别环绕所述绝缘层40A于所述反射层30A的内侧和外侧；
(i)自所述反射层30A和所述绝缘层40A生长所述防扩散层50A；以及
(j)电连接所述N型电极81A于所述N型半导体层21A和电连接所述P型电极82A于所述防扩散层50A，以制得所述半导体发光芯片。
值得一提的是，尽管在附图8A至图15B中示出的所述绝缘层40A均以自所述P型半导体层23A的一部分表面生长的方式环绕于所述反射层30A的内侧和外侧，但是本领域技术人员应当理解的是，在本发明的所述制造方法的其他示例中，所述绝缘层40A也可以生长自所述有源区22A、所述N型半导体层21A或者所述衬底10A。换言之，所述绝缘层40A的生长位置在本发明的所述制造方法和所述半导体芯片中均不受限制，其只要能够环绕在所述反射层30A的内侧和外侧以及隔离所述防扩散层50A和所述P型半导体层23A即可。
值得注意的是，在本发明的附图中示出的所述半导体发光芯片的所述衬底10A、所述N型半导体层21A、所述有源区22A、所述P型半导体层23A、所述反射层30A、所述绝缘层40A、所述防扩散层50A、所述N型扩展电极部61A、所述P型扩展电极部62A、所述第一隔离部71A、所述第二隔离部72A、所述N型电极81A和所述P型电极82A的厚度仅为示例，其并不表示所述衬底10A、所述N型半导体层21A、所述有源区22A、所述P型半导体层23A、所述反射层30A、所述绝缘层40A、所述防扩散层50A、所述N型扩展电极部61A、所述P型扩展电极部62A、所述第一隔离部71A、所述第二隔离部72A、所述N型电极81A和所述P型电极82A的真实厚度。并且，所述衬底10A、所述N型半导体层21A、所述有源区22A、所述P型半导体层23A、所述反射层30A、所述绝缘层40A、所述防扩散层50A、所述N型扩展电极部61A、所述P型扩展电极部62A、所述第一隔离部71A、所述第二隔离部72A、所述N型电极81A和所述P型电极82A之间的真实比例也不像附图中示出的那样。另外，所述N型电极81A和所述P型电极82A的尺寸与所述半导体发光芯片的其他层的尺寸比例也不受限于附图中示出的那样。
本领域的技术人员可以理解的是，以上实施例仅为举例，其中不同实施例的特征可以相互组合，以得到根据本发明揭露的内容很容易想到但是在附图中没有明确指出的实施方式。
本领域的技术人员应理解，上述描述及附图中所示的本发明的实施例只作为举例而并不限制本发明。本发明的目的已经完整并有效地实现。本发明的功能及结构原理已在实施例中展示和说明，在没有背离所述原理下，本发明的实施方式可以有任何变形或修改。

Claims (35)

1.一半导体发光芯片，其特征在于，包括：
一衬底；
一外延叠层，其中所述外延叠层包括一N型氮化镓层、一有源区以及一P型氮化镓层，其中所述衬底、所述N型氮化镓层、所述有源区和所述P型氮化镓层依次层叠；
至少一反射层，其中所述反射层层叠于所述P型氮化镓层的一部分表面；
至少两绝缘层，其中一个所述绝缘层以层叠于所述P型氮化镓层的一部分表面的方式环绕于所述反射层的内侧，另一个所述绝缘层以层叠于所述P型氮化镓层的一部分表面的方式环绕于所述反射层的外侧；
至少一防扩散层，其中所述防扩散层层叠于所述反射层和所述绝缘层；以及
一电极组，其中所述电极组包括一N型电极和一P型电极，其中所述N型电极被电连接于所述外延叠层的所述N型氮化镓层，所述P型电极被电连接于所述防扩散层。
2.根据权利要求1所述的半导体发光芯片，其中所述外延叠层具有至少一半导体裸露部，所述半导体裸露部自所述P型氮化镓层经所述有源区延伸至所述N型氮化镓层，其中所述防扩散层具有至少一防扩散层穿孔，所述外延叠层的所述半导体裸露部对应于所述防扩散层的所述防扩散层穿孔，其中所述N型电极依次经所述防扩散层的所述防扩散层穿孔和所述外延叠层的所述半导体裸露部被电连接于所述N型氮化镓层。
3.根据权利要求2所述的半导体发光芯片，进一步包括至少一N型扩展电极部，其中所述N型扩展电极部以被保持在所述外延叠层的所述半导体裸露部的方式层叠于所述N型氮化镓层，其中所述N型电极被电连接于所述N扩展电极部。
4.根据权利要求3所述的半导体发光芯片，进一步包括一第一隔离部，其中所述第一隔离部以所述第一隔离部经所述防扩散层的所述防扩散层通道和所述外延叠层的所述半导体裸露部延伸至所述N型氮化镓层的方式层叠于所述防扩散层，其中所述第一隔离部具有至少一第一通道和至少一第二通道，其中所述第一通道延伸至所述N型扩展电极部，所述N型电极经所述第一通道被电连接于所述N型扩展电极部，其中所述第二通道延伸至所述防扩散层，所述P型电极经所述第二通道被电连接于所述防扩散层。
5.根据权利要求4所述的半导体发光芯片，其中所述第一隔离部进一步层叠于所述绝缘层。
6.根据权利要求4所述的半导体发光芯片，其中所述第一隔离部进一步层叠所述N型扩展电极部。
7.根据权利要求4至6中任一所述的半导体发光芯片，其中所述N型电极具有至少一N型电极连接针，其中在所述N型电极层叠于所述第一隔离部时，所述N型电极连接针形成于和被保持在所述第一隔离部的所述第一通道，并且所述N型电极连接针延伸至和被电连接于所述N型扩展电极部，相应地，所述P型电极具有至少一P型电极连接针，其中在所述P型电极层叠于所述第一隔离部时，所述P型电极连接针形成于和被保持在所述第一隔离部的所述第二通道，并且所述P型电极连接针延伸至和被电连接于所述防扩散层。
8.根据权利要求2所述的半导体发光芯片，进一步包括一第一隔离部，其中所述第一隔离部以所述第一隔离部经所述防扩散层的所述防扩散层穿孔和所述外延叠层的所述半导体裸露部延伸至所述N型氮化镓层的方式层叠于所述防扩散层，其中所述第一隔离部具有至少一第一通道和至少一第二通道，其中所述第一通道延伸至所述N型氮化镓层，所述N型电极经所述第一通道被电连接于所述N型氮化镓层，其中所述第二通道延伸至所述P型氮化镓层，所述P型电极经所述第二通道被电连接于所述防扩散层。
9.根据权利要求8所述的半导体发光芯片，其中所述第一隔离部进一步层叠所述绝缘层。
10.根据权利要求8或9所述的半导体发光芯片，进一步包括一扩展电极层，其中所述扩展电极层包括至少一N型扩展电极部和至少一P型扩展电极部，所述N型扩展电极部和所述P型扩展电极部以相互间隔的方式层叠于所述第一隔离部，其中所述N型扩展电极部具有至少一N型扩展电极针，其经所述第一隔离部的所述第一通道延伸至和被电连接于所述N型氮化镓层，其中所述P型扩展电极部具有至少一P型扩展电极针，其经所述第一隔离部的所述第二通道延伸至和被电连接于所述P型氮化镓层，其中所述N型电极被电连接于所述N型扩展电极部，所述P型电极被电连接于所述P型扩展电极部。
11.根据权利要求10所述的半导体发光芯片，进一步包括一第二隔离部，其中所述第二隔离部层叠于所述N型扩展电极部、所述第一隔离部和所述P型扩展电极部，其中所述第二隔离部具有至少一第三通道和至少一第四通道，其中所述第三通道延伸至所述N型扩展电极部，所述N型电极经所述第三通道被电连接于所述N型扩展电极部，其中所述第四通道延伸至所述P型扩展电极部，所述P型电极经所述第四通道被电连接于所述P型扩展电极部。
12.根据权利要求11所述的半导体发光芯片，其中所述N型电极具有至少一N型扩展连接针，其中在所述N型电极层叠于所述第二隔离部时，所述N型电极连接针形成于和被保持在所述第二隔离部的所述第三通道，并且所述N型电极连接针延伸至和被电连接于所述N型电极连接部，相应地，所述P型电极具有至少一P型电极连接针，其中在所述P型电极层叠于所述第二隔离部时，所述P型电极连接针形成于和被保持在所述第二隔离部的所述第四通道，并且所述P型电极连接针延伸至和被电连接于所述P型扩展电极部。
13.根据权利要求1至12中任一所述的半导体发光芯片，其中所述反射层的厚度尺寸和所述绝缘层的厚度尺寸一致。
14.根据权利要求1至12中任一所述的半导体发光芯片，其中所述绝缘层的材料为二氧化硅。
15.根据权利要求1至12中任一所述的半导体发光芯片，其中所述绝缘层的厚度尺寸范围为100埃-5000埃。
16.一半导体发光芯片的制造方法，其特征在于，所述制造方法包括如下步骤：
(a)自一衬底依次生长一N型氮化镓层、一有源区以及一P型氮化镓层；
(b)层叠一反射层于所述P型氮化镓层的一部分表面；
(c)分别环绕一绝缘层于所述反射层的内侧和外侧；
(d)自所述反射层和所述绝缘层生长一防扩散层；以及
(e)电连接一N型电极于所述N型氮化镓层和电连接一P型电极于所述防扩散层，以制得所述半导体发光芯片。
17.根据权利要求16所述的制造方法，其中在所述步骤(c)中，自所述P型氮化镓层生长所述绝缘层，以使所述绝缘层环绕于所述反射层。
18.根据权利要求16所述的制造方法，其中在所述步骤(c)中，自所述有源区生长所述绝缘层，以使所述绝缘层环绕于所述反射层。
19.根据权利要求16所述的制造方法，其中在所述步骤(c)中，自所述N型氮化镓层生长所述绝缘层，以使所述绝缘层环绕于所述反射层。
20.根据权利要求16所述的制造方法，其中在所述步骤(c)中，自所述衬底生长所述绝缘层，以使所述绝缘环绕于所述反射层。
21.根据权利要求16至20中任一所述的制造方法，其中在所述步骤(c)之前，所述制造方法进一步包括步骤：依次刻蚀所述P型氮化镓层和所述有源区，以形成自所述P型氮化镓层经所述有源区延伸至所述N型氮化镓层的至少一半导体裸露部，其中在所述步骤(d)中，在所述防扩散层生长于所述反射层和所述绝缘层时形成至少一防扩散层穿孔，其中所述半导体裸露部对应于所述防扩散层穿孔，以在所述步骤(e)中，允许所述N型电极依次经所述防扩散层穿孔和所述半导体裸露部被电连接于所述N型氮化镓层。
22.根据权利要求17至20中任一所述的制造方法，其中在所述步骤(c)之前，所述制造方法进一步包括步骤：依次刻蚀所述P型氮化镓层、所述有源区和所述N型氮化镓层，以形成自所述P型氮化镓层经所述有源区延伸至所述N型氮化镓层的至少一半导体裸露部，其中在所述步骤(d)中，在所述防扩散层生长于所述反射层和所述绝缘层时形成至少一防扩散层穿孔，其中所述半导体裸露部对应于所述防扩散层穿孔，以在所述步骤(e)中，允许所述N型电极依次经所述防扩散层穿孔和所述半导体裸露部被电连接于所述N型氮化镓层。
23.根据权利要求22所述的制造方法，其中在所述步骤(e)之前，所述制造方法进一步包括步骤：生长至少一N型扩展电极部于所述N型氮化镓层，以在所述步骤(e)中，所述N型电极以被电连接于所述N型扩展电极部的方式被电连接于所述N型氮化镓层。
24.根据权利要求22所述的制造方法，其中在所述步骤(e)之前，所述制造方法进一步包括步骤：生长一第一隔离部于所述防扩散层，并且所述第一隔离部经所述防扩散层穿孔和所述半导体裸露部延伸至所述N型氮化镓层，其中所述第一隔离部具有至少一第一通道和至少一第二通道，其中所述第一通道延伸至所述N型扩展电极部，所述N型电极经所述第一通道被电连接于所述N型扩展电极部，其中所述第二通道延伸至所述防扩散层，所述P型电极经所述第二通道被电连接于所述防扩散层。
25.根据权利要求24所述的制造方法，其中在生长所述第一隔离部于所述防扩散层的步骤中，进一步包括步骤：
生长一第一隔离部基层于所述防扩散层；和
蚀刻所述第一隔离部基层，以形成延伸至所述N型扩展电极部的所述第一通道和延伸至所述防扩散层的所述第二通道，其中所述第一隔离部基层形成所述第一隔离部。
26.根据权利要求24所述的制造方法，其中在上述方法中，所述第一隔离部层叠所述绝缘层。
27.根据权利要求26所述的制造方法，其中在上述方法中，所述第一隔离部层叠所述N型扩展电极部。
28.根据权利要求22至27中任一所述的制造方法，其中在所述步骤(e)中，进一步包括步骤：
(e.1)自所述第一隔离部生长所述N型电极，其中在生长所述N型电极的过程中，所述N型电极的一N型电极连接针形成于所述第一隔离部的所述第一通道和经所述第一通道延伸至和被电连接于所述N型扩展电极部；和
(e.2)自所述第一隔离部生长所述P型电极，其中在生长所述P型电极的过程中，所述P型电极的一P型电极连接针形成于所述第一隔离部的所述第二通道和经所述第二通道延伸至和被电连接于所述防扩散层。
29.根据权利要求22所述的制造方法，其中在所述步骤(e)之前，所述制造方法进一步包括步骤：生长一第一隔离部于所述防扩散层，并且所述第一隔离部经所述防扩散层穿孔和所述半导体裸露部延伸至所述N型氮化镓层，其中所述第一隔离部具有至少一第一通道和至少一第二通道，其中所述第一通道延伸至所述N型氮化镓层，所述N型电极经所述第一通道被电连接于所述N型氮化镓层，其中所述第二通道延伸至所述防扩散层，所述P型电极经所述第二通道被电连接于所述防扩散层。
30.根据权利要求29所述的制造方法，其中在生长所述第一隔离部于所述防扩散层的步骤中，进一步包括步骤：
生长一第一隔离部基层于所述防扩散层；和
蚀刻所述第一隔离部基层，以形成延伸至所述N型扩展电极部的所述第一通道和延伸至所述防扩散层的所述第二通道，其中所述第一隔离部基层形成所述第一隔离部。
31.根据权利要求29所述的制造方法，其中在上述方法中，所述第一隔离部层叠所述绝缘层。
32.根据权利要求29所述的制造方法，其中在生长所述第一隔离部于所述防扩散层之后，所述制造方法进一步包括步骤：
自所述第一隔离部生长一N型扩展电极部，其中在生长所述N型扩展电极部的过程中，所述N型扩展电极部的一N型扩展电极针形成于所述第一隔离部的所述第一通道和经所述第一通道延伸至所述N型氮化镓层；和
自所述第一隔离部生长一P型扩展电极部，其中在生长所述P型扩展电极部的过程中，所述P型扩展电极部的一P型扩展电极针形成于所述第一隔离部的所述第二通道和经所述第二通道延伸至所述防扩散层。
33.根据权利要求32所述的制造方法，其中在生长所述N型扩展电极部和所述P型扩展电极部于所述第一隔离部之后，所述制造方法进一步包括步骤：生长一第二隔离部于所述N型扩展电极部、所述第一隔离部和所述P型扩展电极部，其中所述第二隔离部具有至少一第三通道和至少一第四通道，其中所述第三通道延伸至所述N型扩展电极部，所述N型电极经所述第三通道被电连接于所述N型扩展电极部，其中所述第四通道延伸至所述P型扩展电极部，所述P型电极经所述第四通道被电连接于所述P型扩展电极部。
34.根据权利要求33所述的制造方法，其中在生长所述第二隔离部于所述N型扩展电极部、所述第一隔离部和所述P型扩展电极部的步骤中，进一步包括步骤：
生长一第二隔离部基层于所述N型扩展电极部、所述第一隔离部和所述P型扩展电极部；
蚀刻所述第二隔离部基层，以形成延伸至所述N型扩展电极部的所述第三通道和延伸至所述P型扩展电极部的所述第四通道，其中所述第二隔离部基层形成所述第二隔离部。
35.根据权利要求33或34所述的制造方法，其中在所述步骤(e)中，进一步包括步骤：
(e.1)自所述第二隔离部生长所述N型电极，其中在生长所述N型电极的过程中，所述N型电极的一N型电极连接针形成于所述第二隔离部的所述第三通道和经所述第三通道延伸至和被电连接于所述N型扩展电极部；和
(e.2)自所述第二隔离部生长所述P型电极，其中在生长所述P型电极的过程中，所述P型电极的一P型电极连接针形成于所述第二隔离部的所述第四通道和经所述第四通道延伸至和被电连接于所述P型扩展电极部。
CN201810874009.3A 2018-08-03 2018-08-03 半导体发光芯片及其制造方法 Active CN109037407B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810874009.3A CN109037407B (zh) 2018-08-03 2018-08-03 半导体发光芯片及其制造方法
PCT/CN2019/098369 WO2020024935A1 (zh) 2018-08-03 2019-07-30 半导体发光芯片及其制造方法
US16/626,516 US11527679B2 (en) 2018-08-03 2019-07-30 Semiconductor light emitting chip and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810874009.3A CN109037407B (zh) 2018-08-03 2018-08-03 半导体发光芯片及其制造方法

Publications (2)

Publication Number Publication Date
CN109037407A true CN109037407A (zh) 2018-12-18
CN109037407B CN109037407B (zh) 2024-04-23

Family

ID=64649091

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810874009.3A Active CN109037407B (zh) 2018-08-03 2018-08-03 半导体发光芯片及其制造方法

Country Status (3)

Country Link
US (1) US11527679B2 (zh)
CN (1) CN109037407B (zh)
WO (1) WO2020024935A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020024935A1 (zh) * 2018-08-03 2020-02-06 厦门乾照光电股份有限公司 半导体发光芯片及其制造方法
CN111211202A (zh) * 2020-03-04 2020-05-29 厦门乾照半导体科技有限公司 一种改性金锡电极、led芯片及其制备方法
CN113574687A (zh) * 2019-03-19 2021-10-29 株式会社Kelk 热电模块及光模块
WO2023207727A1 (zh) * 2022-04-27 2023-11-02 华为技术有限公司 发光芯片、显示模组、电子设备和发光芯片的加工方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7339994B2 (ja) * 2021-11-12 2023-09-06 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041403A (ja) * 2004-07-29 2006-02-09 Nichia Chem Ind Ltd 半導体発光素子
US20060249736A1 (en) * 2005-05-03 2006-11-09 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductor light emitting device and method of manufacturing the same
CN101165928A (zh) * 2006-10-18 2008-04-23 三星电机株式会社 多重反射层电极以及含有该电极的化合物半导体发光器件
US20080185609A1 (en) * 2007-02-05 2008-08-07 Kabushiki Kaisha Toyota Chuo Kenkyusho Electrode and group III nitride-based compound semiconductor light-emitting device having the electrode
US20100078656A1 (en) * 2008-09-30 2010-04-01 Seoul Opto Device Co., Ltd. Light emitting device and method of fabricating the same
TW201104922A (en) * 2009-05-14 2011-02-01 Showa Denko Kk Semiconductor light emitting element, manufacturing method thereof, lamp, lighting equipment, electronic equipment, mechanical equipment and electrode
JP2011034989A (ja) * 2009-07-29 2011-02-17 Showa Denko Kk 半導体発光素子、その製造方法、ランプ、電子機器及び機械装置
TW201228036A (en) * 2010-04-28 2012-07-01 Mitsubishi Heavy Ind Ltd Semiconductor light-emitting device, protection film thereof, and its manufacturing method
KR20130014703A (ko) * 2011-07-29 2013-02-08 엘지이노텍 주식회사 발광소자
US20140252390A1 (en) * 2013-03-11 2014-09-11 Samsung Electronics Co., Ltd. Semiconductor light-emitting device
US20140319534A1 (en) * 2013-04-25 2014-10-30 Stanley Electric Co., Ltd. Semiconductor light emitting element
KR20150014353A (ko) * 2014-03-31 2015-02-06 서울바이오시스 주식회사 발광 다이오드
CN105591002A (zh) * 2016-02-01 2016-05-18 大连德豪光电科技有限公司 一种含有反射层的led倒装芯片及其制备方法
CN106025034A (zh) * 2015-03-26 2016-10-12 Lg伊诺特有限公司 发光器件和包括发光器件的发光器件封装
CN206907786U (zh) * 2017-06-21 2018-01-19 佛山市国星半导体技术有限公司 一种抗金属迁移的led芯片
CN207265087U (zh) * 2017-10-18 2018-04-20 厦门市三安光电科技有限公司 具有环形电极的发光二极管
KR20180069464A (ko) * 2016-12-15 2018-06-25 삼성전자주식회사 반도체 발광 소자
CN108258089A (zh) * 2018-03-23 2018-07-06 广东省半导体产业技术研究院 发光二极管结构制作方法及发光二极管结构
CN208690283U (zh) * 2018-08-03 2019-04-02 厦门乾照光电股份有限公司 半导体发光芯片

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7436066B2 (en) * 2004-10-19 2008-10-14 Nichia Corporation Semiconductor element
JP5782823B2 (ja) * 2011-04-27 2015-09-24 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
US9269878B2 (en) * 2011-05-27 2016-02-23 Lg Innotek Co., Ltd. Light emitting device and light emitting apparatus
KR102641239B1 (ko) * 2015-07-10 2024-02-29 서울바이오시스 주식회사 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
CN105489742B (zh) * 2015-09-21 2018-06-26 大连德豪光电科技有限公司 一种led倒装芯片及其制备方法
CN107665937A (zh) * 2016-07-27 2018-02-06 映瑞光电科技(上海)有限公司 垂直型发光二极管
CN109037407B (zh) * 2018-08-03 2024-04-23 厦门乾照光电股份有限公司 半导体发光芯片及其制造方法

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041403A (ja) * 2004-07-29 2006-02-09 Nichia Chem Ind Ltd 半導体発光素子
US20060249736A1 (en) * 2005-05-03 2006-11-09 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductor light emitting device and method of manufacturing the same
CN101165928A (zh) * 2006-10-18 2008-04-23 三星电机株式会社 多重反射层电极以及含有该电极的化合物半导体发光器件
US20080185609A1 (en) * 2007-02-05 2008-08-07 Kabushiki Kaisha Toyota Chuo Kenkyusho Electrode and group III nitride-based compound semiconductor light-emitting device having the electrode
US20100078656A1 (en) * 2008-09-30 2010-04-01 Seoul Opto Device Co., Ltd. Light emitting device and method of fabricating the same
TW201104922A (en) * 2009-05-14 2011-02-01 Showa Denko Kk Semiconductor light emitting element, manufacturing method thereof, lamp, lighting equipment, electronic equipment, mechanical equipment and electrode
JP2011034989A (ja) * 2009-07-29 2011-02-17 Showa Denko Kk 半導体発光素子、その製造方法、ランプ、電子機器及び機械装置
TW201228036A (en) * 2010-04-28 2012-07-01 Mitsubishi Heavy Ind Ltd Semiconductor light-emitting device, protection film thereof, and its manufacturing method
KR20130014703A (ko) * 2011-07-29 2013-02-08 엘지이노텍 주식회사 발광소자
US20140252390A1 (en) * 2013-03-11 2014-09-11 Samsung Electronics Co., Ltd. Semiconductor light-emitting device
US20140319534A1 (en) * 2013-04-25 2014-10-30 Stanley Electric Co., Ltd. Semiconductor light emitting element
KR20150014353A (ko) * 2014-03-31 2015-02-06 서울바이오시스 주식회사 발광 다이오드
CN106025034A (zh) * 2015-03-26 2016-10-12 Lg伊诺特有限公司 发光器件和包括发光器件的发光器件封装
CN105591002A (zh) * 2016-02-01 2016-05-18 大连德豪光电科技有限公司 一种含有反射层的led倒装芯片及其制备方法
KR20180069464A (ko) * 2016-12-15 2018-06-25 삼성전자주식회사 반도체 발광 소자
CN206907786U (zh) * 2017-06-21 2018-01-19 佛山市国星半导体技术有限公司 一种抗金属迁移的led芯片
CN207265087U (zh) * 2017-10-18 2018-04-20 厦门市三安光电科技有限公司 具有环形电极的发光二极管
CN108258089A (zh) * 2018-03-23 2018-07-06 广东省半导体产业技术研究院 发光二极管结构制作方法及发光二极管结构
CN208690283U (zh) * 2018-08-03 2019-04-02 厦门乾照光电股份有限公司 半导体发光芯片

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020024935A1 (zh) * 2018-08-03 2020-02-06 厦门乾照光电股份有限公司 半导体发光芯片及其制造方法
CN113574687A (zh) * 2019-03-19 2021-10-29 株式会社Kelk 热电模块及光模块
CN113574687B (zh) * 2019-03-19 2024-02-20 株式会社Kelk 热电模块及光模块
CN111211202A (zh) * 2020-03-04 2020-05-29 厦门乾照半导体科技有限公司 一种改性金锡电极、led芯片及其制备方法
WO2023207727A1 (zh) * 2022-04-27 2023-11-02 华为技术有限公司 发光芯片、显示模组、电子设备和发光芯片的加工方法

Also Published As

Publication number Publication date
CN109037407B (zh) 2024-04-23
US11527679B2 (en) 2022-12-13
US20210336089A1 (en) 2021-10-28
WO2020024935A1 (zh) 2020-02-06

Similar Documents

Publication Publication Date Title
CN109037407A (zh) 半导体发光芯片及其制造方法
TWI499090B (zh) 光電半導體晶片
CN107546303B (zh) 一种AlGaInP基发光二极管及其制造方法
EP2851969B1 (en) Semiconductor light emitting device
CN104412397B (zh) 用于表面贴装技术的发光二极管及其制造方法以及制造发光二极管模块的方法
US10629776B2 (en) Light emitting device and production method thereof
CN106415859B (zh) 半导体发光元件及其制造方法
CN105591002B (zh) 一种含有反射层的led倒装芯片及其制备方法
TW201208111A (en) Method for producing an optoelectronic semiconductor chip, and optoelectronic semiconductor chip
JP2009510765A (ja) 発光用の半導体デバイスの製造
TW202133463A (zh) 半導體發光元件以及半導體發光元件的製造方法
TW201007987A (en) Light emitting diodes
CN107527976A (zh) 半导体发光装置及其制造方法
CN105489721B (zh) 一种含有反射层的led倒装芯片及其制备方法
KR102530760B1 (ko) 반도체 발광소자
TW202123491A (zh) 半導體發光元件以及半導體發光元件的製造方法
CN105489742B (zh) 一种led倒装芯片及其制备方法
CN109713102A (zh) 半导体发光器件及其制造方法
CN104285307B (zh) 高效发光二极管及其制造方法
WO2015141166A1 (ja) 半導体発光装置とその製造方法
CN108878600A (zh) 发光二极管的倒装芯片及其制造方法
CN208690283U (zh) 半导体发光芯片
JPH11150301A (ja) 窒化物半導体素子
TW201511336A (zh) 光電半導體晶片
CN205355082U (zh) 一种led倒装芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant