CN111211202A - 一种改性金锡电极、led芯片及其制备方法 - Google Patents
一种改性金锡电极、led芯片及其制备方法 Download PDFInfo
- Publication number
- CN111211202A CN111211202A CN202010142110.7A CN202010142110A CN111211202A CN 111211202 A CN111211202 A CN 111211202A CN 202010142110 A CN202010142110 A CN 202010142110A CN 111211202 A CN111211202 A CN 111211202A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- channel
- substrate
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical class [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 title claims abstract description 74
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 239000010410 layer Substances 0.000 claims abstract description 240
- 238000003475 lamination Methods 0.000 claims abstract description 57
- 239000011241 protective layer Substances 0.000 claims abstract description 39
- 238000010030 laminating Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 88
- 230000000087 stabilizing effect Effects 0.000 claims description 43
- 239000004065 semiconductor Substances 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 32
- 238000003892 spreading Methods 0.000 claims description 31
- 230000007480 spreading Effects 0.000 claims description 31
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 30
- 239000000470 constituent Substances 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 238000002844 melting Methods 0.000 claims description 27
- 230000008018 melting Effects 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- 239000007787 solid Substances 0.000 claims description 6
- 229910015363 Au—Sn Inorganic materials 0.000 claims description 4
- 238000003181 co-melting Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 239000000956 alloy Substances 0.000 claims 1
- 230000002035 prolonged effect Effects 0.000 abstract description 7
- 239000000126 substance Substances 0.000 description 16
- 239000010931 gold Substances 0.000 description 15
- 239000002131 composite material Substances 0.000 description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000002253 acid Substances 0.000 description 3
- 239000003513 alkali Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供了一种改性金锡电极、LED芯片及其制备方法，通过在所述电流扩展层表面依次堆叠的稳压层和金锡合金层，从而形成改性金锡电极，能减少金锡电极对LED芯片工作电压的影响。通过将其N型电极和P型电极采用上述的改性金锡电极，并结合芯片内部的扩展电极及绝缘保护层的设计，使N型电极层叠于所述绝缘保护层，并覆盖所述第三通道与所述第一扩展电极形成电连接；使P型电极层叠于所述绝缘保护层，并覆盖所述第二通道与所述第二扩展电极形成电连接。在保障LED芯片内量子效率的同时，能减少金锡电极对LED芯片工作电压的影响；并提高电极的粘附性，防止电极与外延叠层剥离，进而延长LED芯片的使用寿命。
Description
技术领域
本发明涉及发光二极管领域，尤其涉及一种改性金锡电极、LED芯片及其制备方法。
背景技术
随着LED技术的快速发展以及LED光效的逐步提高，LED的应用也越来越广泛，人们越来越关注LED在照明市场的发展前景。LED芯片，作为LED灯的核心组件，其功能就是把电能转化为光能，具体的，包括外延片和分别设置在外延片上的N型电极和P型电极。所述外延片包括P型半导体层、N型半导体层以及位于所述N型半导体层和P型半导体层之间的有源层，当有电流通过LED芯片时，P型半导体中的空穴和N型半导体中的电子会向有源层移动，并在所述有源层复合，使得LED芯片发光。
目前，LED芯片的N型电极和P型电极大多采用金锡电极，即通过金锡合金直接与作为电流扩展层的金单质接触；随着LED芯片工作时间的推移，其工作电流势必会产生的一定的温度，尤其是大功率LED芯片，极易产生金锡合金与金单质进一步互熔的现象；然而，由于金锡合金的导电率远小于金单质的导电率(其中，金锡合金的导电率为6.1*102S/m，金的导电率为4.5*107S/m)，作为电流扩展层的金势必会被消耗殆尽，因此造成其工作电压不断升高，最终将导致LED芯片失效。同时，通过金锡合金直接与作为电流扩展层的金单质接触制作金锡电极，其化学稳定性差，极易与外界的酸碱反应。此外，将金锡电极作为N型电极和P型电极直接与LED芯片的外延片接触，极易脱落，影响产品的使用寿命。
有鉴于此，本发明人专门设计了一种改性金锡电极、LED芯片及其制备方法，本案由此产生。
发明内容
本发明的目的在于提供一种改性金锡电极、LED芯片及其制备方法，以解决现有技术中因LED芯片的金锡电极所带来的工作电压升高、稳定性差及使用寿命短的问题。
为了实现上述目的，本发明采用的技术方案如下：
一种改性金锡电极，包括：
电流扩展层；
在所述电流扩展层表面依次堆叠的稳压层和金锡合金层；所述稳压层用于稳定所述电流扩展层的电压，且所述稳压层的组成材料分别与所述电流扩展层的组成材料、金锡合金层的组成材料固态共融。
优选地，所述稳压层的组成材料的熔点均高于所述电流扩展层的组成材料的熔点、及金锡合金层的组成材料的熔点。
优选地，所述电流扩展层包括Au金属单质。
优选地，所述稳压层包括但不限于Zr金属、Ru金属、Pd金属的一种或多种。
本发明还提供了改性金锡电极的制备方法，包括如下步骤:
步骤01、提供一电流扩展层；
步骤02、在所述电流扩展层表面依次堆叠生长稳压层和金锡合金层；所述稳压层用于稳定所述电流扩展层的电压，且所述稳压层的组成材料分别与所述电流扩展层的组成材料、金锡合金层的组成材料固态共融。
优选地，所述稳压层的组成材料的熔点均高于所述电流扩展层的组成材料的熔点、及金锡合金层的组成材料的熔点。
优选地，所述电流扩展层包括Au金属单质。
优选地，所述稳压层包括但不限于Zr金属、Ru金属、Pd金属的一种或多种。
本发明还提供了一种LED芯片，包括：
衬底；
设置于所述衬底表面的外延叠层，所述外延叠层包括沿第一方向依次堆叠的N型半导体层、有源区以及P型半导体层，且所述外延叠层的局部区域蚀刻至部分所述的N型半导体层，形成第一通道，且所述第一通道将所述外延叠层分割形成第一台面和第二台面；所述第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层；
透明导电层，其层叠于所述第二台面的表面；
第一扩展电极，其设置于所述第一通道内，并远离所述第一通道的内壁；
第二扩展电极，其层叠于所述透明导电层的表面；
绝缘保护层，其覆盖所述外延叠层；所述绝缘保护层具有至少一第二通道和至少一第三通道，所述第二通道延伸至所述第二扩展电极的表面，所述第三通道延伸至所述第一扩展电极的表面；
采用前述的改性金锡电极作为N型电极，其层叠于所述绝缘保护层，且所述N型电极的电流扩展层覆盖所述第三通道并与所述第一扩展电极形成电连接；
采用前述的改性金锡电极作为P型电极，其层叠于所述绝缘保护层，且所述P型电极的电流扩展层覆盖所述第二通道并与所述第二扩展电极形成电连接。
优选地，所述外延叠层具有至少一衬底裸露部，其自所述P型半导体层经所述有源区和所述N型半导体层延伸至所述衬底，其中所述绝缘保护层以被保持在所述衬底裸露部的方式层叠于所述衬底。
优选地，所述衬底裸露部环绕所述外延叠层的四周；且所述绝缘保护层以被保持在所述衬底裸露部的方式层叠于所述衬底，并环绕所述外延叠层的四周。
本发明还提供了一种LED芯片的制备方法，所述制备方法包括如下步骤：
(a)、提供一衬底；
(b)、层叠一外延叠层于所述衬底表面，所述外延叠层包括沿第一方向依次堆叠N型半导体层、有源区以及P型半导体层，所述第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层；
(c)、将所述外延叠层的局部区域蚀刻至部分所述的N型半导体层，形成第一通道，且所述第一通道将所述外延叠层分割形成第一台面和第二台面；
(d)、在所述第一通道内生长第一扩展电极，且所述第一扩展电极远离所述第一通道的内壁；
(e)、层叠一透明导电层于所述第二台面的表面；
(f)、层叠一第二扩展电极于所述第二台面的表面；
(g)、生长一绝缘保护层，其覆盖所述外延叠层；所述绝缘保护层具有至少一第二通道和至少一第三通道，所述第二通道延伸至所述第二扩展电极的表面，所述第三通道延伸至所述第一扩展电极的表面；
(h)、采用前述的改性金锡电极的制备方法制作改性金锡电极作为N型电极，其层叠于所述绝缘保护层，且所述N型电极的电流扩展层覆盖所述第三通道并与所述第一扩展电极形成电连接；
(i)、采用前述的改性金锡电极的制备方法制作改性金锡电极作为P型电极，其层叠于所述绝缘保护层，且所述P型电极的电流扩展层覆盖所述第二通道并与所述第二扩展电极形成电连接。
优选地，其中，所述步骤(b)中包括：将所述外延叠层层叠于所述衬底的局部区域或刻蚀部分所述外延叠层，以形成一衬底裸露部；
则，所述步骤(g)还包括：生长一绝缘保护层，其覆盖所述外延叠层且以被保持在所述衬底裸露部的方式层叠于所述衬底；所述绝缘保护层具有至少一第二通道和至少一第三通道，所述第二通道延伸至所述第二扩展电极的表面，所述第三通道延伸至所述第一扩展电极的表面。
优选地，其中，所述步骤(b)中包括：将所述外延叠层层叠于所述衬底的局部区域或刻蚀部分所述外延叠层，以形成一衬底裸露部，且所述衬底裸露部环绕所述外延叠层的四周；
则，所述步骤(g)还包括：生长一绝缘保护层，其覆盖所述外延叠层且以被保持在所述衬底裸露部的方式层叠于所述衬底，并环绕所述外延叠层的四周；所述绝缘保护层具有至少一第二通道和至少一第三通道，所述第二通道延伸至所述第二扩展电极的表面，所述第三通道延伸至所述第一扩展电极的表面。
经由上述的技术方案可知，本发明提供的改性金锡电极，通过在所述电流扩展层表面依次堆叠的稳压层和金锡合金层；所述稳压层用于稳定所述电流扩展层的电压。同时，所述稳压层的组成材料分别与所述电流扩展层的组成材料、金锡合金层的组成材料固态共融，能减少金锡电极对LED芯片工作电压的影响，进而延长LED芯片的使用寿命。
其次，通过设置所述稳压层的组成材料的熔点均高于所述电流扩展层的组成材料的熔点及金锡合金层的组成材料的熔点；能进一步解决因金锡合金与金单质互熔而产生的工作电压升高的问题。
再次，所述电流扩展层包括Au金属单质，所述稳压层包括但不限于Zr金属、Ru金属、Pd金属的一种或多种，通过上述材料的使用，由于其熔点高、原子质量较大且化学稳定性好，不易与外界环境中的酸碱反应，不仅能更好地防止金锡合金层与金单质的互熔问题，同时还可提高电极的粘附性，防止电极与外延叠层剥离。
经由上述的技术方案可知，本发明提供的LED芯片，通过将其N型电极和P型电极采用上述的改性金锡电极，并结合芯片内部的扩展电极(含第一扩展电极和第二扩展电极)及绝缘保护层的设计，使N型电极层叠于所述绝缘保护层，并覆盖所述第三通道与所述第一扩展电极形成电连接；使P型电极层叠于所述绝缘保护层，并覆盖所述第二通道与所述第二扩展电极形成电连接。在保障LED芯片内量子效率的同时，能减少金锡电极对LED芯片工作电压的影响；并提高电极的粘附性，防止电极与外延叠层剥离，进而延长LED芯片的使用寿命。
然后，通过将透明导电层设置于第二扩展电极层与外延叠层之间，能进一步提高LED芯片的导电性和透光性。
最后，通过设置所述外延叠层具有至少一衬底裸露部，其自所述P型半导体层经所述有源区和所述N型半导体层延伸至所述衬底，其中所述绝缘保护层以被保持在所述衬底裸露部的方式层叠于所述衬底；优选地，所述衬底裸露部环绕所述外延叠层的四周；且所述绝缘保护层以被保持在所述衬底裸露部的方式层叠于所述衬底，并环绕所述外延叠层的四周。能进一步加固所述N型电极、P型电极与外延叠层的位置关系，从而更好地防止电极与外延叠层脱落。
经由上述的技术方案可知，本发明提供的LED芯片的制备方法，其工艺制作简单便捷，且在保障LED芯片内量子效率的同时，能减少金锡电极对LED芯片工作电压的影响；并提高电极的粘附性，防止电极与外延叠层剥离，进而延长LED芯片的使用寿命。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例所提供的改性金锡电极的结构示意图；
图2为本发明实施例所提供的LED芯片的结构示意图；
图3.1至图3.7为本发明实施例所提供的LED芯片的制备方法步骤所对应的结构示意图；
图中符号说明：1、改性金锡电极，1-1、电流扩展层，1-2、稳压层，1-3、金锡合金层，2、衬底，2-1、衬底裸露部，3、外延叠层，3-1、N型半导体层，3-2、有源区，3-3、P型半导体层，4、第一通道，5、第一台面，6、第二台面，7、透明导电层，8、第一扩展电极，9、第二扩展电极，10、绝缘保护层，10-1、第二通道，10-2、第三通道，11、N型电极，12、P型电极。
具体实施方式
为使本发明的内容更加清晰，下面结合附图对本发明的内容作进一步说明。本发明不局限于该具体实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，一种改性金锡电极1，包括：
电流扩展层1-1；
在电流扩展层1-1表面依次堆叠的稳压层1-2和金锡合金层1-3；稳压层1-2用于稳定电流扩展层1-1的电压，且稳压层1-2的组成材料分别与电流扩展层1-1的组成材料、金锡合金层1-3的组成材料固态共融。
稳压层1-2的组成材料的熔点均高于电流扩展层1-1的组成材料的熔点、及金锡合金层1-3的组成材料的熔点。
电流扩展层1-1包括Au金属单质。
稳压层1-2包括但不限于Zr金属、Ru金属、Pd金属的一种或多种。
本实施例还提供了改性金锡电极的制备方法，包括如下步骤:
步骤01、提供一电流扩展层1-1；
步骤02、在所述电流扩展层1-1表面依次堆叠生长稳压层1-2和金锡合金层1-3；所述稳压层1-2用于稳定所述电流扩展层1-1的电压，且所述稳压层1-2的组成材料分别与所述电流扩展层1-1的组成材料、金锡合金层1-3的组成材料固态共融。
所述稳压层1-2的组成材料的熔点均高于所述电流扩展层1-1的组成材料的熔点、及金锡合金层1-3的组成材料的熔点。
所述电流扩展层1-1包括Au金属单质。
所述稳压层1-2包括但不限于Zr金属、Ru金属、Pd金属的一种或多种。
如图2所示，本实施例还提供了一种LED芯片，包括：
衬底2；
设置于衬底2表面的外延叠层3，外延叠层3包括沿第一方向依次堆叠的N型半导体层3-1、有源区3-2以及P型半导体层3-3，且外延叠层3的局部区域蚀刻至部分的N型半导体层3-1，形成第一通道4，且第一通道4将外延叠层3分割形成第一台面5和第二台面6；第一方向垂直于衬底2，并由衬底2指向外延叠层3；
透明导电层7，其层叠于第二台面6的表面；
第一扩展电极8，其设置于第一通道4内，并远离第一通道4的内壁；
第二扩展电极9，其层叠于透明导电层7的表面；
绝缘保护层10，其覆盖外延叠层3；绝缘保护层10具有至少一第二通道10-1和至少一第三通道10-2，第二通道10-1延伸至第二扩展电极9的表面，第三通道10-2延伸至第一扩展电极8的表面；
采用前述的改性金锡电极作为N型电极11，其层叠于绝缘保护层10，且所述N型电极11的电流扩展层1-1覆盖第三通道10-2并与第一扩展电极8形成电连接；
采用前述的改性金锡电极作为P型电极12，其层叠于绝缘保护层10，且所述P型电极12的电流扩展层1-1覆盖第二通道10-1并与第二扩展电极9形成电连接。
外延叠层3具有至少一衬底裸露部2-1，其自P型半导体层3-3经有源区3-2和N型半导体层3-1延伸至衬底2，其中绝缘保护层10以被保持在衬底裸露部2-1的方式层叠于衬底2。
衬底裸露部2-1环绕外延叠层3的四周；且绝缘保护层10以被保持在衬底裸露部2-1的方式层叠于衬底2，并环绕外延叠层3的四周。
如图3.1至3.7所示，本实施例还提供了一种LED芯片的制备方法，制备方法包括如下步骤：
(a)、提供一衬底2；
(b)、层叠一外延叠层3于衬底2表面，外延叠层3包括沿第一方向依次堆叠N型半导体层3-1、有源区3-2以及P型半导体层3-3，第一方向垂直于衬底2，并由衬底2指向外延叠层3；
(c)、将外延叠层3的局部区域蚀刻至部分的N型半导体层3-1，形成第一通道4，且第一通道4将外延叠层3分割形成第一台面5和第二台面6；
(d)、在第一通道4内生长第一扩展电极8，且第一扩展电极8远离第一通道4的内壁；
(e)、层叠一透明导电层7于第二台面6的表面；
(f)、层叠一第二扩展电极9于第二台面6的表面；
(g)、生长一绝缘保护层10，其覆盖外延叠层3；绝缘保护层10具有至少一第二通道10-1和至少一第三通道10-2，第二通道10-1延伸至第二扩展电极9的表面，第三通道10-2延伸至第一扩展电极8的表面；
(h)、采用前述的改性金锡电极的制备方法制作改性金锡电极作为N型电极11，其层叠于绝缘保护层10，且所述N型电极11的电流扩展层1-1覆盖第三通道10-2并与第一扩展电极8形成电连接；
(i)、采用前述的改性金锡电极的制备方法制作改性金锡电极作为P型电极12，其层叠于绝缘保护层10，且所述P型电极12的电流扩展层1-1覆盖第二通道10-1并与第二扩展电极9形成电连接。
其中，步骤(b)中还包括：将外延叠层3层叠于衬底2的局部区域或刻蚀部分外延叠层3，以形成一衬底裸露部2-1；
则，步骤(g)还包括：生长一绝缘保护层10，其覆盖外延叠层3且以被保持在衬底裸露部2-1的方式层叠于衬底2；绝缘保护层10具有至少一第二通道10-1和至少一第三通道10-2，第二通道10-1延伸至第二扩展电极9的表面，第三通道10-2延伸至第一扩展电极8的表面。
其中，步骤(b)中还包括：将外延叠层3层叠于衬底2的局部区域或刻蚀部分外延叠层3，以形成一衬底裸露部2-1，且衬底裸露部2-1环绕外延叠层3的四周；
则，步骤(g)还包括：生长一绝缘保护层10，其覆盖外延叠层3且以被保持在衬底裸露部2-1的方式层叠于衬底2，并环绕外延叠层3的四周；绝缘保护层10具有第二通道10-1和第三通道10-2，第二通道10-1延伸至第二扩展电极9的表面，第三通道10-2延伸至第一扩展电极8的表面。
在上述技术方案的基础上，在本申请的其他实施例中，第二通道和第三通道的个数可以是多个，只要满足前述的范围和要求，并参照上述实施例进行适应性改变即可，本申请在此不做穷举。
经由上述的技术方案可知，本实施例提供的改性金锡电极1，通过在电流扩展层1-1表面依次堆叠的稳压层1-2和金锡合金层1-3；稳压层1-2用于稳定电流扩展层1-1的电压。同时，稳压层1-2的组成材料分别与电流扩展层1-1的组成材料、金锡合金层1-3的组成材料固态共融，能减少金锡电极对LED芯片工作电压的影响，进而延长LED芯片的使用寿命。
其次，通过设置稳压层1-2的组成材料的熔点均高于电流扩展层1-1的组成材料的熔点及金锡合金层1-3的组成材料的熔点；能进一步解决因金锡合金与金单质互熔而产生的工作电压升高的问题。
再次，电流扩展层1-1包括Au金属单质，稳压层1-2包括但不限于Zr金属、Ru金属、Pd金属的一种或多种，通过上述材料的使用，由于其熔点高、原子质量较大且化学稳定性好，不易与外界环境中的酸碱反应，不仅能更好地防止金锡合金层1-3与金单质的互熔问题，同时还可提高电极的粘附性，防止电极与外延叠层3剥离。
经由上述的技术方案可知，本实施例提供的LED芯片，通过将其N型电极11和P型电极12采用上述的改性金锡电极1，并结合芯片内部的扩展电极(含第一扩展电极8和第二扩展电极9)及绝缘保护层10的设计，使N型电极11层叠于绝缘保护层10，并覆盖第三通道10-2与第一扩展电极8形成电连接；使P型电极12层叠于绝缘保护层10，并覆盖第二通道10-1与第二扩展电极9形成电连接。在保障LED芯片内量子效率的同时，能减少金锡电极对LED芯片工作电压的影响；并提高电极的粘附性，防止电极与外延叠层3剥离，进而延长LED芯片的使用寿命。
然后，通过将透明导电层7设置于第二扩展电极9层与外延叠层3之间，能进一步提高LED芯片的导电性和透光性。
最后，通过设置外延叠层3具有至少一衬底裸露部2-1，其自P型半导体层3-3经有源区3-2和N型半导体层3-1延伸至衬底2，其中绝缘保护层10以被保持在衬底裸露部2-1的方式层叠于衬底2；优选地，衬底裸露部2-1环绕外延叠层3的四周；且绝缘保护层10以被保持在衬底裸露部2-1的方式层叠于衬底2，并环绕外延叠层3的四周。能进一步加固N型电极11、P型电极12与外延叠层3的位置关系，从而更好地防止电极与外延叠层3脱落。
经由上述的技术方案可知，本实施例提供的LED芯片的制备方法，其工艺制作简单便捷，且在保障LED芯片内量子效率的同时，能减少金锡电极对LED芯片工作电压的影响；并提高电极的粘附性，防止电极与外延叠层3剥离，进而延长LED芯片的使用寿命。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种改性金锡电极，其特征在于，包括：
电流扩展层；
在所述电流扩展层表面依次堆叠的稳压层和金锡合金层；所述稳压层用于稳定所述电流扩展层的电压，且所述稳压层的组成材料分别与所述电流扩展层的组成材料、金锡合金层的组成材料固态共融。
2.根据权利要求1所述的改性金锡电极，其特征在于，所述稳压层的组成材料的熔点均高于所述电流扩展层的组成材料的熔点、及金锡合金层的组成材料的熔点。
3.根据权利要求1或2所述的改性金锡电极，其特征在于，所述电流扩展层包括Au金属单质。
4.根据权利要求3所述的改性金锡电极，其特征在于，所述稳压层包括但不限于Zr金属、Ru金属、Pd金属的一种或多种。
5.一种LED芯片，其特征在于，包括：
衬底；
设置于所述衬底表面的外延叠层，所述外延叠层包括沿第一方向依次堆叠的N型半导体层、有源区以及P型半导体层，且所述外延叠层的局部区域蚀刻至部分所述的N型半导体层，形成第一通道，且所述第一通道将所述外延叠层分割形成第一台面和第二台面；所述第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层；
透明导电层，其层叠于所述第二台面的表面；
第一扩展电极，其设置于所述第一通道内，并远离所述第一通道的内壁；
第二扩展电极，其层叠于所述透明导电层的表面；
绝缘保护层，其覆盖所述外延叠层；所述绝缘保护层具有至少一第二通道和至少一第三通道，所述第二通道延伸至所述第二扩展电极的表面，所述第三通道延伸至所述第一扩展电极的表面；
采用权利要求1-4任一项所述的改性金锡电极作为N型电极，其层叠于所述绝缘保护层，且所述N型电极的电流扩展层覆盖所述第三通道并与所述第一扩展电极形成电连接；
采用权利要求1-4任一项所述的改性金锡电极作为P型电极，其层叠于所述绝缘保护层，且所述P型电极的电流扩展层覆盖所述第二通道并与所述第二扩展电极形成电连接。
6.根据权利要求5所述的LED芯片，其特征在于，所述外延叠层具有至少一衬底裸露部，其自所述P型半导体层经所述有源区和所述N型半导体层延伸至所述衬底，其中所述绝缘保护层以被保持在所述衬底裸露部的方式层叠于所述衬底。
7.根据权利要求6所述的LED芯片，其特征在于，所述衬底裸露部环绕所述外延叠层的四周；且所述绝缘保护层以被保持在所述衬底裸露部的方式层叠于所述衬底，并环绕所述外延叠层的四周。
8.一种LED芯片的制备方法，其特征在于，所述制备方法包括如下步骤：
(a)、提供一衬底；
(b)、层叠一外延叠层于所述衬底表面，所述外延叠层包括沿第一方向依次堆叠N型半导体层、有源区以及P型半导体层，所述第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层；
(c)、将所述外延叠层的局部区域蚀刻至部分所述的N型半导体层，形成第一通道，且所述第一通道将所述外延叠层分割形成第一台面和第二台面；
(d)、在所述第一通道内生长第一扩展电极，且所述第一扩展电极远离所述第一通道的内壁；
(e)、层叠一透明导电层于所述第二台面的表面；
(f)、层叠一第二扩展电极于所述第二台面的表面；
(g)、生长一绝缘保护层，其覆盖所述外延叠层；所述绝缘保护层具有至少一第二通道和至少一第三通道，所述第二通道延伸至所述第二扩展电极的表面，所述第三通道延伸至所述第一扩展电极的表面；
(h)、采用权利要求1-4任一项所述的改性金锡电极作为N型电极，其层叠于所述绝缘保护层，且所述N型电极的电流扩展层覆盖所述第三通道并与所述第一扩展电极形成电连接；
(i)、采用权利要求1-4任一项所述的改性金锡电极作为P型电极，其层叠于所述绝缘保护层，且所述P型电极的电流扩展层覆盖所述第二通道并与所述第二扩展电极形成电连接。
9.根据权利要求8所述的LED芯片的制备方法，其特征在于，其中，所述步骤(b)中包括：将所述外延叠层层叠于所述衬底的局部区域或刻蚀部分所述外延叠层，以形成一衬底裸露部；
则，所述步骤(g)还包括：生长一绝缘保护层，其覆盖所述外延叠层且以被保持在所述衬底裸露部的方式层叠于所述衬底；所述绝缘保护层具有至少一第二通道和至少一第三通道，所述第二通道延伸至所述第二扩展电极的表面，所述第三通道延伸至所述第一扩展电极的表面。
10.根据权利要求9所述的LED芯片的制备方法，其特征在于，其中，所述步骤(b)中包括：将所述外延叠层层叠于所述衬底的局部区域或刻蚀部分所述外延叠层，以形成一衬底裸露部，且所述衬底裸露部环绕所述外延叠层的四周；
则，所述步骤(g)还包括：生长一绝缘保护层，其覆盖所述外延叠层且以被保持在所述衬底裸露部的方式层叠于所述衬底，并环绕所述外延叠层的四周；所述绝缘保护层具有至少一第二通道和至少一第三通道，所述第二通道延伸至所述第二扩展电极的表面，所述第三通道延伸至所述第一扩展电极的表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010142110.7A CN111211202A (zh) | 2020-03-04 | 2020-03-04 | 一种改性金锡电极、led芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010142110.7A CN111211202A (zh) | 2020-03-04 | 2020-03-04 | 一种改性金锡电极、led芯片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111211202A true CN111211202A (zh) | 2020-05-29 |
Family
ID=70785856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010142110.7A Pending CN111211202A (zh) | 2020-03-04 | 2020-03-04 | 一种改性金锡电极、led芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111211202A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111969087A (zh) * | 2020-08-28 | 2020-11-20 | 厦门乾照光电股份有限公司 | 一种基于透明衬底的led芯片及其制备方法 |
| CN116759518A (zh) * | 2023-08-11 | 2023-09-15 | 山西中科潞安紫外光电科技有限公司 | 一种高寿命led芯片结构及其制备方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1117226A (ja) * | 1997-06-27 | 1999-01-22 | Sharp Corp | 化合物半導体の電極構造及びその形成方法 |
| JP2003017749A (ja) * | 2001-04-25 | 2003-01-17 | Kwangju Inst Of Science & Technology | ｎ型酸化亜鉛系半導体を用いた発光ダイオード用金属電極及びその製造方法 |
| JP2003142731A (ja) * | 2001-10-31 | 2003-05-16 | Toshiba Corp | 発光ダイオード素子及び発光ダイオード装置 |
| US20130221372A1 (en) * | 2010-11-05 | 2013-08-29 | Seoul Opto Device Co., Ltd. | Light emitting diode assembly and method for fabricating the same |
| CN108831976A (zh) * | 2018-07-17 | 2018-11-16 | 厦门乾照光电股份有限公司 | 发光二极管的芯片及其制造方法 |
| CN109037407A (zh) * | 2018-08-03 | 2018-12-18 | 厦门乾照光电股份有限公司 | 半导体发光芯片及其制造方法 |
| JP2019207925A (ja) * | 2018-05-29 | 2019-12-05 | 日機装株式会社 | 半導体発光素子および半導体発光素子の製造方法 |
| CN211455716U (zh) * | 2020-03-04 | 2020-09-08 | 厦门乾照半导体科技有限公司 | 一种改性金锡电极、led芯片 |
-
2020
- 2020-03-04 CN CN202010142110.7A patent/CN111211202A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1117226A (ja) * | 1997-06-27 | 1999-01-22 | Sharp Corp | 化合物半導体の電極構造及びその形成方法 |
| JP2003017749A (ja) * | 2001-04-25 | 2003-01-17 | Kwangju Inst Of Science & Technology | ｎ型酸化亜鉛系半導体を用いた発光ダイオード用金属電極及びその製造方法 |
| JP2003142731A (ja) * | 2001-10-31 | 2003-05-16 | Toshiba Corp | 発光ダイオード素子及び発光ダイオード装置 |
| US20130221372A1 (en) * | 2010-11-05 | 2013-08-29 | Seoul Opto Device Co., Ltd. | Light emitting diode assembly and method for fabricating the same |
| JP2019207925A (ja) * | 2018-05-29 | 2019-12-05 | 日機装株式会社 | 半導体発光素子および半導体発光素子の製造方法 |
| CN108831976A (zh) * | 2018-07-17 | 2018-11-16 | 厦门乾照光电股份有限公司 | 发光二极管的芯片及其制造方法 |
| CN109037407A (zh) * | 2018-08-03 | 2018-12-18 | 厦门乾照光电股份有限公司 | 半导体发光芯片及其制造方法 |
| CN211455716U (zh) * | 2020-03-04 | 2020-09-08 | 厦门乾照半导体科技有限公司 | 一种改性金锡电极、led芯片 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111969087A (zh) * | 2020-08-28 | 2020-11-20 | 厦门乾照光电股份有限公司 | 一种基于透明衬底的led芯片及其制备方法 |
| CN116759518A (zh) * | 2023-08-11 | 2023-09-15 | 山西中科潞安紫外光电科技有限公司 | 一种高寿命led芯片结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2244309A1 (en) | Led package structure having the led and method for fabricating the led | |
| US9973104B2 (en) | Power module | |
| CN106981550B (zh) | 一种易封装易散热倒装高压led芯片 | |
| TW201143140A (en) | Semiconductor light emitting device and method for manufacturing same | |
| JP2010041033A (ja) | Ｌｅｄチップからの光導出を高める改良ボンドパッドのデザイン | |
| KR20130091273A (ko) | 파장 변환층을 갖는 발광 다이오드 소자 | |
| US8686395B2 (en) | Bond type flip-chip light-emitting structure and method of manufacturing the same | |
| CN111211202A (zh) | 一种改性金锡电极、led芯片及其制备方法 | |
| CN211455716U (zh) | 一种改性金锡电极、led芯片 | |
| US10062820B2 (en) | Interposer | |
| CN104064652A (zh) | 发光元件 | |
| CN106206902B (zh) | 发光二极管芯片 | |
| CN210200756U (zh) | 高压倒装led光源 | |
| CN102237353A (zh) | 发光二极管封装结构及其制造方法 | |
| JP2001111106A (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| CN212257398U (zh) | 一种无极向的贴片式发光二极管 | |
| US20120267645A1 (en) | Light emitting diode module package structure | |
| CN206992110U (zh) | 一种双面发光led芯片 | |
| CN106206883A (zh) | 一种倒装高压led芯片 | |
| TWI670862B (zh) | 太陽能電池模組 | |
| CN110752278A (zh) | 一种发光二极管及其制作方法 | |
| US9040325B2 (en) | Method for manufacturing light emitting diode package having a voltage stabilizing module consisting of two doping layers | |
| KR20060080828A (ko) | 태양전지 및 그의 제조 방법 | |
| CN208608219U (zh) | Led芯片 | |
| TWI479695B (zh) | A light emitting diode chip and a light emitting element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |