CN109031091B - 接口测试方法、测试系统和测试夹具 - Google Patents

接口测试方法、测试系统和测试夹具 Download PDF

Info

Publication number
CN109031091B
CN109031091B CN201810778027.1A CN201810778027A CN109031091B CN 109031091 B CN109031091 B CN 109031091B CN 201810778027 A CN201810778027 A CN 201810778027A CN 109031091 B CN109031091 B CN 109031091B
Authority
CN
China
Prior art keywords
test
pcie interface
module
tested
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810778027.1A
Other languages
English (en)
Other versions
CN109031091A (zh
Inventor
雷代军
张东峰
张天瑜
张建国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fibocom Wireless Inc
Original Assignee
Fibocom Wireless Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fibocom Wireless Inc filed Critical Fibocom Wireless Inc
Priority to CN201810778027.1A priority Critical patent/CN109031091B/zh
Publication of CN109031091A publication Critical patent/CN109031091A/zh
Application granted granted Critical
Publication of CN109031091B publication Critical patent/CN109031091B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明涉及一种接口测试方法，包括：主机通过USB接口向待测模块发送测试命令；待测模块接收到测试命令后通过PCIe接口向测试夹具发送测试数据；测试夹具接收到测试数据后向待测模块发送反馈数据；待测模块通过PCIe接口接收反馈数据后根据测试数据与反馈数据判断所述PCIe接口是否正常，并通过USB总线将判断结果上传给主机。本方案中的接口测试方法，利用测试夹具与待测模块构成数据传输回路以测试PCIe接口收发数据是否正常，且待测模块与主机的USB接口连接，可随时更新待测模块进行测试而无需重启主机，从而保证了测试的连续性，提高测试效率，降低测试成本。本发明还涉及一种与该接口测试方法对应的测试系统和测试夹具。

Description

接口测试方法、测试系统和测试夹具
技术领域
本发明涉及一种接口测试方法，特别是涉及PCIe接口测试方法；本发明还涉及与该接口测试方法对应的测试系统和测试夹具。
背景技术
无线通信模块如M.2模块因其规格尺寸小、传输性能高，被广泛运用于各类网关终端设备如超级本、PC机及无线网关中。M.2模块一般采用主流的USB2.0接口与主机通信，USB2.0支持热插拔功能，取出或更换模块时主机不需要关机或重启。但是随着用户对数据传输数据的要求越来越高，当速率高达450Mbps以上时，USB2.0接口成为瓶颈，难以实现如此高速率的数据传输，此时就会采用PCIe接口来实现模块和主机之间高速数据的传输。PCIe接口传输速率高，虽然满足了用户对传输速率的要求，但是该接口在M.2模块上的定义并不支持热插拔，M.2模块采用PCIe接口与主机进行通信时，若要更换模块，则需重启主机。而生产厂家在模块出厂前都需要利用主机对批量的模块进行PCIe接口测试，以确保其功能正常，若是每测一块模块都重启一次主机，就使得测试不能连续进行，从而大大增加测试时间和测试成本。
发明内容
基于此，有必要针对M.2模块的PCIe接口因不支持热插拔而增加出厂测试时间和成本的问题，提供一种接口测试方法。
一种接口测试方法，用于测试一待测模块的PCIe接口是否正常，所述接口测试方法包括：
主机通过USB接口向所述待测模块发送测试命令；
所述待测模块接收到所述测试命令后通过所述PCIe接口向测试夹具发送测试数据；
所述测试夹具接收到所述测试数据后向所述待测模块发送反馈数据；
所述待测模块通过所述PCIe接口接收所述反馈数据后根据测试数据与反馈数据判断所述PCIe接口是否正常，并通过USB总线将判断结果上传给主机；
上述的接口测试方法，通过采用测试夹具来配合完成待测模块PCIe接口的数据传输，待测模块通过USB总线与主机的USB接口连接，主机将测试命令通过USB接口发送给待测模块，待测模块接收到测试命令后通过所述PCIe接口向测试夹具发送测试数据，测试夹具接收到测试数据后再向待测模块的PCIe接口发送反馈数据，待测模块接收该反馈数据后通过对比测试数据与反馈数据从而判断出PCIe接口是否正常。从上面的测试过程中可知，待测模块和测试夹具构成了数据传输回路，若是PCIe接口接收到的数据与PCIe接口发送出的数据相对应，则可以判断出该接口是正常的，由此则可实现PCIe接口的测试。相比于传统方法中待测模块直接通过PCIe接口与主机连接，即待测模块与主机之间通过PCIe总线接口连接，通过主机对PCIe接口的枚举识别和分析主机与待测模块之间的数据传输是否正常而判断出待测模块的PCIe接口是否正常，本发明中的测试方法利用测试夹具获取待测模块PCIe接口的测试数据并向待测模块PCIe接口发送反馈数据，避免了PCIe接口直接与主机进行连接，在测试过程中待测模块通过USB总线与主机的USB接口连接，而USB接口支持热插拔功能，所以在更换待测模块时直接将已测模块与主机断开连接并将新的待测模块接入主机USB接口即可进入下一轮测试，从而大大缩短了测试时间，提高了测试效率，降低了测试成本。
在其中一个实施例中，所述测试方法还包括：所述主机通过USB接口向所述待测模块发送电平控制命令，控制所述PCIe接口达到预设电平，所述测试夹具获取所述PCIe接口的输出电平并反馈给所述主机，所述主机根据所述输出电平和预设电平判断所述PCIe接口是否正常。
在其中一个实施例中，所述PCIe接口包括TX端和RX端，所述待测模块通过所述PCIe接口向测试夹具发送测试数据具体为通过所述TX端向测试夹具发送测试数据，所述待测模块通过所述PCIe接口接收所述反馈数据具体为通过所述RX端接收所述反馈数据，所述测试方法还包括：在所述主机通过USB接口向所述待测模块发送测试命令之前通过测试夹具内部的连接器短接所述PCIe接口的TX端和RX端，所述待测模块根据测试数据与反馈数据判断所述PCIe接口是否正常具体为通过对比所述测试数据与反馈数据判断所述TX端和RX端是否正常。
在其中一个实施例中，所述PCIe接口还包括Clock端，所述方法还包括：在所述待测模块通过所述PCIe接口的TX端向所述测试夹具发送测试数据之前，所述主机先通过所述测试夹具内部的数据采集电路控制所述测试夹具内部的时钟电路产生时钟信号并输入所述PCIe接口的Clock端，以实现所述测试夹具与所述待测模块的串行同步通信，所述待测模块根据测试数据与反馈数据判断所述PCIe接口是否正常具体还包括所述待测模块通过对比所述测试数据与反馈数据判断所述Clock端是否正常。
本发明还涉及一种接口测试系统，包括主机、具有PCIe接口的待测模块和测试夹具，其中：
所述主机通过USB接口与待测模块通信连接，用于向所述待测模块发送测试命令并接收判断结果；
所述待测模块通过PCIe接口与所述测试夹具连接，用于在接收所述测试命令后通过所述PCIe接口向所述测试夹具发送测试数据，还用于通过所述PCIe接口接收反馈数据并根据所述测试数据和所述反馈数据判断所述PCIe接口是否正常，同时通过USB总线将判断结果上传给所述主机；
所述测试夹具用于接收所述待测模块发送的测试数据并向所述待测模块发送反馈数据。
上述接口测试系统，包括主机、待测模块和测试夹具，其中，主机通过USB接口与待测模块通信连接，待测模块通过PCIe接口与测试夹具连接，待测模块和测试夹具构成了数据传输回路，主机将测试命令通过USB接口发送给待测模块，待测模块接收到所述测试命令后通过所述PCIe接口向所述测试夹具发送测试数据，测试夹具接收到测试数据后再向待测模块的PCIe接口发送反馈数据，待测模块接收反馈数据，通过判断PCIe接口接收到的数据与PCIe接口发送出的数据是否相对应可以判断出该接口是正常的。该测试系统中，由于主机与待测模块是通过USB接口通信连接，而USB接口支持热插拔功能，利用该系统对待测模块的PCIe接口进行出厂测试时，在更换待测模块的过程中不需要重启主机，直接将新的待测模块接入该系统即可进入下一轮测试，如此保证了测试的连续性，大大降低了测试时间，提高测试效率，降低了测试成本。
在其中一个实施例中，所述测试夹具包括连接器，所述连接器包括第一端子和第二端子，所述PCIe接口包括TX端和RX端，所述PCIe接口的TX端和RX端分别连接至所述测试夹具的第一端子和第二端子，所述待测模块用于通过所述TX端向所述第一端子发送所述测试数据，所述测试夹具用于根据测试数据生成反馈数据并通过所述第二端子向PCIe接口的RX端发送反馈数据，所述待测模块用于通过对比所述测试数据与反馈数据判断所述TX端和RX端是否正常。
在其中一个实施例中，所述测试夹具还包括时钟电路和数据采集电路，所述连接器还包括第三端子，所述PCIe接口还包括Clock端，所述第三端子与所述时钟电路的输出端连接并用于连接至所述PCIe接口的Clock端，所述数据采集电路分别与所述主机和所述时钟电路连接，用于接收所述主机的控制指令并控制所述时钟电路输出时钟信号，所述待测模块用于通过所述PCIe接口的Clock端获取所述时钟信号以使所述测试夹具与所述待测模块串行同步通信，所述待测模块还用于通过对比所述测试数据与反馈数据判断所述Clock端是否正常。
在其中一个实施例中，所述主机还用于通过USB接口向所述待测模块发送电平控制命令以控制所述PCIe接口达到预设电平并接收所述PCIe接口的输出电平，以及用于根据所述输出电平和预设电平判断所述PCIe接口是否正常。
在其中一个实施例中，所述测试夹具包括连接器和数据采集电路，所述PCIe接口包括PERST#/CLKREQ#/PEWAKE#三个端子，所述主机还用于通过USB接口向所述待测模块发送电平控制命令以控制所述PCIe接口达到预设电平具体为控制所述PCIe接口的PERST#/CLKREQ#/PEWAKE#三个端子达到预设电平，所述连接器包括第四至第六端子，所述第四至第六端子分别连接至所述PCIe接口的PERST#/CLKREQ#/PEWAKE#三个端子，所述数据采集电路与所述连接器的第四至第六端子连接以通过所述第四至第六端子采集所述PCIe接口的PERST#/CLKREQ#/PEWAKE#三个端子的输出电平并反馈给所述主机，所述主机还用于通过对比所述输出电平与预设电平判断所述PCIe接口的PERST#/CLKREQ#/PEWAKE#三个端子是否正常。
本发明还涉及一种接口测试夹具，用于测试待测模块的PCIe接口是否正常，所述PCIe接口包含TX/RX/Clock/PERST#/CLKREQ#/PEWAKE#六个端子，所述测试夹具包括连接器、时钟电路和数据采集电路，所述连接器包括第一至第六端子，所述第一端子用于与所述PCIe接口的TX端连接以接收所述待测模块通过所述PCIe接口向所述测试夹具发送的测试数据，所述第二端子用于与所述PCIe接口的RX端连接以向所述待测模块的PCIe接口发送反馈数据，所述数据采集电路与所述时钟电路连接且用于与主机连接以接收所述主机的控制指令并控制所述时钟电路输出时钟信号，所述第三端子与所述时钟电路的输出端连接并用于连接至所述PCIe接口的Clock端以将所述时钟信号输入所述待测模块，所述第四至第六端子分别用于连接至所述PCIe接口的PERST#/CLKREQ#/PEWAKE#三个端子，所述数据采集电路与所述连接器的第四至第六端子连接以通过所述第四至第六端子采集所述PCIe接口的PERST#/CLKREQ#/PEWAKE#三个端子的输出电平并反馈给所述主机。
上述接口测试夹具，能够用于与待测模块的PCIe接口连接，以接收待测模块通过PCIe接口向测试夹具发送的测试数据并向待测模块的PCIe接口发送反馈数据。利用该接口测试夹具与具有PCIe接口的待测模块配合使用，待测模块可以与主机的USB接口通信连接，即该测试夹具可以与待测模块和主机构成数据传输回路，通过判断该输出传输回路中的数据传输是否正常，可以判断出待测模块的PCIe接口是否正常。利用该测试夹具与待测模块及主机构成接口测试系统，在待测模块接口测试过程中若更换待测模块，不需要重启主机，直接将新的待测模块与该接口测试夹具和主机连接即可进入下一轮测试，由此保证了测试的连续性，大大降低了测试时间，提高测试效率，降低了测试成本。
附图说明
图1为本发明涉及的接口测试方法的流程图；
图2为本发明一实施例中的接口测试方法的流程图；
图3为本发明另一实施例中的接口测试方法的流程图；
图4为本发明涉及的接口测试系统的框架图；
图5为本发明一实施例中接口测试系统的框架图；
图6a为连接器内部结构图；
图6b为PCIe接口TX/RX端差分对短接电路图；
图7为时钟电路内部结构图；
图8为直流供电单元内部结构图；
图9为数据采集电路内部结构图；
图10为USB连接器内部结构图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。
本发明所涉及的接口测试方法是用于测试一待测模块的PCIe接口是否正常，如图1所示，该方法具体包括以下步骤：
步骤S120：主机通过USB接口向所述待测模块发送测试命令。
在本方案中，待测模块内部不包含主板等主控单元，不具备操控系统，无法对待测模块进行直接的操控，实际上，待测模块只是与主控单元如主机配合使用的一配件，如M.2无线通信模块，该待测模块需与主机通信连接，通过主机对待测模块进行控制。在本方案中，主机通过USB接口与待测模块通信连接以实现信号的传送，即主机与待测模块之间交互的信号为USB信号。USB接口是一种支持热插拔的接口，即可以在不关闭主机系统或不切断主机电源的情况下移除或者更换待测模块，主机系统可以不间断地正常运行。在本方案中，USB接口优选USB2.0接口。
步骤S130：所述待测模块接收到所述测试命令后通过所述PCIe接口向测试夹具发送所述测试数据。
在本方案中，待测模块的PCIe接口与测试夹具连接，待测模块接收到主机发送的测试命令后通过PCIe接口向测试夹具发送测试数据。
步骤S140：所述测试夹具接收到所述测试数据后向所述待测模块发送反馈数据。
测试夹具与待测模块的PCIe接口连接，在接收到PCIe接口发送过来的测试数据后根据该测试数据生成对应的反馈数据，一般为在测试夹具中预设运算逻辑，测试数据经过该运算逻辑后生成反馈数据，再将该反馈数据发送至待测模块的PCIe接口。
步骤S150：所述待测模块通过所述PCIe接口接收所述反馈数据后根据测试数据与反馈数据判断所述PCIe接口是否正常，并通过USB总线将判断结果上传给主机。
待测模块通过USB总线与主机的USB接口连接，待测模块通过PCIe接口接收测试夹具发送过来的反馈数据后，与生成该反馈数据的测试数据进行比对，判断该反馈数据与测试数据是否对应，即测试数据经过预设运算逻辑进行运算得到的结果与反馈数据是否相同，或者与反馈数据之间的误差是否处于正常范围内，若是，则可判断出待测模块的PCIe接口正常，若否，则可判断出PCIe接口异常，并且通过USB总线将该判断结果发送至主机的USB接口。
上述接口测试方法，待测模块与测试夹具构成一完整的数据传输回路，该数据传输回路包含PCIe接口，以待测模块为起点发送一测试数据，经过该数据传输回路后待测模块又获取一反馈数据，通过对比该反馈数据与测试数据是否相对应可判断出该PCIe接口是否正常，从而实现待测模块的接口测试。在本方案中，待测模块包含PCIe接口，PCIe接口为需要测试的接口，区别于传统技术中待测模块直接通过PCIe接口与主机进行通信连接的方法，本方案中的待测模块一方面通过USB总线与主机的USB接口通信连接，一方面通过PCIe接口与测试夹具连接，即待测模块通过USB总线实现与主机的交互，通过PCIe总线实现与测试夹具的交互。由于USB接口支持热插拔功能，可随时拔除或更换待测模块，不需要重启主机，主机可正常运行，而测试夹具作为一种辅助的数据传输与转换的工具，也可随时断开与待测模块的连接，因此在测试过程中若要更换新的待测模块进行测试时，只需断开工作中的待测模块并将新的待测模块接入该测试回路中就能进入下一轮测试，由此保证了测试的连续性，并大大提高了测试效率。
在一些优选的实施例中，如图2所示，该接口测试方法还包括以下步骤：
步骤S210：所述主机通过USB接口向所述待测模块发送电平控制命令，控制所述PCIe接口达到预设电平。
主机与待测模块通过USB总线通信连接，主机通过USB接口向待测模块发送电平控制命令，控制PCIe接口达到预设电平，预设电平可为高电平，也可为低电平。
步骤S220：所述测试夹具获取所述PCIe接口的输出电平并反馈给所述主机。
测试夹具与待测模块的PCIe接口连接，在主机控制待测模块的PCIe接口达到预设电平后，再通过测试夹具获取相应PCIe接口的输出电平并将该输出电平反馈给主机。
步骤S230：所述主机根据所述输出电平与预设电平判断所述PCIe接口是否正常。
主机通过USB接口与测试夹具连接，在向待测模块发送PCIe接口电平控制命令后接收测试夹具反馈回来的PCIe接口输出电平，通过对比输出电平与预设电平是否相应判断出待测模块的PCIe接口是否正常，正常情况下PCIe接口的预设电平与PCIe接口的输出电平应该一致，因此只要对比两者是否一致则可判断出PCIe接口是否正常。
步骤S210-S230对应的方法与步骤S120-S150对应的方法为两独立的过程，可以先执行步骤S210-S230后再执行步骤S120-S150，也可以先执行步骤S120-S150后再执行步骤S210-S230。
具体的，上述PCIe接口包括TX端和RX端，步骤S130中，待测模块通过PCIe接口向测试夹具发送测试数据具体为通过TX端向测试夹具发送测试数据，步骤S150中，待测模块通过PCIe接口接收反馈数据具体为通过RX端接收所述反馈数据。在一些优选的实施例中，测试夹具包含有连接器，测试夹具具体通过连接器与待测模块的PCIe接口连接，且在主机通过USB接口向待测模块发送测试命令之前通过连接器短接PCIe接口的TX端和RX端，如图3所示，上述测试方法具体包括以下步骤：
步骤S100：通过测试夹具内部的连接器短接所述PCIe接口的TX端和RX端。
步骤S120：主机通过USB接口向所述待测模块发送测试命令。
步骤S130：所述待测模块接收到所述测试命令后通过所述PCIe接口的TX端向测试夹具发送测试数据。
在一些优选的实施例中，测试数据选用差分信号，数据传输回路中的数据为进行差分传输，可以消除共模信号引起的干扰，极大地提高系统的信噪比，确保信号传输的质量。
步骤S140：所述测试夹具接收到所述测试数据后向所述待测模块发送反馈数据。
步骤S150：所述待测模块通过所述PCIe接口的RX端接收所述反馈数据并通过对比所述测试数据与反馈数据判断所述TX端和RX端是否正常，同时将判断结果上传给主机。
上述接口测试方法，通过利用测试夹具短接PCIe接口的TX端和RX端，由于PCIe接口的TX端和RX端在测试夹具内短接，测试夹具接收到TX端发送的测试数据后向RX端发送反馈数据，则该反馈数据与测试数据相同，即待测模块只要判断反馈数据与测试数据是否相同来判断该PCIe接口的TX端和RX端是否正常，如相同，则正常，若不同，则异常。
具体的，上述PCIe接口还包括Clock端，测试夹具还包括数据采集电路和时钟电路。在一些优选的实施例中，在待测模块通过PCIe接口的TX端向测试夹具发送测试数据之前，主机先通过测试夹具内部的数据采集电路控制测试夹具内部的时钟电路产生时钟信号并输入PCIe接口的Clock端，以实现测试夹具与待测模块的串行同步通信。具体可以设置在主机通过USB接口向待测模块发送测试命令之前，先通过测试夹具内部的数据采集电路控制测试夹具内部的时钟电路产生时钟信号，并输入PCIe接口的Clock端，如图3所示，上述方法步骤S100与步骤S120之间还包括：
步骤S110：所述主机通过所述测试夹具内部的数据采集电路控制所述测试夹具内部的时钟电路产生时钟信号并输入所述PCIe接口的Clock端。
上述步骤S150中待测模块还通过对比所述测试数据与反馈数据判断所述Clock端是否正常，即
步骤S150：所述待测模块通过对比测试数据与反馈数据判断所述PCIe接口的TX端、RX端、Clock端是否正常，同时将判断结果上传给主机。
在本方案中，主机通过数据采集电路控制测试夹具内部的时钟电路生产时钟信号并将时钟信号通过待测模块的Clock端输入待测模块，使测试夹具与待测模块的时钟同步，由此实现测试夹具与待测模块的串行同步通信。若Clock端正常，则两者能实现时钟同步，在时钟同步的前提下，若TX端、RX端正常，则反馈数据与测试数据相同，若Clock端、TX端和RX端三者有一处异常，则会导致反馈数据与测试数据出现偏差，因此通过判断反馈数据与测试数据是否一致可以判断出Clock端、TX端和RX端是否正常。优选的，本方案中的时钟电路输出100MHz的时钟信号并输入Clock端，且该时钟电路具体是通过将25MHz晶振倍频输出100MHz差分时钟信号。
在本方案中，测试夹具内包含数据采集电路，且数据采集电路与主机通信连接，主机一方面通过数据采集电路控制时钟电路生成上述时钟信号，一方面还通过该数据采集电路采集PCIe接口的输出电平，即上述步骤S220可具体为：
步骤S220：所述测试夹具通过数据采集电路获取所述PCIe接口的输出电平并通过所述数据采集电路反馈给所述主机。
本发明还涉及一种接口测试系统，如图4所示，该测试系统包括主机10、具有PCIe接口的待测模块20和测试夹具30。其中，主机10通过USB接口与待测模块20通信连接，即主机10与待测模块20之间通过USB总线通信连接，主机用于通过USB接口向待测模块20发送测试命令以及接收判断结果。待测模块20通过PCIe接口与测试夹具30连接，即待测模块20与测试夹具30之间通过PCIe总线通信连接，待测模块20用于接收主机10发送的测试命令后通过PCIe接口向测试夹具30发送测试数据，还用于通过PCIe接口接收反馈数据并根据所述测试数据和所述反馈数据判断所述PCIe接口是否正常，同时通过USB总线将判断结果上传给所述主机。测试夹具30用于接收待测模块20发送的测试数据并向待测模块20发送反馈数据。
上述接口测试系统，主机10通过USB接口向待测模块20发送测试命令，待测模块20接收到测试命令后再通过PCIe接口向测试夹具30发送测试数据，测试夹具30接收到测试数据后会根据该测试数据生成对应的反馈数据，并将该反馈数据发送给待测模块20的PCIe接口，待测模块20通过PCIe接口接收到反馈数据后根据所述测试数据和所述反馈数据判断PCIe接口是否正常。待测模块20与测试夹具30构成一完整的数据传输回路。若PCIe接口正常，则该数据传输回路正常，即待测模块20接收到的反馈数据与发送的测试数据符合预设运算逻辑，因此只要判断反馈数据与测试数据是否相应，可判断出该PCIe接口是否正常，从而实现待测模块20的接口测试。同时，本测试系统中，主机10通过USB接口与待测模块20通信连接，由于USB接口支持热插拔功能，可随时拔除或更换与主机连接的待测模块20而不需要重启主机10，主机10可正常运行，而测试夹具30作为一种辅助的数据传输与转换的工具，也可随时断开与待测模块20的连接，因此在测试过程中若要更换新的待测模块20进行测试时，只需断开工作中的待测模块20并将新的待测模块20接入该测试回路中就能进入下一轮测试，由此保证了测试的连续性，并大大提高了测试效率。
在一些优选的实施例中，如图5所示，上述测试夹具30包括连接器301，连接器301包括第一端子N1和第二端子N2，待测模块20的PCIe接口包括TX端和RX端，PCIe接口的TX端连接至第一端子N1，PCIe接口的RX端连接至第二端子N2。待测模块20用于通过PCIe接口的TX端向测试夹具30的第一端子N1发送测试数据，测试夹具30接收到测试数据后生成反馈数据并通过第二端子N2端向PCIe接口的RX端发送该反馈数据，待测模块20通过对比该测试数据和该反馈数据判断PCIe接口的TX端和RX端是否正常。具体的，连接器301可为插接件，待测模块20与连接器301通过插接的方式连接。如图5所示，连接器301还包括第七端子N7和第八端子N8，连接器301分别通过第七端子N7和第八端子N8与PCIe接口的TX端和RX端插接。连接器301的第七端子N7和第八端子N8分别与第一端子N1和第二端子N2在连接器301的内部电气连接。数据依次通过PCIe接口的TX端、连接器301的第七端子N7、连接器301的第一端子N1、连接器301的第二端子N2和连接器301的第八端子N8流入PCIe接口的RX端，由此待测模块20和连接器301构成一个数据传输回路，只要判断该数据传输回路的数据传输是否正常即可判断出PCIe接口是否正常。在本方案中，连接器301第一端子N1和第二端子N2短接，连接器301的第一端子N1接收到测试数据后生成反馈数据并通过第二端子N2发送给待测模块20，该反馈数据与测试数据相同，因此待测模块20只要判断测试数据与反馈数据是否相同就可以判断PCIe接口的是否正常。
在一些优选的实施例中，上述测试夹具30还包括时钟电路300和数据采集电路302，连接器301还包括第三端子N3，待测模块20的PCIe接口还包括Clock端，第三端子N3与时钟电路300的输出端连接并用于连接至PCIe接口的Clock端，数据采集电路302分别与主机10和时钟电路300连接，用于接收主机10的控制指令并控制时钟电路300输出时钟信号，待测模块20用于通过PCIe接口的Clock端获取该时钟信号以使测试夹具30与待测模块20串行同步通信。具体的，如图5所示，连接器301还包括第九端子N9并通过第九端子N9与PCIe接口的Clock端插接，第九端子N9与第三端子N3在连接器301内部电气连接，主机10通过数据采集电路302控制时钟电路300产生时钟信号，该时钟信号依次通过第三端子N3和第九端子N9流入PCIe接口的Clock端，待测模块20获取该时钟信号以与测试夹具30同步通信并在产生时钟信号后再发送测试数据至测试夹具30，待测模块20还用于通过对比测试数据与反馈数据判断PCIe接口的Clock端是否正常。
在一些优选的实施例中，主机10还用于通过USB接口向待测模块20发送电平控制命令以控制PCIe接口达到预设电平并接收PCIe接口的输出电平，以及用于根据输出电平和预设电平判断PCIe接口是否正常。正常情况下PCIe接口的输出电平与PCIe接口的预设电平应该一致，因此只要对比两者是否一致则可判断出PCIe接口是否正常。具体的，PCIe接口还包括PERST#/CLKREQ#/PEWAKE#三个端子，在一优选的实施例中，如图5所示，测试夹具30包括连接器301和数据采集电路302，主机10用于通过USB接口向待测模块20发送电平控制命令，具体为通过USB接口下发AT命令以控制PCIe接口的PERST#/CLKREQ#/PEWAKE#三个端子达到预设电平，该预设电平可为高电平，也可为低电平。连接器301包括第四端子N4、第五端子N5、第六端子N6，且第四端子N4、第五端子N5、第六端子N6分别连接至PCIe接口的PERST#/CLKREQ#/PEWAKE#三个端子，数据采集电路302与第四端子N4、第五端子N5、第六端子N6连接以通过第四端子N4、第五端子N5、第六端子N6采集PCIe接口的PERST#/CLKREQ#/PEWAKE#三个端子的输出电平并反馈给主机10。主机10还用于通过对比该输出电平和预设电平判断PCIe接口的PERST#/CLKREQ#/PEWAKE#三个端子是否正常，若每个端子的输出电平与预设电平相同，则PCIe接口的PERST#/CLKREQ#/PEWAKE#三个端子正常，若端子的输出电平与预设电平不同，则该端子出现异常。具体的，如图5所示，连接器301还包括第十端子N10、第十一端子N11、第十二端子N12，连接器301通过第十端子N10、第十一端子N11、第十二端子N12与PCIe接口的PERST#/CLKREQ#/PEWAKE#三个端子进行插接，第四端子N4、第五端子N5、第六端子N6与第十端子N10、第十一端子N11、第十二端子N12在连接器301内部一一对应连接。数据采集电路302依次通过第十端子N10、第四端子N4获取PCIe接口的PERST#端子的输出电平，并通过第十一端子N11、第五端子N5获取PCIe接口的CLKREQ#端子的输出电平，并通过第十二端子N12、第六端子N6获取PCIe接口的PEWAKE#端子的输出电平。
在本方案中，如图5所示，本接口测试系统还包括USB连接器40，待测模块20与主机10连接的接口为金手指201，该金手指201不能直接与主机的USB接口连接，待测模块20需通过金手指201与USB连接器40连接，金手指201的USB信号先传送至USB连接器40，USB连接器40通过USB线缆与主机10的USB接口连接，由此将USB信号传送至主机10。同理，主机10向待测模块下发信号时，也是先将USB信号传送至USB连接器40，再由USB连接器40传送至待测模块20。其中，USB连接器40可为USB2.0连接器。具体的，连接器301还包括相连接的第十三端子N13和第十四端子N14，待测模块20将金手指201与连接器301的第十三端子N13进行插接，连接器301的第十四端子N14通过线缆与USB连接器40连接。
具体的，连接器301结构参见图6a，连接器301可为M.2连接器，连接器301与待测模块20是通过插接的方式进行连接，其中，第七至第十三端子N7至N13为插接端子，在图6a中未示出，N7至N13分别与待测模块的TX端、RX端、Clock端、PERST#/CLKREQ#/PEWAKE#三个端子及金手指201插接，第一至第六端子N1至N6以及第十四端子N14为接线端子且在连接器301内部分别与N7至N13电气连接。在本方案中，测试数据选用差分数据对，以连接器301的接线端子PERN0/SATA-B+和接线端子PERP0/SATA-B-作为第一端子N1来接收TX端的差分数据对，相应地以接线端子PETN0/SATA-A-和PETP0/SATA-A+作为第二接线端子N2向RX端输出反馈数据，该反馈数据也为差分数据对。由于第一端子N1和第二端子N2短接，因此接线端子PERN0/SATA-B+与接线端子PETN0/SATA-A-短接，接线端子PERP0/SATA-B-与接线端子PETP0/SATA-A+短接(如图6b所示)，由此生成的反馈数据与测试数据相同。
同时，时钟电路300产生的时钟信号也为差分信号，连接器301以REFCLKN和REFCLKP为第三端子N3来接收该时钟信号，即第三端子REFCLKN和REFCLKP与时钟电路300的输出端连接。其中，时钟电路300的结构如图7所示，时钟电路300为100MHZ的时钟电路，该时钟电路包含型号为CDCM9102的时钟发生器，该时钟电路产生100MHZ的时钟信号，优选产生100MHZ的差分时钟信号。在本方案中，该时钟电路300具体是通过将25MHz晶振倍频输出100MHz时钟信号。时钟信号输入连接器301的接线端子REFCLKN和REFCLKP后再输送给PCIe接口的Clock端。
在本方案中，时钟电路300包含一直流供电单元，如图8所示，该直流供电单元包含一开关管，数据采集电路302通过控制该开关管可以控制该供电单元的供电情况，从而控制该时钟电路300产生时钟信号。其中，数据采集电路302包含数据采集卡，如图9所示，该数据采集卡包含接线端子ADC2并通过接线端子ADC2与直流供电单元开关管的控制端连接，该数据采集电路302还与主机10连接，主机10通过数据采集电路302的接线端子ADC2向直流供电单元的开关管发送使能信号以控制开关管的通断，从而控制时钟电路300。
数据采集电路302还包括接线端子VPA、EINT2、VDD_1V8，连接器301分别以接线端子PERST、CLKREQ、PWAKE作为第四端子N4、第五端子N5、第六端子N6，数据采集电路302还以接线端子VPA、EINT2、VDD_1V8分别与连接器301的接线端子PERST、CLKREQ、PWAKE连接，以通过连接器301的接线端子PERST、CLKREQ、PWAKE获取待测模块20的PERST#/CLKREQ#/PEWAKE#三个端子的输出电平。PERST#/CLKREQ#/PEWAKE#三个端子的输出电平传送至测试夹具30，再通过接线端子PERST、CLKREQ、PWAKE流向数据采集电路302的接线端子VPA、EINT2、VDD_1V8，然后再由数据采集电路302将该输出电平反馈给主机10。
连接器301以接线端子USB_DP和接线端子USB_DN为第十四端子N14，连接器301通过接线端子USB_D+和接线端子USB_D-与USB连接器40连接，从而实现待测模块20与USB连接器40的连接，其中，USB连接器40结构如图10所示。
本方案还涉及一种接口测试工具，用于测试待测模块20的PCIe接口是否正常，该PCIe接口包含TX/RX/Clock/PERST#/CLKREQ#/PEWAKE#六个端子。测试夹具30包括连接器301、时钟电路300和数据采集电路302，连接器301包括第一至第六端子N1至N6，第一端子N1用于与PCIe接口的TX端连接以接收待测模块20通过PCIe接口向测试夹具30发送的测试数据，第二端子N2用于与PCIe接口的RX端连接以向待测模块20的PCIe接口发送反馈数据，数据采集电路302与时钟电路300连接且用于与主机10连接以接收主机10的控制指令并控制时钟电路300输出时钟信号，第三端子N3与时钟电路300的输出端连接并用于连接至PCIe接口的Clock端以将该时钟信号输入待测模块20，第四端子N4、第五端子N5、第六端子N6分别用于连接至PCIe接口的PERST#/CLKREQ#/PEWAKE#三个端子，数据采集电路302与连接器301的第四端子N4、第五端子N5、第六端子N6连接以通过第四至第六端子采集PCIe接口的PERST#/CLKREQ#/PEWAKE#三个端子的输出电平并反馈给主机10。
在一些优选的实施例中，连接器301为插接件，待测模块20与连接器301通过插接的方式连接。如图5所示，连接器301还包括第七端子至第十二端子N7至N12，连接器301分别通过第七端子至第十二端子与PCIe接口的TX/RX/Clock/PERST#/CLKREQ#/PEWAKE#六个端子进行插接，且连接器301的N1与N7、N2与N8、N3与N9、N4与N10、N5与N11、N6与N12在连接器301内部一一对应连接。一方面，主机10可通过USB接口向待测模块20发送测试命令，待测模块20接收到测试命令后向测试夹具发送测试数据，该测试数据依次经过TX端、第七端子、第一端子生成反馈数据，该反馈数据再依次经过第二端子、第八端子、RX端传送至待测模块20。在本方案中第一端子N1与第二端子N2短接，测试夹具30生成的反馈数据与测试数据相同。
具体的，参见图6a至图9，连接器301为M.2连接器，时钟电路300包含型号为CDCM9102的时钟发生器，数据采集电路302包含数据采卡，连接器301、时钟电路300、数据采集电路302的结构与连接关系已在上文详细介绍，此处不再赘述。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种接口测试方法，用于测试一待测模块的PCIe接口是否正常，其特征在于，所述接口测试方法包括：
主机通过USB接口向所述待测模块发送测试命令；
所述待测模块接收到所述测试命令后通过所述PCIe接口向测试夹具发送测试数据；
所述测试夹具接收到所述测试数据后向所述待测模块发送反馈数据；
所述待测模块通过所述PCIe接口接收所述反馈数据后根据测试数据与反馈数据判断所述PCIe接口是否正常，并通过USB总线将判断结果上传给主机；
所述测试方法还包括：所述主机通过USB接口向所述待测模块发送电平控制命令，控制所述PCIe接口达到预设电平，所述测试夹具获取所述PCIe接口的输出电平并反馈给所述主机，所述主机根据所述输出电平与预设电平判断所述PCIe接口是否正常；
其中，所述测试夹具包括连接器和数据采集电路，所述PCIe接口包括PERST#/CLKREQ#/PEWAKE#三个端子，所述主机还用于通过USB接口向所述待测模块发送电平控制命令以控制所述PCIe接口达到预设电平具体为控制所述PCIe接口的PERST#/CLKREQ#/PEWAKE#三个端子达到预设电平，所述连接器包括第四至第六端子，所述第四至第六端子分别连接至所述PCIe接口的PERST#/CLKREQ#/PEWAKE#三个端子，所述数据采集电路与所述连接器的第四至第六端子连接以通过所述第四至第六端子采集所述PCIe接口的PERST#/CLKREQ#/PEWAKE#三个端子的输出电平并反馈给所述主机，所述主机还用于通过对比所述输出电平和预设电平判断所述PCIe接口的PERST#/CLKREQ#/PEWAKE#三个端子是否正常。
2.根据权利要求1所述的接口测试方法，其特征在于，所述主机根据所述输出电平与预设电平判断所述PCIe接口是否正常，包括：
若PERST#/CLKREQ#/PEWAKE#三个端子中的每个端子的输出电平与预设电平相同，则PCIe接口的PERST#/CLKREQ#/PEWAKE#三个端子正常。
3.根据权利要求1或2所述的接口测试方法，其特征在于，所述PCIe接口包括TX端和RX端，所述待测模块通过所述PCIe接口向测试夹具发送测试数据具体为通过所述TX端向测试夹具发送所述测试数据，所述待测模块通过所述PCIe接口接收所述反馈数据具体为通过所述RX端接收所述反馈数据，所述测试方法还包括：在所述主机通过USB接口向所述待测模块发送测试命令之前通过测试夹具内部的连接器短接所述PCIe接口的TX端和RX端，所述待测模块根据测试数据与反馈数据判断所述PCIe接口是否正常具体为通过对比所述测试数据与反馈数据判断所述TX端和RX端是否正常。
4.根据权利要求3所述的接口测试方法，其特征在于，所述PCIe接口还包括Clock端，所述方法还包括：在所述待测模块通过所述PCIe接口的TX端向所述测试夹具发送测试数据之前，所述主机先通过所述测试夹具内部的数据采集电路控制所述测试夹具内部的时钟电路产生时钟信号并输入所述PCIe接口的Clock端，以实现所述测试夹具与所述待测模块的串行同步通信，所述待测模块根据测试数据与反馈数据判断所述PCIe接口是否正常具体还包括所述待测模块通过对比所述测试数据与反馈数据判断所述Clock端是否正常。
5.一种接口测试系统，其特征在于，包括主机、具有PCIe接口的待测模块、测试夹具，其中：
所述主机通过USB接口与待测模块通信连接，用于向所述待测模块发送测试命令并接收判断结果；
所述待测模块通过PCIe接口与所述测试夹具连接，用于在接收所述测试命令后通过所述PCIe接口向所述测试夹具发送测试数据，还用于通过所述PCIe接口接收反馈数据并根据所述测试数据和所述反馈数据判断所述PCIe接口是否正常，同时通过USB总线将判断结果上传给所述主机；
所述测试夹具用于接收所述待测模块发送的测试数据并向所述待测模块发送反馈数据；
所述主机还用于通过USB接口向所述待测模块发送电平控制命令以控制所述PCIe接口达到预设电平并接收所述PCIe接口的输出电平，以及用于根据所述输出电平和预设电平判断所述PCIe接口是否正常；
所述测试夹具包括连接器和数据采集电路，所述PCIe接口包括PERST#/CLKREQ#/PEWAKE#三个端子，所述主机还用于通过USB接口向所述待测模块发送电平控制命令以控制所述PCIe接口达到预设电平具体为控制所述PCIe接口的PERST#/CLKREQ#/PEWAKE#三个端子达到预设电平，所述连接器包括第四至第六端子，所述第四至第六端子分别连接至所述PCIe接口的PERST#/CLKREQ#/PEWAKE#三个端子，所述数据采集电路与所述连接器的第四至第六端子连接以通过所述第四至第六端子采集所述PCIe接口的PERST#/CLKREQ#/PEWAKE#三个端子的输出电平并反馈给所述主机，所述主机还用于通过对比所述输出电平和预设电平判断所述PCIe接口的PERST#/CLKREQ#/PEWAKE#三个端子是否正常。
6.根据权利要求5所述的测试系统，其特征在于，所述测试夹具包括连接器，所述连接器包括第一端子和第二端子，所述PCIe接口包括TX端和RX端，所述PCIe接口的TX端和RX端分别连接至所述测试夹具的第一端子和第二端子，所述待测模块用于通过所述TX端向所述第一端子发送所述测试数据，所述测试夹具用于根据测试数据生成反馈数据并通过所述第二端子向PCIe接口的RX端发送反馈数据，所述待测模块用于通过对比所述测试数据与反馈数据判断所述TX端和RX端是否正常。
7.根据权利要求6所述的测试系统，其特征在于，所述测试夹具还包括时钟电路和数据采集电路，所述连接器还包括第三端子，所述PCIe接口还包括Clock端，所述第三端子与所述时钟电路的输出端连接并用于连接至所述PCIe接口的Clock端，所述数据采集电路分别与所述主机和所述时钟电路连接，用于接收所述主机的控制指令并控制所述时钟电路输出时钟信号，所述待测模块用于通过所述PCIe接口的Clock端获取所述时钟信号以使所述测试夹具与所述待测模块串行同步通信，所述待测模块还用于通过对比所述测试数据与反馈数据判断所述Clock端是否正常。
8.根据权利要求5所述的测试系统，其特征在于，还包括：
USB连接器，所述USB连接器设置在所述主机与所述待测模块之间，所述USB连接器用于在所述主机和所述待测模块之间转发信号。
9.根据权利要求8所述的测试系统，其特征在于，所述USB连接器为USB2.0连接器。
10.一种接口测试夹具，用于测试待测模块的PCIe接口是否正常，所述PCIe接口包含TX/RX/Clock/PERST#/CLKREQ#/PEWAKE#六个端子，其特征在于，所述测试夹具包括连接器、时钟电路和数据采集电路，所述连接器包括第一至第六端子，所述第一端子用于与所述PCIe接口的TX端连接以接收所述待测模块通过所述PCIe接口向所述测试夹具发送的测试数据，所述第二端子用于与所述PCIe接口的RX端连接以向所述待测模块的PCIe接口发送反馈数据，所述数据采集电路与所述时钟电路连接且用于与主机连接以接收所述主机的控制指令并控制所述时钟电路输出时钟信号，所述第三端子与所述时钟电路的输出端连接并用于连接至所述PCIe接口的Clock端以将所述时钟信号输入所述待测模块，所述第四至第六端子分别用于连接至所述PCIe接口的PERST#/CLKREQ#/PEWAKE#三个端子，所述数据采集电路与所述连接器的第四至第六端子连接以通过所述第四至第六端子采集所述PCIe接口的PERST#/CLKREQ#/PEWAKE#三个端子的输出电平并反馈给所述主机；
其中，测试待测模块的PCIe接口是否正常的方式包括根据权利要求1-4任一项所述的方法。
CN201810778027.1A 2018-07-16 2018-07-16 接口测试方法、测试系统和测试夹具 Active CN109031091B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810778027.1A CN109031091B (zh) 2018-07-16 2018-07-16 接口测试方法、测试系统和测试夹具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810778027.1A CN109031091B (zh) 2018-07-16 2018-07-16 接口测试方法、测试系统和测试夹具

Publications (2)

Publication Number Publication Date
CN109031091A CN109031091A (zh) 2018-12-18
CN109031091B true CN109031091B (zh) 2021-08-17

Family

ID=64642598

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810778027.1A Active CN109031091B (zh) 2018-07-16 2018-07-16 接口测试方法、测试系统和测试夹具

Country Status (1)

Country Link
CN (1) CN109031091B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111562490B (zh) * 2019-02-14 2023-01-20 深圳市汇顶科技股份有限公司 测试方法及系统
CN109884517B (zh) * 2019-03-21 2021-04-30 浪潮商用机器有限公司 一种待测芯片及测试系统
CN111181810B (zh) * 2019-12-30 2022-09-06 凌云天博光电科技股份有限公司 一种MoCA设备性能测试方法及系统
CN111240919A (zh) * 2020-03-01 2020-06-05 江苏华存电子科技有限公司 一种多模块可实时调控验证PCIe模组的方法
CN111722880B (zh) * 2020-05-11 2024-02-09 深圳市共进电子股份有限公司 一种设备生产方法、装置、终端设备及介质
CN111796147A (zh) * 2020-07-15 2020-10-20 苏州聚点智能科技有限公司 一种usb接口测试模块
CN114002591A (zh) * 2020-07-28 2022-02-01 株洲中车时代电气股份有限公司 一种机车整备试验开关检测方法、装置及相关组件
CN112711504B (zh) * 2020-12-31 2022-11-22 武汉船舶通信研究所（中国船舶重工集团公司第七二二研究所） 测试系统和测试方法
CN112835839B (zh) * 2021-02-04 2024-10-18 深圳市广和通无线股份有限公司 PCIe接口的设备枚举方法、装置、设备及存储介质
CN114443385A (zh) * 2021-12-28 2022-05-06 苏州浪潮智能科技有限公司 一种多接口测试装置及服务器系统
CN115793624B (zh) * 2023-02-15 2023-04-25 成都菁蓉联创科技有限公司 一种应用于数据采集卡的测试板卡和数据测试方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101566962A (zh) * 2008-04-22 2009-10-28 辉达公司 外围组件连接快速扩充系统一致性测试板与方法
US7730376B2 (en) * 2005-06-24 2010-06-01 Intel Corporation Providing high availability in a PCI-Express™ link in the presence of lane faults
CN101727375A (zh) * 2008-10-22 2010-06-09 英业达集团(天津)电子技术有限公司 新世代周边连接接口的测试系统及其测试方法
CN102043748A (zh) * 2009-10-13 2011-05-04 无锡江南计算技术研究所 PCIe测试平台
CN103052993A (zh) * 2010-05-28 2013-04-17 爱德万测试(新加坡)私人有限公司 用于全速、并行dut测试的解决方案
CN103063942A (zh) * 2012-11-15 2013-04-24 上海航空电器有限公司 Hb6096总线接口的周期检测方法
CN103389932A (zh) * 2012-05-07 2013-11-13 鸿富锦精密工业（深圳）有限公司 接口测试装置
US8745457B2 (en) * 2012-03-30 2014-06-03 Lsi Corporation Methods and structure for utilizing external interfaces used during normal operation of a circuit to output test signals
CN103870375A (zh) * 2012-12-11 2014-06-18 鸿富锦精密工业（深圳）有限公司 端口测试装置
CN103941175A (zh) * 2014-04-01 2014-07-23 无锡市同翔科技有限公司 一种边界扫描测试系统及方法
CN104168119A (zh) * 2013-05-17 2014-11-26 纬创资通股份有限公司 适配卡
CN106649015A (zh) * 2016-12-29 2017-05-10 郑州云海信息技术有限公司 一种usb接口的测试装置及测试方法
CN206649498U (zh) * 2017-03-09 2017-11-17 郑州云海信息技术有限公司 一种测试非标准pcie总线接口的测试治具
CN207424192U (zh) * 2017-11-27 2018-05-29 郑州云海信息技术有限公司 一种pcie冲击测试卡

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101525209B1 (ko) * 2008-11-04 2015-06-05 삼성전자주식회사 모듈 테스트 장치 및 그것을 포함하는 테스트 시스템
CN103605099B (zh) * 2013-11-22 2016-04-13 上海华岭集成电路技术股份有限公司 接口转换检测装置及接口检测方法
JP6339198B2 (ja) * 2013-12-26 2018-06-06 インテル・コーポレーション インターコネクトリタイマのエンハンスメント
CN206003079U (zh) * 2016-07-29 2017-03-08 浪潮集团有限公司 一种服务器的PCIe链路故障监测架构

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7730376B2 (en) * 2005-06-24 2010-06-01 Intel Corporation Providing high availability in a PCI-Express™ link in the presence of lane faults
CN101566962A (zh) * 2008-04-22 2009-10-28 辉达公司 外围组件连接快速扩充系统一致性测试板与方法
CN101727375A (zh) * 2008-10-22 2010-06-09 英业达集团(天津)电子技术有限公司 新世代周边连接接口的测试系统及其测试方法
CN102043748A (zh) * 2009-10-13 2011-05-04 无锡江南计算技术研究所 PCIe测试平台
CN103052993A (zh) * 2010-05-28 2013-04-17 爱德万测试(新加坡)私人有限公司 用于全速、并行dut测试的解决方案
US8745457B2 (en) * 2012-03-30 2014-06-03 Lsi Corporation Methods and structure for utilizing external interfaces used during normal operation of a circuit to output test signals
CN103389932A (zh) * 2012-05-07 2013-11-13 鸿富锦精密工业（深圳）有限公司 接口测试装置
CN103063942A (zh) * 2012-11-15 2013-04-24 上海航空电器有限公司 Hb6096总线接口的周期检测方法
CN103870375A (zh) * 2012-12-11 2014-06-18 鸿富锦精密工业（深圳）有限公司 端口测试装置
CN104168119A (zh) * 2013-05-17 2014-11-26 纬创资通股份有限公司 适配卡
CN103941175A (zh) * 2014-04-01 2014-07-23 无锡市同翔科技有限公司 一种边界扫描测试系统及方法
CN106649015A (zh) * 2016-12-29 2017-05-10 郑州云海信息技术有限公司 一种usb接口的测试装置及测试方法
CN206649498U (zh) * 2017-03-09 2017-11-17 郑州云海信息技术有限公司 一种测试非标准pcie总线接口的测试治具
CN207424192U (zh) * 2017-11-27 2018-05-29 郑州云海信息技术有限公司 一种pcie冲击测试卡

Also Published As

Publication number Publication date
CN109031091A (zh) 2018-12-18

Similar Documents

Publication Publication Date Title
CN109031091B (zh) 接口测试方法、测试系统和测试夹具
US11632077B2 (en) Fault point position determining method and apparatus and photovoltaic system
CN109726059B (zh) 一种服务器测试系统
US5511069A (en) Method and apparatus for controlling a communication device through a modem processor
CN110824337A (zh) 一种soc芯片高温测试的方法和装置
CN114244909B (zh) 协议转换电路和相关设备
CN108614206B (zh) 一种芯片测试装置、测试方法及测试板
US20070147412A1 (en) Automatic configuration system and method
CN203722640U (zh) 一种电环回光模块
CN104597822A (zh) 数字输入断线检测的方法和电路
CN116202595A (zh) 性能检测装置和性能检测系统
TWI768992B (zh) 高速傳輸系統、訊號中繼器以及訊號中繼器的控制方法
CN106339238B (zh) 串口多模式自动复用的芯片快速烧写系统
CN210666762U (zh) 一种通用板卡
CN110456664B (zh) 一种食品加工机
CN210442476U (zh) 基于单片机的异步通讯并行测试系统
CN116260312B (zh) 一种降低多路电源输出纹波的电路及方法
CN207039564U (zh) 一种半双工防自扰红外串口电路
CN111935686A (zh) 一种智能电能表系统及其无线校表方法
CN219372435U (zh) 同步以太网电口电路及同步装置
US10050861B2 (en) Assembly for debugging modem and method thereof
CN212846781U (zh) 一种便于ssd开卡的数据传输电路
CN221007786U (zh) 芯片测试装置
TWI836814B (zh) USB Type-C埠功能測試方法及系統
CN221042892U (zh) 一种数字总线通讯设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant