CN108931785A - 一种激光雷达计时方法及系统 - Google Patents

Abstract

本发明实施例提供了一种激光雷达计时方法及系统，所述方法包括：利用时刻鉴别模块检测激光雷达的发射信号的上升沿，触发倍频移相模块，利用倍频移相模块生成包括多个同频不同相的高频全局时钟的高频时钟组，并利用异步计数模块对各个高频全局时钟进行持续整周期计数；当时刻鉴别模块检测到回波信号的上升沿或下降沿时，利用异步计数模块获得当前时刻高频时钟组的整周期计时值，并触发编码寻址模块，利用编码寻址模块对当前时刻高频时钟组进行编码寻址操作，获得对应的细计时值；利用整合运算模块根据粗计时值和细计时值获得目标计时值。该系统用于执行上述方法。本发明实施例中提高了激光雷达计时的分辨率和准确性。

Description

一种激光雷达计时方法及系统

技术领域

本发明实施例涉及激光雷达技术领域，具体涉及一种激光雷达计时方法及系统。

背景技术

激光雷达是以发射激光束探测目标的位置、速度等特征量的雷达系统，从工作原理上：激光雷达向目标发射探测信号，然后将接收到的从目标反射回来的回波信号与发射信号进行比较，作适当处理后，就可获得目标的有关信息，如目标距离、方位、高度、速度、姿态、甚至形状等参数，从而对飞机、导弹等目标进行探测、跟踪和识别，因此，在激光雷达技术中，发射信号与回波信号间的计时精度从原理上决定了激光雷达的性能。

现有技术中，皮秒分辨率级别的TDC(Timeto Digital Convert，时间数字转换器)主要是在ASIC(Application Specific Integrated Circuit)芯片上实现的，但是ASIC芯片开发周期长，成本昂贵；而基于FPGA(Field-Programmable Gate Array，现场可编程门阵列)的TDC技术实现成本低、开发周期短、设计灵活性高，但目前基于FPGA的TDC技术测量分辨率较低、稳定性较差。因此，基于FPGA的激光雷达计时技术具有重要的研究意义。

因此，如何提出一种方案，能够提高激光雷达计时的分辨率和准确性，成为亟待解决的问题。

发明内容

针对现有技术中的缺陷，本发明实施例提供了及一种激光雷达计时方法及系统。

一方面，本发明实施例提供了一种激光雷达计时方法，包括：

利用时刻鉴别模块检测到激光雷达的发射信号的上升沿时，触发倍频移相模块，利用所述倍频移相模块生成包括多个同频不同相的高频全局时钟的高频时钟组，并利用异步计数模块对所述高频时钟组中的各个高频全局时钟进行持续整周期计数；

当所述时刻鉴别模块检测到所述发射信号对应的回波信号的上升沿或下降沿时，利用所述异步计数模块获得当前时刻所述高频时钟组的整周期计时值，并触发编码寻址模块，利用所述编码寻址模块对当前时刻所述高频时钟组进行编码寻址操作，获得当前时刻所述高频时钟组的细计时值；

将所述整周期计时值和所述细计时值发送至整合运算模块，利用所述整合运算模块根据所述粗计时值和所述细计时值获得目标计时值。

进一步地，述利用所述倍频移相模块生成高频时钟组，包括：

利用所述倍频移相模块通过PLL锁相环将基准时钟进行倍频，获得高频全局时钟；

将所述高频全局时钟进行多次移相，获得多个高频全局时钟。

进一步地，所述利用所述编码寻址模块对当前时刻所述高频时钟组进行编码寻址操作，获得细计时值，包括：

利用所述编码寻址模块对当前时刻所述高频时钟组中各个高频全局时钟进行锁存、编码操作，获得当前时刻所述高频时钟组的编码值；

对所述编码值利用预先建立的编码寻址表进行寻址操作，获取所述编码值对应的细计时值。

进一步地，所述方法还包括：

根据所述倍频移相模块的移相操作中的移相参数建立所述编码寻址表。

进一步地，所述利用所述整合运算模块根据所述整周期计时值和所述细计时值获得目标计时值，包括：

利用所述整合运算模块将所述整周期计时值乘以所述高频时钟组的周期，获得粗计时值，将所述粗计时值与所述细计时值的和作为目标计时值。

另一方面，本发明实施例提供一种激光雷达计时系统，包括：

高频时钟组生成单元，用于利用时刻鉴别模块检测到激光雷达的发射信号的上升沿时，触发倍频移相模块，利用所述倍频移相模块生成包括多个同频不同相的高频全局时钟的高频时钟组，并利用异步计数模块对所述高频时钟组中的各个高频全局时钟进行持续整周期计数；

计时值获取单元，用于当所述时刻鉴别模块检测到所述发射信号对应的回波信号的上升沿或下降沿时，利用所述异步计数模块获得当前时刻所述高频时钟组的整周期计时值，并触发编码寻址模块，利用所述编码寻址模块对当前时刻所述高频时钟组进行编码寻址操作，获得当前时刻所述高频时钟组的细计时值；

计时值整合单元，用于将所述整周期计时值和所述细计时值发送至整合运算模块，利用所述整合运算模块根据所述粗计时值和所述细计时值获得目标计时值。

进一步地，所述高频时钟组生成单元具体用于：

利用所述倍频移相模块通过PLL锁相环将基准时钟进行倍频，获得高频全局时钟；

将所述高频全局时钟进行多次移相，获得多个高频全局时钟。

进一步地，所述计时值获取单元具体用于：

利用所述编码寻址模块对当前时刻所述高频时钟组中各个高频全局时钟进行锁存、编码操作，获得当前时刻所述高频时钟组的编码值；

对所述编码值利用预先建立的编码寻址表进行寻址操作，获取所述编码值对应的细计时值。

进一步地，所述计时值获取单元还用于：

根据所述倍频移相模块的移相操作中的移相参数建立所述编码寻址表。

进一步地，所述计时值整合单元具体用于：

利用所述整合运算模块将所述整周期计时值乘以所述高频时钟组的周期，获得粗计时值，将所述粗计时值与所述细计时值的和作为目标计时值。

本发明实施例提供的激光雷达计时方法及系统，通过时刻鉴别模块检测激光雷达的发射信号以及对应的回波信号，触发倍频移相模块生成高频时钟组，并利用异步计数模块对高频时钟组中的各个高频全局时钟进行计数，获得整周期计数值，再利用编码寻址模块对检测到回波信号时的高频时钟组进行编码寻址操作，获得小数周期计时值即细计时值，根据该整周期计时值和细计时值，获得激光雷达的目标计时值。本发明实施例实现了激光雷达的高精度，高稳定性、低功耗、小型化的计时功能，提高了激光雷达计时的分辨率和准确性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例中激光雷达计时方法的流程示意图；

图2为本发明实施例中高频时钟组时序图；

图3为本发明实施例中激光雷达计时方法的实现过程示意图；

图4为本发明实施例中激光雷达计时系统的结构示意图；

图5本发明实施例激光雷达计时装置的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明实施例中激光雷达计时方法的流程示意图，如图1所示，本发明实施例提供的激光雷达计时方法包括：

S1、利用时刻鉴别模块检测到激光雷达的发射信号的上升沿时，触发倍频移相模块，利用所述倍频移相模块生成包括多个同频不同相的高频全局时钟的高频时钟组，并利用异步计数模块对所述高频时钟组中的各个高频全局时钟进行持续整周期计数；

具体地，本发明实施例利用时刻鉴别模块检测激光雷达的发射信号以及回波信号，时刻鉴别模块具体可以包括接口驱动和时刻判别逻辑门电路，用于对输入到时刻鉴别模块的输入信号进行鉴别。对不同种类的信号可以选择不同的接口驱动方式，逻辑门电路可以根据输入信号的波形进行判别，获得输入信号的上升沿信息和下降沿信息。其中接口驱动部分可以FPGA比较器接口的硬核结构，其优点是可根据用户需求对差分信号或单端信号进行阈值设定与信号接收。当利用时刻鉴别模块检测到激光雷达信号的上升沿时，触发倍频移相模块，利用倍频移相模块生成包括多个同频不同相的高频全局时钟，即生成高频时钟组。并在检测到激光雷达信号的发射信号的上升沿时，触发异步计数模块，由异步计数模块对倍频移相模块生成的高频时钟组中的各个高频全局时钟进行持续的整周期计数。

S2、当所述时刻鉴别模块检测到所述发射信号对应的回波信号的上升沿或下降沿时，利用所述异步计数模块获得当前时刻所述高频时钟组的整周期计时值，并触发编码寻址模块，利用所述编码寻址模块对当前时刻所述高频时钟组进行编码寻址操作，获得当前时刻所述高频时钟组的细计时值；

具体地，当时刻鉴别模块检测到激光雷达信号的发射信号对应的回波信号的上升沿或下降沿时，异步计数模块获取到当前时刻高频时钟组的整周期计数值。同时，触发编码寻址模块，利用编码寻址模块对当前时刻高频时钟组中的各个高频全局时钟进行编码寻址操作，获得当前时刻高频时钟组的细计时值即高频时钟组的小数周期的计时值。

其中异步计数模块包括判别逻辑门电路和多个异步计数器，可以实现高频时钟组的整周期计时。异步计数器的数量与高频全局时钟的数量一致，分别对各个高频全局时钟进行计数。异步计数模块以激光雷达的发射信号的上升沿为复位信号，以对应的回波信号的上升沿或下降沿为触发信号，当复位信号来临时，异步计数模块会复位当前状态即清空原来的计数值；当触发信号来临时，异步计数模块会输出当前整周期计数值至整合运算模块。

S3、将所述整周期计时值和所述细计时值发送至整合运算模块，利用所述整合运算模块根据所述粗计时值和所述细计时值获得目标计时值。

具体地，将异步计数模块获取的整周期计时值和编码寻址模块获取的细计时值即小数周期计时值发送至整合运算模块，由整合运算模块根据该整周期计时值和细计时值获得目标计时值。整合运算模块由FPGA内嵌的DSP核和逻辑部分两部分构成，当接收到来自异步计数模块的整周期计时值和来自编码寻址模块的细计时值后，整合运算模块对数据进行整合计算，获得目标计时值。

本发明实施例提供的激光雷达计时方法，通过时刻鉴别模块检测激光雷达的发射信号以及对应的回波信号，触发倍频移相模块生成高频时钟组，并利用异步计数模块对高频时钟组中的各个高频全局时钟进行计数，获得整周期计数值，再利用编码寻址模块对检测到回波信号时的高频时钟组进行编码寻址操作，获得小数周期计时值即细计时值，根据该整周期计时值和细计时值，获得激光雷达的目标计时值。本发明实施例实现了激光雷达的高精度，高稳定性、低功耗、小型化的计时功能，提高了激光雷达计时的分辨率和准确性。

在上述实施例的基础上，所述利用所述倍频移相模块生成高频时钟组，包括：

利用所述倍频移相模块通过PLL锁相环将基准时钟进行倍频，获得高频全局时钟；

将所述高频全局时钟进行多次移相，获得多个高频全局时钟。

具体地，本发明实施例中的倍频移相模块中包括PLL锁相环，首先利用PLL锁相环对基准时钟进行倍频操作，获得一个高频全局时钟，再对该高频全局时钟进行多次移相，获得多个高频全局时钟，即生成高频时钟组。倍频移相模块使用了FPGA的PLL硬核作为该倍频移相模块的设计核心，首先对外部输入晶振输入的基准时钟进行倍频得到了一个高频全局时钟，而后通过对该高频全局时钟移相得到了多个相同频率，不同相位，且相位差一致的高频全局时钟，构成了高频时钟组。图2为本发明实施例中高频时钟组时序图，如图2所示，本发明实施例中倍频移相模块的工作原理如下：

当激光雷达的发生信号的上升沿到来时，时刻鉴别模块使能即触发倍频相移模块，生成多个同频不同相的高频全局时钟信号。当使用周期为t的晶振源作为系统的时钟输入时，通过锁相环倍频基准时钟，得到周期为T的高频时钟信号作为全局时钟，而后对倍频移相模块移相N次得到了n个全局时钟信号clk1,clk2,clk3……clkn，其中重要参数如下：

移相步进Δt为：

第N次移相后的全局时钟与移相之前的全局时钟间的时间差ΔT为：

其中，移相次数N与移相步进的乘积等于全局时钟的周期T，周期T是全局时钟的周期，也是异步计数模块进行整周期计数时对应的计时值，即异步计数模块最终获得的整周期计时值乘以周期T即为此时激光雷达整周期计时。

本发明实施例提供的激光雷达计时方法，基于FPGA方法，利用倍频移相模块生成多个同频不同相的高频全局时钟即高频全局时钟组，并分别计时该高频时钟组的整周期计时值和小数周期计时值，获得最终的目标计时值。没有使用计时芯片TDC且FPGA内部逻辑资源占用率极低的基础上，实现了高精度，高稳定性、低功耗、小型化的计时功能，提高了激光雷达计时的分辨率和准确性。

在上述实施例的基础上，所述利用所述编码寻址模块对当前时刻所述高频时钟组进行编码寻址操作，获得细计时值，包括：

利用所述编码寻址模块对当前时刻所述高频时钟组中各个高频全局时钟进行锁存、编码操作，获得当前时刻所述高频时钟组的编码值；

对所述编码值利用预先建立的编码寻址表进行寻址操作，获取所述编码值对应的细计时值。

具体地，本发明实施例提供的编码寻址模块包括编码逻辑门电路和寻址逻辑门电路，编码寻址模块根据时刻鉴别模块的输出获取当前信号状态。当时刻鉴别模块检测到激光雷达的回波信号的上升沿或下降沿到来时，触发编码寻址模块，编码寻址模块会将当前的高频时钟组中各个高频全局时钟的状态进行锁存和编码，获得当前时刻高频时钟组的编码值。通过得到的编码值在FPGA内部预设的编码寻址表进行寻址操作，得到该编码值对应的细计时值，并输出至整合运算模块。

在上述实施例的基础上，所述方法还包括：

根据所述倍频移相模块的移相操作中的移相参数建立所述编码寻址表。

具体地，根据倍频移相模块的移相操作的移相参数建立编码寻址表，其中移相参数包括移相步进Δt和移相次数。编码寻址表中包括寻址值和细计时值，根据移相步进和移相次数，确定每个寻址值对应的细计时值。当编码寻址模块对当前状态的高频时钟组中的各个高频时钟进行编码操作后，获得当前状态下高频时钟组的编码值，编码寻址模块再对该编码值进行解码操作，获得该编码值对应的寻址值，进一步获得寻址值对应的细计时值，最终根据获得的高频时钟组当前状态的编码值，查找编码寻址表可以获得此时的小数周期的细计时值。

其中，编码值的位数n对应高频时钟组中高频全局时钟的个数N，其编码范围P为(0～2n-1)，对应的计时精度H为：

式中：T表示高频时钟组的周期。

编码完成后使能寻址逻辑门电路，对当前编码值进行寻址操作，当所得细计时值的位数为M(bit)时，寻址逻辑门电路对应的编码寻址表的规模S为：

S＝(2n-1)×M

式中：n表示上述编码值的位数。

在上述实施例的基础上，所述利用所述整合运算模块根据所述整周期计时值和所述细计时值获得目标计时值，包括：

利用所述整合运算模块将所述整周期计时值乘以所述高频时钟组的周期，获得粗计时值，将所述粗计时值与所述细计时值的和作为目标计时值。

具体地，当获取到激光雷达发射信号和回波信号之间的整周期计时值和细计时值即小数周期计时值后，将该整周期计时值和细计时值发送至整合运算模块，整合运算模块将整周期计时值乘以高频时钟组的周期获得粗计时值，再获取该粗计时值与细计时值的和，即获得激光雷达发射信号和回波信号之间的目标计时值。

下面以单次高精度激光雷达计时过程为例，具体说明本发明实施例基于FPGA的皮秒分辨率计时方法的原理：

图3为本发明实施例中激光雷达计时方法的实现过程示意图，如图3所示，对于单次计时过程，利用倍频移相模块通过生成的高频时钟组包括：clk1,clk2,clk3……clkn，周期为T，当时刻鉴别模块检测激光雷达的发射信号(图3中Start)到来时，异步计数模块开始对高频时钟组中的各个高频全局时钟进行并行计数；当时刻鉴别模块检测到激光雷达的回波信号(图3中Stop)上升沿到来时，编码寻址模块对当前高频时钟组的状态进行编码，查找表寻址操作，一个编码值对应编码寻址表中一个寻址值，对应一个细计时值即小数周期计时值。根据当前时刻高频时钟的编码值查表寻址获得小数周期计时值T2，同时异步计数模块输出当前整数周期计数值T1，整合运算模块完成数据整合计算，目标计时值t的计算公式为:t＝T×T1+T2。此外本发明实施例中的激光雷达计时方法还可以在完成激光雷达计时计算后，输出上升沿目标计时值至通信模块，通信模块对数据进行编码后，基于串行协议传输至上位机，完成显示与计时校对等过程。

本发明实施例提供的激光雷达计时方法，通过时刻鉴别模块检测激光雷达的发射信号和回波信号，利用倍频移相模块生成多个同频不同相的高频全局时钟即高频全局时钟组，并分别计时该高频时钟组的整周期计时值和小数周期计时值，获得最终的目标计时值。没有使用计时芯片TDC且FPGA内部逻辑资源占用率极低的基础上，实现了高精度，高稳定性、低功耗、小型化的计时功能，提高了激光雷达计时的分辨率和准确性。

图4为本发明实施例中激光雷达计时系统的结构示意图，如图4所示，本发明实施例提供的激光雷达计时系统包括：高频时钟组生成单元41、计时值获取单元42和计时值整合单元43，其中：

高频时钟组生成单元41用于利用时刻鉴别模块检测到激光雷达的发射信号的上升沿时，触发倍频移相模块，利用所述倍频移相模块生成包括多个同频不同相的高频全局时钟的高频时钟组，并利用异步计数模块对所述高频时钟组中的各个高频全局时钟进行持续整周期计数；计时值获取单元42用于当所述时刻鉴别模块检测到所述发射信号对应的回波信号的上升沿或下降沿时，利用所述异步计数模块获得当前时刻所述高频时钟组的整周期计时值，并触发编码寻址模块，利用所述编码寻址模块对当前时刻所述高频时钟组进行编码寻址操作，获得当前时刻所述高频时钟组的细计时值；计时值整合单元43用于将所述整周期计时值和所述细计时值发送至整合运算模块，利用所述整合运算模块根据所述粗计时值和所述细计时值获得目标计时值。

具体地，高频时钟组生成单元41利用时刻鉴别模块检测激光雷达的发射信号以及回波信号，具体检测方法同上述实施例一致，此处不再赘述。当利用时刻鉴别模块检测到激光雷达信号的上升沿时，触发倍频移相模块，利用倍频移相模块生成包括多个同频不同相的高频全局时钟，即生成高频时钟组。并在检测到激光雷达信号的发射信号的上升沿时，触发异步计数模块，由异步计数模块对倍频移相模块生成的高频时钟组中的各个高频全局时钟进行持续的整周期计数。计时值获取单元42利用时刻鉴别模块检测到激光雷达信号的发射信号对应的回波信号的上升沿或下降沿时，异步计数模块获取到当前时刻高频时钟组的整周期计数值。同时，触发编码寻址模块，利用编码寻址模块对当前时刻高频时钟组中的各个高频全局时钟进行编码寻址操作，获得当前时刻高频时钟组的细计时值即高频时钟组的小数周期的计时值。计时值整合单元43将异步计数模块获取的整周期计时值和编码寻址模块获取的细计时值即小数周期计时值发送至整合运算模块，由整合运算模块根据该整周期计时值和细计时值获得目标计时值。整合运算模块由FPGA内嵌的DSP核和逻辑部分两部分构成，当接收到来自异步计数模块的整周期计时值和来自编码寻址模块的细计时值后，整合运算模块对数据进行整合计算，获得目标计时值。

本发明实施例提供的激光雷达计时系统，通过时刻鉴别模块检测激光雷达的发射信号以及对应的回波信号，触发倍频移相模块生成高频时钟组，并利用异步计数模块对高频时钟组中的各个高频全局时钟进行计数，获得整周期计数值，再利用编码寻址模块对检测到回波信号时的高频时钟组进行编码寻址操作，获得小数周期计时值即细计时值，根据该整周期计时值和细计时值，获得激光雷达的目标计时值。本发明实施例实现了激光雷达的高精度，高稳定性、低功耗、小型化的计时功能，提高了激光雷达计时的分辨率和准确性。

在上述实施例的基础上，所述高频时钟组生成单元具体用于：

利用所述倍频移相模块通过PLL锁相环将基准时钟进行倍频，获得高频全局时钟；

将所述高频全局时钟进行多次移相，获得多个高频全局时钟。

具体地，高频时钟组生成单元利用倍频移相模块中的PLL锁相环对基准时钟进行倍频操作，获得一个高频全局时钟，再对该高频全局时钟进行多次移相，获得多个高频全局时钟，即生成高频时钟组。具体生成高频时钟组的方法同上述实施例一致，此处不再赘述。

在上述实施例的基础上，所述计时值获取单元具体用于：

利用所述编码寻址模块中的对当前时刻所述高频时钟组中各个高频全局时钟进行锁存、编码操作，获得当前时刻所述高频时钟组的编码值；

对所述编码值利用预先建立的编码寻址表进行寻址操作，获取所述编码值对应的细计时值。

具体地，计时值获取单元利用时刻鉴别模块检测到激光雷达的回波信号的上升沿或下降沿到来时，触发编码寻址模块，编码寻址模块会将当前的高频时钟组中各个高频全局时钟的状态进行锁存和编码，获得当前时刻高频时钟组的编码值。通过得到的编码值在FPGA内部预设的编码寻址表进行寻址操作，得到该编码值对应的细计时值，并输出至整合运算模块。

在上述实施例的基础上，所述计时值获取单元还用于：

根据所述倍频移相模块的移相操作中的移相参数建立所述编码寻址表。

具体地，计时值获取单元根据倍频移相模块的移相操作的移相参数建立编码寻址表，其中移相参数包括移相步进Δt和移相次数。编码寻址表中包括寻址值和细计时值，根据移相步进和移相次数，确定每个寻址值对应的细计时值。当编码寻址模块对当前状态的高频时钟组中的各个高频时钟进行编码操作后，获得当前状态下高频时钟组的编码值，编码寻址模块再对该编码值进行解码操作，获得该编码值对应的寻址值，进一步获得寻址值对应的细计时值，最终根据获得的高频时钟组当前状态的编码值，查找编码寻址表可以获得此时的小数周期的细计时值。具体的编码操作同上述实施例一致，此处不再赘述。

在上述实施例的基础上，所述计时值整合单元具体用于：

利用所述整合运算模块将所述整周期计时值乘以所述高频时钟组的周期，获得粗计时值，将所述粗计时值与所述细计时值的和作为目标计时值。

具体地，当获取到激光雷达发射信号和回波信号之间的整周期计时值和细计时值即小数周期计时值后，将该整周期计时值和细计时值发送至整合运算模块。计时值整合单元利用整合运算模块将整周期计时值乘以高频时钟组的周期获得粗计时值，再获取该粗计时值与细计时值的和，即获得激光雷达发射信号和回波信号之间的目标计时值。

本发明实施例提供的激光雷达计时系统用于执行上述方法，其具体实施方式同上述实施例一致，此处不再赘述。

图5本发明实施例激光雷达计时装置的结构示意图，如图5所示，本发明实施例提供的激光雷达计时装置主要包括外部信号源、FPGA最小系统和上位机。外部信号源(如激光雷达)51用于产生激励信号，包括事件的起始信号(激光雷达的发射信号)和停止信号(激光雷达的回波信号)；FPGA最小系统完成皮秒分辨率的高精度稳定计时，其中时刻鉴别模块53用于接收激光雷达的发射信号与回波信号，根据该信号波形获取其上升沿与下降沿的时刻信息，用于触发异步计数模块、倍频移相模块以及编码寻址模块。时刻鉴别模块53检测到激光雷达的发射信号的上升沿后，触发倍频移相模块55和异步计数模块52。倍频移相模块55生成高频时钟组，并将该高频时钟组反馈给时刻鉴别模块53，时刻鉴别模块53将该高频时钟组发送至异步计数模块52，异步计数模块5,对高频时钟组的各个高频全局时钟进行持续的整周期计数。当时刻鉴别模块53检测到回波信号的上升沿或下降沿时，触发编码寻址模块54，并将当前时刻高频时钟组发送至编码寻址模块54。编码寻址模块54对回波信号的上升沿或下降沿时刻对应的高频时钟组各个失重状态进行编码和查找表寻址操作，获取小数周期计时值，相应的异步计数模块52输出当前时刻的整周期计时值。整合运算模块56接收并整合整周期计时值和小数周期计时值，计算回波信号的上升沿或下降沿的目标计时值；通信模块57用于完成与上位机之间的通信，使用串行通信协议；上位机58用于完成数据的接收以及最终的显示，校对计时结果。

本发明实施例提供的激光雷达计时方法和系统，通过时刻鉴别模块检测激光雷达的发射信号以及对应的回波信号，触发倍频移相模块生成高频时钟组，并利用异步计数模块对高频时钟组中的各个高频全局时钟进行计数，获得整周期计数值，再利用编码寻址模块对检测到回波信号时的高频时钟组进行编码寻址操作，获得小数周期计时值即细计时值，根据该整周期计时值和细计时值，获得激光雷达的目标计时值。本发明实施例实现了激光雷达的高精度，高稳定性、低功耗、小型化的计时功能，提高了激光雷达计时的分辨率和准确性。

本领域内的技术人员应明白，本发明实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

需要说明的是术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本发明的说明书中，说明了大量具体细节。然而能够理解的是，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。类似地，应当理解，为了精简本发明公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释呈反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。

以上实施例仅用于说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种激光雷达计时方法，其特征在于，包括：

利用时刻鉴别模块检测到激光雷达的发射信号的上升沿时，触发倍频移相模块，利用所述倍频移相模块生成包括多个同频不同相的高频全局时钟的高频时钟组，并利用异步计数模块对所述高频时钟组中的各个高频全局时钟进行持续整周期计数；

当所述时刻鉴别模块检测到所述发射信号对应的回波信号的上升沿或下降沿时，利用所述异步计数模块获得当前时刻所述高频时钟组的整周期计时值，并触发编码寻址模块，利用所述编码寻址模块对当前时刻所述高频时钟组进行编码寻址操作，获得当前时刻所述高频时钟组的细计时值；

将所述整周期计时值和所述细计时值发送至整合运算模块，利用所述整合运算模块根据所述粗计时值和所述细计时值获得目标计时值。

2.根据权利要求1所述的方法，其特征在于，所述利用所述倍频移相模块生成高频时钟组，包括：

利用所述倍频移相模块通过PLL锁相环将基准时钟进行倍频，获得高频全局时钟；

将所述高频全局时钟进行多次移相，获得多个高频全局时钟。

3.根据权利要求1所述的方法，其特征在于，所述利用所述编码寻址模块对当前时刻所述高频时钟组进行编码寻址操作，获得细计时值，包括：

利用所述编码寻址模块对当前时刻所述高频时钟组中各个高频全局时钟进行锁存、编码操作，获得当前时刻所述高频时钟组的编码值；

对所述编码值利用预先建立的编码寻址表进行寻址操作，获取所述编码值对应的细计时值。

4.根据权利要求1所述的方法，其特征在于，所述方法还包括：

根据所述倍频移相模块的移相操作中的移相参数建立所述编码寻址表。

5.根据权利要求1-4任一项所述的方法，其特征在于，所述利用所述整合运算模块根据所述整周期计时值和所述细计时值获得目标计时值，包括：

利用所述整合运算模块将所述整周期计时值乘以所述高频时钟组的周期，获得粗计时值，将所述粗计时值与所述细计时值的和作为目标计时值。

6.一种激光雷达计时系统，其特征在于，包括：

高频时钟组生成单元，用于利用时刻鉴别模块检测到激光雷达的发射信号的上升沿时，触发倍频移相模块，利用所述倍频移相模块生成包括多个同频不同相的高频全局时钟的高频时钟组，并利用异步计数模块对所述高频时钟组中的各个高频全局时钟进行持续整周期计数；

计时值获取单元，用于当所述时刻鉴别模块检测到所述发射信号对应的回波信号的上升沿或下降沿时，利用所述异步计数模块获得当前时刻所述高频时钟组的整周期计时值，并触发编码寻址模块，利用所述编码寻址模块对当前时刻所述高频时钟组进行编码寻址操作，获得当前时刻所述高频时钟组的细计时值；

计时值整合单元，用于将所述整周期计时值和所述细计时值发送至整合运算模块，利用所述整合运算模块根据所述粗计时值和所述细计时值获得目标计时值。

7.根据权利要求6所述的系统，其特征在于，所述高频时钟组生成单元具体用于：

利用所述倍频移相模块通过PLL锁相环将基准时钟进行倍频，获得高频全局时钟；

将所述高频全局时钟进行多次移相，获得多个高频全局时钟。

8.根据权利要求6所述的系统，其特征在于，所述计时值获取单元具体用于：

利用所述编码寻址模块对当前时刻所述高频时钟组中各个高频全局时钟进行锁存、编码操作，获得当前时刻所述高频时钟组的编码值；

对所述编码值利用预先建立的编码寻址表进行寻址操作，获取所述编码值对应的细计时值。

9.根据权利要求6所述的系统，其特征在于，所述计时值获取单元还用于：

根据所述倍频移相模块的移相操作中的移相参数建立所述编码寻址表。

10.根据权利要求6-8任一项所述的系统，其特征在于，所述计时值整合单元具体用于：

利用所述整合运算模块将所述整周期计时值乘以所述高频时钟组的周期，获得粗计时值，将所述粗计时值与所述细计时值的和作为目标计时值。