CN108897366B - 偏置启动电路、集成高压电路及集成低压电路 - Google Patents

Abstract

一种偏置启动电路、集成高压电路及集成低压电路，所述偏置启动电路包括：相互耦接的启动电路以及偏置信号产生电路，其中：所述启动电路，用于向所述偏置信号产生电路输出控制信号，以控制所述偏置信号产生电路启动；所述启动电路包括启动电路单元，所述启动电路单元包括：第一电阻、第一电容和第一NMOS管；所述偏置信号产生电路，用于在接收到所述控制信号时，生成并输出偏置信号，并将所述偏置信号作为反馈信号反馈至所述启动电路以关闭所述启动电路。应用上述偏置启动电路，一方面可以有效降低启动电路的稳态电流，从而节省功耗；另一方面可以降低启动电路的器件面积，从而有效降低成本。

Description

偏置启动电路、集成高压电路及集成低压电路

技术领域

本发明涉及芯片电路领域，尤其涉及一种偏置启动电路、集成高压电路及集成低压电路。

背景技术

随着电动汽车、电动自行车等应用的飞速发展，集成高压电路的应用变得越来越广泛。在模拟集成高压电路中，偏置电路为芯片内部的其他电路提供偏置电压与偏置电流，其可靠性是非常重要的。

在实际应用中，需要严格设计偏置启动电路，以保证偏置启动电路正常启动。现有的偏置启动电路的启动电流较大，功耗较高，而且面积也比较大，导致偏置启动电路的成本较高。

发明内容

本发明解决的技术问题是如何降低偏置启动电路的启动电流和减少电路面积。

为解决上述技术问题，本发明实施例提供一种偏置启动电路，所述偏置启动电路包括：相互耦接的启动电路以及偏置信号产生电路，其中：所述启动电路，用于向所述偏置信号产生电路输出控制信号，以控制所述偏置信号产生电路启动；所述启动电路包括启动电路单元，所述启动电路单元包括：第一电阻、第一电容和第一NMOS管，其中：所述第一电容，所述第一电容的第一端口与所述第一NMOS管的漏极耦接，所述第一电容的第二端口与所述第一NMOS管的栅极、所述第一电阻的第一端口耦接；所述第一电容的第一端口为所述启动电路单元的第一端口；所述第一电阻，所述第一电阻的第二端口与所述第一NMOS管的源极、所述第一NMOS管的衬底耦接；所述第一电阻的第二端口为所述启动电路单元的第二端口；所述偏置信号产生电路，用于在接收到所述控制信号时，生成并输出偏置信号，并将所述偏置信号作为反馈信号反馈至所述启动电路以关闭所述启动电路。

可选地，所述启动电路还包括：第三电阻、第四电阻、第五电阻、第三NMOS管、第四NMOS管、第五NMOS管、第一稳压二极管、第二稳压二极管和第三稳压二极管，其中：所述第三电阻，所述第三电阻的第一端口与所述第一稳压二极管的第一端口、所述第二稳压二极管的第一端口、所述偏置信号产生电路的电源，均相互耦接至电源电压，所述第三电阻的第二端口与所述启动电路单元的第一端口耦接；所述启动电路单元的第二端口与所述第三NMOS管的漏极、所述第三稳压二极管的第一端口、所述第四NMOS管的栅极、所述第五NMOS管的栅极均相互耦接；所述第三NMOS管，所述第三NMOS管的源极与所述第三NMOS管的衬底、所述第四NMOS管的衬底、所述第五NMOS管的衬底、所述第三稳压二极管的第二端口、所述第四电阻的第二端口、所述第五电阻的第二端口、所述偏置信号产生电路的地，均相互耦接至地，所述第三NMOS管的栅极与所述偏置信号产生电路的第一输出端耦接；所述第四NMOS管，所述第四NMOS管的源极与所述第四电阻的第一端口耦接，所述第四NMOS管的漏极与所述第一稳压二极管的第二端口、所述偏置信号产生电路的第二输出端均相互耦接；所述第五NMOS管，所述第五NMOS管的源极与所述第五电阻的第一端口耦接，所述第五NMOS管的漏极与所述第二稳压二极管的第二端口、所述偏置信号产生电路的第三输出端均相互耦接。

可选地，所述启动电路还包括：串联在所述第四NMOS管的源极和所述第四电阻的第一端口之间的一个或者多个NMOS管；串联在所述第五NMOS管的源极和所述第五电阻的第一端口之间的一个或者多个NMOS管。

可选地，所述串联在所述第四NMOS管的源极和所述第四电阻的第一端口之间的多个NMOS管分别为：第十二NMOS管、第十四NMOS管、第十六NMOS管；所述串联在所述第五NMOS管的源极和所述第五电阻的第一端口之间的多个NMOS管分别为：第十三NMOS管、第十五NMOS管、第十七NMOS管；其中：所述第十二NMOS管，所述第十二NMOS管的栅极与所述第十二NMOS管的漏极、所述第四NMOS管的源极均相互耦接，所述第十二NMOS管的源极与所述第十四NMOS管的栅极、所述第十四NMOS管的漏极均相互耦接，所述第十二NMOS管的衬底与所述第十三NMOS管的衬底、所述第十四NMOS管的衬底、所述第十五NMOS管的衬底、所述第十六NMOS管的衬底、所述第十七NMOS管的衬底、所述第四NMOS管的衬底、所述第五NMOS管的衬底、所述第三稳压二极管的第二端口、所述第四电阻的第二端口、所述第五电阻的第二端口、所述偏置信号产生电路的地，均相互耦接至地；所述第十四NMOS管，所述第十四NMOS管的源极与所述第十六NMOS管的栅极、所述第十六NMOS管的漏极均相互耦接；所述第十六NMOS管，所述第十六NMOS管的源极与所述第四电阻的第一端口耦接；所述第十三NMOS管，所述第十三NMOS管的栅极与所述第十三NMOS管的漏极、所述第五NMOS管的源极均相互耦接，所述第十三NMOS管的源极与所述第十五NMOS管的栅极、所述第十五NMOS管的漏极均相互耦接；所述第十五NMOS管，所述第十五NMOS管的源极与所述第十七NMOS管的栅极、所述第十七NMOS管的漏极均相互耦接；所述第十七NMOS管，所述第十七NMOS管的源极与所述第五电阻的第一端口耦接。

可选地，所述启动电路还包括：第三电阻、第四电阻、第五电阻、第四NMOS管、第五NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管、第十七NMOS管、第一稳压二极管、第二稳压二极管和第三稳压二极管，其中：所述第三电阻，所述第三电阻的第一端口与所述第一稳压二极管的第一端口、所述第二稳压二极管的第一端口、所述偏置信号产生电路的电源，均相互耦接至电源电压，所述第三电阻的第二端口与所述启动电路单元的第一端口耦接；所述启动电路单元的第二端口与所述第三稳压二极管的第一端口、所述第四NMOS管的栅极、所述第五NMOS管的栅极均相互耦接；所述第三稳压二极管，所述第三稳压二极管的第二端口与所述第十二NMOS管的衬底、所述第十三NMOS管的衬底、所述第十四NMOS管的衬底、所述第十五NMOS管的衬底、所述第十六NMOS管的衬底、所述第十七NMOS管的衬底、所述第四NMOS管的衬底、所述第五NMOS管的衬底、所述第四电阻的第二端口、所述第五电阻的第二端口、所述偏置信号产生电路的地，均相互耦接至地；所述第四NMOS管，所述第四NMOS管的源极与所述第十二NMOS管的漏极、所述第十二NMOS管的栅极均相互耦接，所述第四NMOS管的漏极与所述第一稳压二极管的第二端口、所述偏置信号产生电路的第二输出端均相互耦接；所述第十二NMOS管，所述第十二NMOS管的源极与所述第十四NMOS管的栅极、所述第十四NMOS管的漏极均相互耦接；所述第十四NMOS管，所述第十四NMOS管的源极与所述第十六NMOS管的栅极、所述第十六NMOS管的漏极均相互耦接；所述第十六NMOS管，所述第十六NMOS管的源极与所述第四电阻的第一端口耦接；所述第五NMOS管，所述第五NMOS管的源极与所述第十三NMOS管的漏极、所述第十三NMOS管的栅极均相互耦接，所述第五NMOS管的漏极与所述第二稳压二极管的第二端口、所述偏置信号产生电路的第三输出端均相互耦接；所述第十三NMOS管，所述第十三NMOS管的源极与所述第十五NMOS管的栅极、所述第十五NMOS管的漏极均相互耦接；所述第十五NMOS管，所述第十五NMOS管的源极与所述第十七NMOS管的栅极、所述第十七NMOS管的漏极均相互耦接；所述第十七NMOS管，所述第十七NMOS管的源极与所述第五电阻的第一端口耦接。

可选地，所述偏置信号产生电路为偏置电流产生电路，用于产生零温度系数偏置电流信号。

可选地，所述偏置电流产生电路包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第四稳压二极管、第五稳压二极管，其中：所述第一PMOS管，所述第一PMOS管的栅极与所述第三PMOS管的栅极、所述第二PMOS管的漏极、所述第六电阻的第一端口、所述启动电路的第一输入端均相互耦接，所述第一PMOS管的源极与所述第一PMOS管的衬底、所述第三PMOS管的源极、所述第三PMOS管的衬底、所述第二PMOS管的衬底、所述第四PMOS管的衬底、所述启动电路的电源，均相互耦接至电源电压，所述第一PMOS管的漏极与所述第二PMOS管的源极耦接；所述第三PMOS管，所述第三PMOS管的漏极与所述第四PMOS管的源极耦接；所述第二PMOS管，所述第二PMOS管的栅极与所述第四PMOS管的栅极、所述第六电阻的第二端口、所述第七NMOS管的漏极、所述启动电路的第二输入端均相互耦接；所述第四PMOS管，所述第四PMOS管的漏极与所述第七电阻的第一端口、所述第七NMOS管的栅极、所述第九NMOS管的栅极、所述第五稳压二极管的第一端口均相互耦接；所述第七电阻，所述第七电阻的第二端口与所述第九NMOS管的漏极、所述第六NMOS管的栅极、所述第八NMOS管的栅极、所述第四稳压二极管的第一端口均相互耦接；所述第七NMOS管，所述第七NMOS管的源极、所述第七NMOS管的衬底与所述第六NMOS管的漏极耦接；所述第九NMOS管，所述第九NMOS管的源极、所述第九NMOS管的衬底与所述第八NMOS管的漏极耦接；所述第六NMOS管，所述第六NMOS管的源极与所述第八电阻的第一端口、所述第九电阻的第一端口均相互耦接；所述第八NMOS管，所述第八NMOS管的源极与所述第十一NMOS管的栅极、所述第十一NMOS管的漏极、所述第十电阻的第一端口均相互耦接；所述第八电阻，所述第八电阻的第二端口与所述第十NMOS管的栅极、所述第十NMOS管的漏接均相互耦接；所述第九电阻，所述第九电阻的第二端口与所述第十NMOS管的源极、所述第十一NMOS管的源极、所述第十电阻的第二端口、所述第四稳压二极管的第二端口、所述第五稳压二极管的第二端口、所述第六NMOS管的衬底、所述第八NMOS管的衬底、所述第十NMOS管的衬底、所述第十一NMOS管的衬底、所述启动电路的地，均相互耦接至地。

可选地，所述第七电阻的第二端口还与所述启动电路耦接。

可选地，所述偏置信号产生电路为基准电压产生电路，用于产生零温度系数偏置电压信号。

本发明实施例提供一种集成高压电路，包括上述任一项所述的偏置启动电路。

本发明实施例提供一种集成低压电路，包括上述任一项所述的偏置启动电路。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明实施例提供了一种偏置启动电路，包括：启动电路和偏置信号产生电路，其中启动电路用于控制偏置信号产生电路，使得偏置信号产生电路可以正常启动，包括：启动电路单元，启动电路单元包括：电阻、电容和PMOS管；偏置信号产生电路用于在启动电路的控制下，产生偏置信号并同时关闭启动电路。由于启动电路采用了启动电路单元，而启动电路单元的器件较少，尺寸较小，且静态电流很低，故一方面可以有效降低启动电路的稳态电流，从而节省功耗；另一方面可以降低启动电路的器件面积，从而有效降低成本。

附图说明

图1是本发明实施例提供的一种偏置启动电路的结构示意图；

图2是本发明实施例提供的一种启动电路单元的结构示意图；

图3是本发明实施例提供的一种启动电路的工作过程的流程图；

图4是本发明实施例提供的另一种偏置启动电路的结构示意图；

图5是本发明实施例提供的又一种偏置启动电路的结构示意图；

图6是本发明实施例提供的再一种偏置启动电路的结构示意图；

图7是本发明实施例提供的又一种偏置启动电路的结构示意图；

图8是本发明实施例中提供的启动电路单元与现有的启动电路的对比图；

图9是本发明实施例提供的再一种偏置启动电路的结构示意图。

具体实施方式

现有的偏置启动电路的启动电流较大，功耗较高，而且面积也比较大，导致偏置启动电路的成本较高。

本发明实施例提供了一种偏置启动电路，包括：启动电路和偏置信号产生电路，其中启动电路用于控制偏置信号产生电路，使得偏置信号产生电路可以正常启动，包括：启动电路单元，启动电路单元包括：电阻、电容和PMOS管；偏置信号产生电路用于在启动电路的控制下，产生偏置信号并同时关闭启动电路。由于启动电路采用了启动电路单元，而启动电路单元的器件较少，尺寸较小，且静态电流很低，故一方面可以有效降低启动电路的稳态电流，从而节省功耗；另一方面可以降低启动电路的器件面积，从而有效降低成本。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

参见图1，本发明实施例提供了一种偏置启动电路，包括：相互耦接的启动电路11以及偏置信号产生电路12，其中：

所述启动电路11，用于向所述偏置信号产生电路12输出控制信号，以控制所述偏置信号产生电路12启动；所述启动电路11包括启动电路单元111，所述启动电路单元111包括：第一电阻、第一电容和第一NMOS管。

所述启动电路单元111的结构示意图如图2所示。

参见图2，所述启动电路单元111包括：第一电阻RS1、第一电容CS1、和第一NMOS管MN1，其中：

CS1，CS1的第一端口与MN1的漏极耦接，CS1的第二端口与RS1的第一端口、MN1的栅极均相互耦接，CS1的第一端口为所述启动电路单元111的第一端口。

RS1，RS1的第二端口与MN1的源极、MN1的衬底(图1未示出)耦接；RS1的第二端口为所述启动电路单元111的第二端口。

在具体实施中，根据所述偏置启动电路的应用场景不同，MN1的衬底可以与MN1的源极耦接，也可以接地。例如，当所述偏置启动电路应用于低压电路时，MN1的衬底接地。

在具体实施中，所述启动电路11可以包括一个所述启动电路单元111，也可以包括多个(两个以上)所述启动电路单元111，本发明实施例不做限制。

在具体实施中，当所述启动电路11包括多个(两个以上)所述启动电路单元111时，多个所述启动电路单元111可以串联耦接。

应用上述启动电路单元，一方面可以有效降低启动电路的稳态电流，启动支路的电流可以降至皮安(pA)级别，而对比现有的启动电路，启动电流为纳安(nA)～微安(μA)级别，故发明电路包括上述启动电路单元的启动电路，可以实现超低功耗。另一方面，由于启动电路单元的器件较少，故尺寸较小，采用上述启动电路单元，可以降低启动电路的器件面积，从而有效降低成本。

为使本领域技术人员更好的理解本发明的有益效果，本发明实施例还给出了本发明提供的启动电路单元与现有的启动电路的对比图，如图8所示。

由图8可以看出，本发明实施例提供的启动电路单元81的尺寸明显小于现有的启动电路82和83的尺寸。

在本发明一实施例中，所述启动电路单元81的尺寸约为42um*55um，现有的启动电路82的尺寸为115um*460um，现有的启动电路82的面积占整个偏置电路面积的50％左右，而采用所述启动电路单元81的启动电路只占整个偏置电路面积的4.2％左右，可以大大缩小芯片面积，降低了芯片制造成本。

在具体实施中，所述控制信号可以为启动电压信号，通过所述启动电压信号，所述启动电路11可以控制所述偏置信号产生电路12完成启动，保证所述偏置信号产生电路12在所有工艺角、全温度、全电压等条件下都能够正常启动。

所述偏置信号产生电路12，用于在接收到所述控制信号时，生成并输出偏置信号，并将所述偏置信号作为反馈信号反馈至所述启动电路以关闭所述启动电路。

在本发明一实施例中，所述偏置信号产生电路12为偏置电流产生电路，用于产生零温度系数偏置电流信号，从而为芯片其他模块提供其正常工作所需要的偏置电流。

在本发明另一实施例中，所述偏置信号产生电路12为基准电压产生电路，用于产生零温度系数偏置电压信号，从而为芯片其他模块提供其正常工作所需要的参考电压。

在具体实施中，将所述偏置信号作为反馈信号反馈至所述启动电路11，所述偏置信号产生电路12可以关闭所述启动电路11。

应用上述偏置启动电路，当电源电压(AVDD)从0V上升到正常工作电压的过程中，随着AVDD从0V逐渐变大，所述启动电路11的启动电压VSTARTUP，也会从0V上升到一定的电压值(VTH)，典型值可以为0.7V左右，从而可以控制所述偏置信号产生电路12正常启动；当所述偏置信号产生电路12正常启动后，生成的偏置电压VBN1可以达到正常的工作电压，并反馈至所述启动电路11以关闭所述启动电路11。

在具体实施中，所述偏置启动电路既可以应用于高压电源电压电路，也可以应用于低压电源电压电路。

应用上述偏置启动电路，通过设计独特的启动电路单元，一方面可以有效降低启动电路的稳态电流，从而降低功耗；另一方面可以降低启动电路的器件面积，从而有效降低成本。

为使本领域技术人员更好的理解和实施本发明，本发明实施例提供了一种启动电路的工作过程的流程图，如图3所示。

参见图3，所述启动电路的工作过程可以包括如下步骤：

步骤S301，上电启动。

在具体实施中，当电源电压从0V上升至正常电压时，所述启动电路开始工作。

步骤S302，判断启动电压是否大于VTH，当启动电压大于VTH时，执行步骤S303，否则执行步骤S302。

在具体实施中，VTH可以为0.7V。

步骤S303，控制偏置信号产生电路启动。

在具体实施中，所述启动电路可以输出控制信号至所述偏置信号产生电路，控制所述偏置信号产生电路启动。

步骤S304，判断所述偏置信号产生电路反馈的偏置电压是否大于VTH，当所述偏置信号产生电路反馈的偏置电压大于VTH时，执行步骤S305，否则执行步骤S302。

步骤S305，电路完成启动，启动电压清零。

在具体实施中，当所述偏置信号产生电路反馈的偏置电压大于VTH时，可以将所述启动电路的启动电压拉低至0V。

至此，所述启动电路完成启动，启动电压清零，所述偏置信号产生电路可以正常工作。

为使本领域技术人员更好地理解和实施本发明，本发明实施例提供了另一种偏置启动电路的结构示意图，如图4所示。

参见图4，所述偏置启动电路包括：启动电路41和偏置信号产生电路12，其中所述启动电路41可以包括：两个串联的启动电路单元111、第三电阻RS3、第四电阻RS4、第五电阻RS5、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第一稳压二极管DZP1、第二稳压二极管DZP2和第三稳压二极管DZP3，其中：

VSTARTUP、VBP1、VBP2、VBN1、VBN2为不同位置(即不同输入输出端口)的电压节点。

RS3，RS3的第一端口与DZP1的第一端口、DZP2的第一端口、所述偏置信号产生电路12的输入端电源，均相互耦接至电源电压(AVDD)，RS3的第二端口与所述启动电路单元111的第一端口(MN1的漏极与CS1的第一端口耦接，作为所述启动电路单元111的第一端口)耦接。

所述启动电路单元111，所述启动电路单元111第二端口(MN2的源极与RS2的第二端口耦接，作为所述启动电路单元111第二端口)与MN3的漏极、DZP3的第一端口、MN4的栅极、MN5的栅极均相互耦接，MN1的衬底与MN1的源极耦接(图4未示出)、MN2的衬底与MN2的源极耦接(图4未示出)。

在具体实施中，根据所述偏置启动电路的应用场景不同，MN1的衬底和MN2的衬底可以与其对应的源极耦接，也可以接地。例如，当所述偏置启动电路应用于低压电路时，MN1的衬底和MN2的衬底接地。

MN3，MN3的源极与MN3的衬底、MN4的衬底、MN5的衬底、DZP3的第二端口、RS4的第二端口、RS5的第二端口、所述偏置信号产生电路12的地，均相互耦接至地(AGND)，MN3的栅极与所述偏置信号产生电路12的第一输出端(VBN1)耦接。

MN4，MN4的源极与RS4的第一端口耦接，MN4的漏极与DZP1的第二端口、所述偏置信号产生电路12的第二输出端(VBP1)均相互耦接。

MN5，MN5的源极与RS5的第一端口耦接，MN5的漏极与DZP2的第二端口、所述偏置信号产生电路12的第三输出端(VBP2)均相互耦接。

在上述启动电路中，RS3起限流作用，DZP3、DZP1、DZP2起稳压作用，MN4、MN5负责下拉VBP1、VBP2。当电源AVDD从0V到正常工作电压上升的过程中，两个启动电路单元111对电源电压AVDD的变化进行检测，并启动偏置信号产生电路12。当偏置电流、VBP1、VBP2、VBN1与VBN2电压均达到正常值时，VBN1输入至MN3的栅极，使得MN3导通，将VSTARTUP电压拉低。VSTARTUP电压拉低后，关断MN4与MN5，整个偏置启动电路完成启动。

进一步地，对于第一个启动电路单元111，当电源AVDD从0V到正常工作电压上升的过程中，CS1、RS1与MN1可以检测电源电压AVDD的变化，在启动过程中，MN1的栅极电压与源极电压会维持一定时间的差值，使得MN1导通，从而把VSTARTUP电压拉高。之后，VSTARTUP使得MN4、MN5导通，并完成后续的启动工作。

对于第二个启动电路单元111，其工作过程与第一个启动电路单元111类似，此处不再赘述。

在具体实施中，VSTARTUP电压的典型值可以为0.7V左右，在实际应用中，可以根据启动电路的尺寸，适当调整VSTARTUP，此处不再赘述。

在具体实施中，所述启动电路单元111为所述启动电路的核心模块，可以根据实际需求串联1个启动电路单元，也可以串联2个启动电路单元，还可以串联3个或者3个以上启动电路单元，此处不再赘述。

在具体实施中，在MN4的源极和RS4的第一端口之间可以串联一个或者多个NMOS管；在MN5的源极和RS5的第一端口之间可以串联一个或者多个NMOS管。

为使本领域技术人员更好地理解和实施本发明，本发明实施例提供了又一种偏置启动电路的结构示意图，如图5所示。

参见图5，所述偏置启动电路包括：启动电路51和偏置信号产生电路12，其中所述启动电路51除了包括图4所示的启动电路41，还增加了六个NMOS管，分别为：第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第十六NMOS管MN16、第十七NMOS管MN17，其中：

MN12，MN12的栅极与MN12的漏极、MN4的源极均相互耦接，MN12的源极与MN14的栅极、MN14的漏极均相互耦接，MN12的衬底与MN13的衬底、MN14的衬底、MN15的衬底、MN16的衬底、MN17的衬底、MN4的衬底、MN5的衬底、RS4的第二端口、RS5的第二端口、所述偏置信号产生电路12的地，均相互耦接至地(AGND)。

MN14，MN14的源极与MN16的栅极、MN16的漏极均相互耦接。

MN16，MN16的源极与RS4的第一端口耦接。

MN13，MN13的栅极与MN13的漏极、MN5的源极均相互耦接，MN13的源极与MN15的栅极、MN15的漏极均相互耦接。

MN15，MN15的源极与MN17的栅极、MN17的漏极均相互耦接。

MN17，MN17的源极与RS5的第一端口耦接。

其他与启动电路41相同的部分可以参见图4对应的实施例中的描述，此处不再赘述。

上述偏置启动电路的工作原理可以参见图4对应的实施例中的描述，此处不再赘述。

为使本领域技术人员更好地理解和实施本发明，本发明实施例提供了再一种偏置启动电路的结构示意图，如图6所示。

参见图6，所述偏置启动电路包括：启动电路61和偏置信号产生电路12，其中所述启动电路61包括：两个串联的启动电路单元111、第三电阻RS3、第四电阻RS4、第五电阻RS5、第四NMOS管MN4、第五NMOS管MN5、第一稳压二极管DZP1、第二稳压二极管DZP2、第三稳压二极管DZP3、第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第十六NMOS管MN16和第十七NMOS管MN17，其中：

VSTARTUP、VBP1、VBP2、VBN1、VBN2为不同位置的电压节点。

RS3，RS3的第一端口与DZP1的第一端口、DZP2的第一端口、所述偏置信号产生电路12的电源，均相互耦接至电源电压(AVDD)，RS3的第二端口与所述启动电路单元111的第一端口耦接。

所述启动电路单元111，所述启动电路单元111的第二端口与DZP3的第一端口、MN4的栅极、MN5的栅极均相互耦接。

DZP3，DZP3的第二端口与MN12的衬底、MN13的衬底、MN14的衬底、MN15的衬底、MN16的衬底、MN17的衬底、MN4的衬底、MN5的衬底、RS4的第二端口、RS5的第二端口、所述偏置信号产生电路12的地，均相互耦接至地(AGND)。

MN4，MN4的源极与MN12的漏极、MN12的栅极均相互耦接，MN4的漏极与DZP1的第二端口、所述偏置信号产生电路12的第二输出端(VBP1)均相互耦接。

MN12，MN12的源极与MN14的栅极、MN14的漏极均相互耦接。

MN14，MN14的源极与MN16的栅极、MN16的漏极均相互耦接。

MN16，MN16的源极与RS4的第一端口耦接。

MN5，MN5的源极与MN13的漏极、MN13的栅极均相互耦接，MN5的漏极与DZP2的第二端口、所述偏置信号产生电路12的第三输出端(VBP2)均相互耦接。

MN13，MN13源极与MN15的栅极、MN15的漏极均相互耦接。

MN15，MN15的源极与MN17的栅极、MN17的漏极均相互耦接。

MN17，MN17的源极与RS5的第一端口耦接。

在具体实施中，可以通过调节MN4、RS4、MN12、MN14、MN16，MN5、RS5、MN13、MN15、MN17的尺寸，使得MN4、MN5两条通路的电阻很大，从而拉低VSTARTUP。

上述偏置启动电路的工作原理可以参见图4对应的实施例中的描述，此处不再赘述。

为使本领域技术人员更好地理解和实施本发明，本发明实施例提供了又一种偏置启动电路的结构示意图，如图7所示。

参见图7，所述偏置启动电路包括：启动电路71和偏置电流产生电路72，其中所述偏置电流产生电路72可以包括：第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第六电阻RS6、第七电阻RS7、第八电阻RS8、第九电阻RS9、第十电阻RS10、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第四稳压二极管DZN1、第五稳压二极管DZN2，其中：

MP1，MP1的栅极与MP3的栅极、MP2的漏极、RS6的第一端口、所述启动电路71的第一输入端(VBP1)均相互耦接，MP1的源极与MP1的衬底、MP3的源极、MP3的衬底、MP2的衬底、MP4的衬底、所述启动电路71的电源电压，均相互耦接至电源电压(AVDD)，MP1的漏极与MP2的源极耦接。

MP3，MP3的漏极与MP4的源极耦接。

MP2，MP2的栅极与MP4的栅极、RS6的第二端口、MN7的漏极、所述启动电路71的第二输入端(VBP2)均相互耦接。

MP4，MP4的漏极与RS7的第一端口、MN7的栅极、MN9的栅极、DZN2的第一端口均相互耦接。

RS7，RS7的第二端口与MN9的漏极、MN6的栅极、MN8的栅极、DZN1的第一端口均相互耦接。

在具体实施中，所述RS7的第二端口还可以与所述启动电路71耦接(未示出)。例如，当所述启动电路71为图4所示的启动电路41时，所述RS7的第二端口可以与图4所示的MN3的栅极耦接。

MN7，MN7的源极、MN7的衬底(图7未示出)与MN6的漏极耦接。

在具体实施中，根据所述偏置启动电路的应用场景不同，MN7的衬底可以与MN7的源极耦接，也可以接地。例如，当所述偏置启动电路应用于低压电路时，MN7的衬底接地。

MN9，MN9的源极、MN9的衬底(图7未示出)与MN8的漏极耦接。

在具体实施中，根据所述偏置启动电路的应用场景不同，MN9的衬底可以与MN9的源极耦接，也可以接地。例如，当所述偏置启动电路应用于低压电路时，MN9的衬底接地。

MN6，MN6的源极与RS8的第一端口、RS9的第一端口均相互耦接。

MN8，MN8的源极与MN11的栅极、MN11的漏极、RS10的第一端口均相互耦接。

RS8，RS8的第二端口与MN10的栅极、MN10的漏接均相互耦接。

RS9，RS9的第二端口与MN10的源极、MN11的源极、RS10的第二端口、DZN1的第二端口、DZN2的第二端口、MN6的衬底、MN8的衬底、MN10的衬底、MN11的衬底、所述启动电路71的地，均相互耦接至地(AGND)。

为使本领域技术人员更好地理解和实施本发明，本发明实施例提供了再一种偏置启动电路的结构示意图，如图9所示。

参见图9，所述偏置启动电路包括：图4中所示的启动电路41和图7中所示的偏置电流产生电路72，所述启动电路41包括：两个串联的启动电路单元111、第三电阻RS3、第四电阻RS4、第五电阻RS5、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第一稳压二极管DZP1、第二稳压二极管DZP2和第三稳压二极管DZP3；所述偏置电流产生电路72包括：第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第六电阻RS6、第七电阻RS7、第八电阻RS8、第九电阻RS9、第十电阻RS10、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第四稳压二极管DZN1、第五稳压二极管DZN2，其中：

VSTARTUP、VBP1、VBP2、VBN1、VBN2为不同位置的电压节点。

RS3，RS3的第一端口与DZP1的第一端口、DZP2的第一端口、MP1的源极、MP1的衬底、MP3的源极、MP3的衬底、MP2的衬底、MP4的衬底相互耦接至电源电压(AVDD)，RS3的第二端口与所述启动电路单元111的第一端口耦接。

所述启动电路单元111，所述启动电路单元111的第二端口与MN3的漏极、DZP3的第一端口、MN4的栅极、MN5的栅极均相互耦接。

MN3，MN3的源极与MN3的衬底、MN4的衬底、MN5的衬底、DZP3的第二端口、RS4的第二端口、RS5的第二端口、RS9的第二端口、MN10的源极、MN11的源极、RS10的第二端口、DZN1的第二端口、DZN2的第二端口、MN6的衬底、MN8的衬底、MN10的衬底、MN11的衬底相互耦接至地(AGND)。

MN4，MN4的源极与RS4的第一端口耦接，MN4的漏极与DZP1的第二端口、MP1的栅极、MP3的栅极、MP2的漏极、RS6的第一端口均相互耦接。

MN5，MN5的源极与RS5的第一端口耦接，MN5的漏极与DZP2的第二端口、MP2的栅极、MP4的栅极、RS6的第二端口、MN7的漏极均相互耦接。

MP1，MP1的漏极与MP2的源极耦接。

MP3，MP3的漏极与MP4的源极耦接。

MP4，MP4的漏极与RS7的第一端口、MN7的栅极、MN9的栅极、DZN2的第一端口均相互耦接。

RS7，RS7的第二端口与MN9的漏极、MN6的栅极、MN8的栅极、DZN1的第一端口、MN3的栅极均相互耦接。

MN7，MN7的源极、MN7的衬底(图9未示出)与MN6的漏极耦接。

在具体实施中，根据所述偏置启动电路的应用场景不同，MN7的衬底可以与MN7的源极耦接，也可以接地。例如，当所述偏置启动电路应用于低压电路时，MN7的衬底接地。

MN9，MN9的源极、MN9的衬底(图9未示出)与MN8的漏极耦接。

在具体实施中，根据所述偏置启动电路的应用场景不同，MN9的衬底可以与MN9的源极耦接，也可以接地。例如，当所述偏置启动电路应用于低压电路时，MN9的衬底接地。

MN6，MN6的源极与RS8的第一端口、RS9的第一端口均相互耦接。

MN8，MN8的源极与MN11的栅极、MN11的漏极、RS10的第一端口均相互耦接。

RS8，RS8的第二端口与MN10的栅极、MN10的漏接均相互耦接。

可以理解的是，对于DZP1和DZP2，既可以划分至所述启动电路41，也可以划分至所述偏置电流产生电路72，上述实施例的划分方法并不构成对本发明保护范围的限制。

上述偏置启动电路的工作原理可以参见图4对应的实施例中的描述，此处不再赘述。

本发明实施例提供了一种集成高压电路，包括上述任一实施例所述的偏置启动电路。

本发明实施例提供了一种集成低压电路，包括上述任一实施例所述的偏置启动电路。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种偏置启动电路，包括：相互耦接的启动电路以及偏置信号产生电路，其特征在于，其中：

所述启动电路，用于向所述偏置信号产生电路输出控制信号，以控制所述偏置信号产生电路启动；所述启动电路包括启动电路单元，所述启动电路单元包括：第一电阻、第一电容和第一NMOS管，其中：

所述第一电容，所述第一电容的第一端口与所述第一NMOS管的漏极耦接，所述第一电容的第二端口与所述第一NMOS管的栅极、所述第一电阻的第一端口耦接；所述第一电容的第一端口为所述启动电路单元的第一端口；

所述第一电阻，所述第一电阻的第二端口与所述第一NMOS管的源极、所述第一NMOS管的衬底耦接；所述第一电阻的第二端口为所述启动电路单元的第二端口；所述偏置信号产生电路，用于在接收到所述控制信号时，生成并输出偏置信号，并将所述偏置信号作为反馈信号反馈至所述启动电路以关闭所述启动电路。

2.根据权利要求1所述的偏置启动电路，其特征在于，所述启动电路还包括：第三电阻、第四电阻、第五电阻、第三NMOS管、第四NMOS管、第五NMOS管、第一稳压二极管、第二稳压二极管和第三稳压二极管，其中：所述第三电阻，所述第三电阻的第一端口与所述第一稳压二极管的第一端口、所述第二稳压二极管的第一端口、所述偏置信号产生电路的电源，均相互耦接至电源电压，所述第三电阻的第二端口与所述启动电路单元的第一端口耦接；

所述启动电路单元的第二端口与所述第三NMOS管的漏极、所述第三稳压二极管的第一端口、所述第四NMOS管的栅极、所述第五NMOS管的栅极均相互耦接；

所述第三NMOS管，所述第三NMOS管的源极与所述第三NMOS管的衬底、所述第四NMOS管的衬底、所述第五NMOS管的衬底、所述第三稳压二极管的第二端口、所述第四电阻的第二端口、所述第五电阻的第二端口、所述偏置信号产生电路的地，均相互耦接至地，所述第三NMOS管的栅极与所述偏置信号产生电路的第一输出端耦接；

所述第四NMOS管，所述第四NMOS管的源极与所述第四电阻的第一端口耦接，所述第四NMOS管的漏极与所述第一稳压二极管的第二端口、所述偏置信号产生电路的第二输出端均相互耦接；

所述第五NMOS管，所述第五NMOS管的源极与所述第五电阻的第一端口耦接，所述第五NMOS管的漏极与所述第二稳压二极管的第二端口、所述偏置信号产生电路的第三输出端均相互耦接。

3.根据权利要求2所述的偏置启动电路，其特征在于，所述启动电路还包括：串联在所述第四NMOS管的源极和所述第四电阻的第一端口之间的一个或者多个NMOS管；

串联在所述第五NMOS管的源极和所述第五电阻的第一端口之间的一个或者多个NMOS管。

4.根据权利要求3所述的偏置启动电路，其特征在于，

所述串联在所述第四NMOS管的源极和所述第四电阻的第一端口之间的多个NMOS管分别为：第十二NMOS管、第十四NMOS管、第十六NMOS管；

所述串联在所述第五NMOS管的源极和所述第五电阻的第一端口之间的多个NMOS管分别为：第十三NMOS管、第十五NMOS管、第十七NMOS管；

其中：

所述第十二NMOS管，所述第十二NMOS管的栅极与所述第十二NMOS管的漏极、所述第四NMOS管的源极均相互耦接，所述第十二NMOS管的源极与所述第十四NMOS管的栅极、所述第十四NMOS管的漏极均相互耦接，所述第十二NMOS管的衬底与所述第十三NMOS管的衬底、所述第十四NMOS管的衬底、所述第十五NMOS管的衬底、所述第十六NMOS管的衬底、所述第十七NMOS管的衬底、所述第四NMOS管的衬底、所述第五NMOS管的衬底、所述第三稳压二极管的第二端口、所述第四电阻的第二端口、所述第五电阻的第二端口、所述偏置信号产生电路的地，均相互耦接至地；

所述第十四NMOS管，所述第十四NMOS管的源极与所述第十六NMOS管的栅极、所述第十六NMOS管的漏极均相互耦接；

所述第十六NMOS管，所述第十六NMOS管的源极与所述第四电阻的第一端口耦接；

所述第十三NMOS管，所述第十三NMOS管的栅极与所述第十三NMOS管的漏极、所述第五NMOS管的源极均相互耦接，所述第十三NMOS管的源极与所述第十五NMOS管的栅极、所述第十五NMOS管的漏极均相互耦接；

所述第十五NMOS管，所述第十五NMOS管的源极与所述第十七NMOS管的栅极、所述第十七NMOS管的漏极均相互耦接；

所述第十七NMOS管，所述第十七NMOS管的源极与所述第五电阻的第一端口耦接。

5.根据权利要求1所述的偏置启动电路，其特征在于，所述启动电路还包括：第三电阻、第四电阻、第五电阻、第四NMOS管、第五NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管、第十七NMOS管、第一稳压二极管、第二稳压二极管和第三稳压二极管，其中：

所述第三电阻，所述第三电阻的第一端口与所述第一稳压二极管的第一端口、所述第二稳压二极管的第一端口、所述偏置信号产生电路的电源，均相互耦接至电源电压，所述第三电阻的第二端口与所述启动电路单元的第一端口耦接；

所述启动电路单元的第二端口与所述第三稳压二极管的第一端口、所述第四NMOS管的栅极、所述第五NMOS管的栅极均相互耦接；

所述第三稳压二极管，所述第三稳压二极管的第二端口与所述第十二NMOS管的衬底、所述第十三NMOS管的衬底、所述第十四NMOS管的衬底、所述第十五NMOS管的衬底、所述第十六NMOS管的衬底、所述第十七NMOS管的衬底、所述第四NMOS管的衬底、所述第五NMOS管的衬底、所述第四电阻的第二端口、所述第五电阻的第二端口、所述偏置信号产生电路的地，均相互耦接至地；

所述第四NMOS管，所述第四NMOS管的源极与所述第十二NMOS管的漏极、所述第十二NMOS管的栅极均相互耦接，所述第四NMOS管的漏极与所述第一稳压二极管的第二端口、所述偏置信号产生电路的第二输出端均相互耦接；

所述第十二NMOS管，所述第十二NMOS管的源极与所述第十四NMOS管的栅极、所述第十四NMOS管的漏极均相互耦接；

所述第十四NMOS管，所述第十四NMOS管的源极与所述第十六NMOS管的栅极、所述第十六NMOS管的漏极均相互耦接；

所述第十六NMOS管，所述第十六NMOS管的源极与所述第四电阻的第一端口耦接；

所述第五NMOS管，所述第五NMOS管的源极与所述第十三NMOS管的漏极、所述第十三NMOS管的栅极均相互耦接，所述第五NMOS管的漏极与所述第二稳压二极管的第二端口、所述偏置信号产生电路的第三输出端均相互耦接；

所述第十三NMOS管，所述第十三NMOS管的源极与所述第十五NMOS管的栅极、所述第十五NMOS管的漏极均相互耦接；

所述第十五NMOS管，所述第十五NMOS管的源极与所述第十七NMOS管的栅极、所述第十七NMOS管的漏极均相互耦接；

所述第十七NMOS管，所述第十七NMOS管的源极与所述第五电阻的第一端口耦接。

6.根据权利要求1至5任一项所述的偏置启动电路，其特征在于，所述偏置信号产生电路为偏置电流产生电路，用于产生零温度系数偏置电流信号。

7.根据权利要求6所述的偏置启动电路，其特征在于，所述偏置电流产生电路包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第四稳压二极管、第五稳压二极管，其中：

所述第一PMOS管，所述第一PMOS管的栅极与所述第三PMOS管的栅极、所述第二PMOS管的漏极、所述第六电阻的第一端口、所述启动电路的第一输入端均相互耦接，所述第一PMOS管的源极与所述第一PMOS管的衬底、所述第三PMOS管的源极、所述第三PMOS管的衬底、所述第二PMOS管的衬底、所述第四PMOS管的衬底、所述启动电路的电源，均相互耦接至电源电压，所述第一PMOS管的漏极与所述第二PMOS管的源极耦接；

所述第三PMOS管，所述第三PMOS管的漏极与所述第四PMOS管的源极耦接；

所述第二PMOS管，所述第二PMOS管的栅极与所述第四PMOS管的栅极、所述第六电阻的第二端口、所述第七NMOS管的漏极、所述启动电路的第二输入端均相互耦接；

所述第四PMOS管，所述第四PMOS管的漏极与所述第七电阻的第一端口、所述第七NMOS管的栅极、所述第九NMOS管的栅极、所述第五稳压二极管的第一端口均相互耦接；

所述第七电阻，所述第七电阻的第二端口与所述第九NMOS管的漏极、所述第六NMOS管的栅极、所述第八NMOS管的栅极、所述第四稳压二极管的第一端口均相互耦接；

所述第七NMOS管，所述第七NMOS管的源极、所述第七NMOS管的衬底与所述第六NMOS管的漏极耦接；

所述第九NMOS管，所述第九NMOS管的源极、所述第九NMOS管的衬底与所述第八NMOS管的漏极耦接；

所述第六NMOS管，所述第六NMOS管的源极与所述第八电阻的第一端口、所述第九电阻的第一端口均相互耦接；

所述第八NMOS管，所述第八NMOS管的源极与所述第十一NMOS管的栅极、所述第十一NMOS管的漏极、所述第十电阻的第一端口均相互耦接；

所述第八电阻，所述第八电阻的第二端口与所述第十NMOS管的栅极、所述第十NMOS管的漏接均相互耦接；

所述第九电阻，所述第九电阻的第二端口与所述第十NMOS管的源极、所述第十一NMOS管的源极、所述第十电阻的第二端口、所述第四稳压二极管的第二端口、所述第五稳压二极管的第二端口、所述第六NMOS管的衬底、所述第八NMOS管的衬底、所述第十NMOS管的衬底、所述第十一NMOS管的衬底、所述启动电路的地，均相互耦接至地。

8.根据权利要求7所述的偏置启动电路，其特征在于，所述第七电阻的第二端口还与所述启动电路耦接。

9.根据权利要求1至5任一项所述的偏置启动电路，其特征在于，所述偏置信号产生电路为基准电压产生电路，用于产生零温度系数偏置电压信号。

10.一种集成高压电路，其特征在于，包括权利要求1至9任一项所述的偏置启动电路。

11.一种集成低压电路，其特征在于，包括权利要求1至9任一项所述的偏置启动电路。

Images