JP2016105582A - 増幅回路用バイアス回路とその制御方法、並びに信号増幅装置 - Google Patents

Abstract

【課題】増幅回路の動作を高速でオン／オフすることができる増幅回路用バイアス回路を提供する。【解決手段】増幅回路用バイアス回路２は、第１の抵抗Ｒ１及びデカップリングキャパシタＣ１と、第１のトランジスタＮ１を含む。第１のレプリカ回路３は、スイッチＳＷ１１、ＳＷ１２と、第２の抵抗Ｒ１１及びキャパシタＣ１１と、第２のトランジスタＮ１１とを含む。第２のレプリカ回路４は、第３のトランジスタＮ１１を含む。比較器５は、擬似バイアス電圧ＶＤＵＭを基準電圧ＶＲＥＦと比較する。回路コントローラ１０とスイッチ制御信号発生器１１は、比較結果に基づいてスイッチＳＷ１、ＳＷ２を制御して第１のトランジスタを流れる電流の電流量を減少させる。【選択図】図１

Description

本開示は、増幅回路のためのバイアス回路とその制御方法、並びに上記バイアス回路を備えた信号増幅装置に関する。

７９ＧＨｚ帯レーダとして、現在主流であるＦＭ−ＣＷ方式では、常時ＦＭ変調された信号を送信する。そのため、消費電力で不利である。一方、今後採用が期待されるパルスレーダ方式は、変調パルスを用い、距離分解能を向上させる（例えば、非特許文献１参照）。この方式では、一定時間毎にパルス送信を繰り返すので間欠送信でき、低消費電力化できる。

特開２０１０−１１４７３６号公報

M. Kanemaru, et al., "79 GHz CMOS circuits for phase/amplitude calibration in high resolution beamforming radar systems,", Proceedings of Rader Conference (EuRAD), 2013 European, IEEE, pp.303-306, October 2013.

本開示の一実施形態は、増幅回路の動作を高速でオン／オフすることができる増幅回路用バイアス回路を提供する。

本開示の一実施形態に係る増幅回路用バイアス回路は、第１の回路と、バイアス電圧発生回路と、１又は複数のスイッチと、第１のレプリカ回路と、第２のレプリカ回路と、比較器と、制御回路とを備える。第１の回路は、第１の抵抗及びデカップリングキャパシタを含み、増幅回路にバイアス電圧を供給する。バイアス電圧発生回路は、上記第１の回路に接続されて上記バイアス電圧を発生する第１のトランジスタを含み、上記第１の抵抗を介してデカップリングキャパシタに充電する。１又は複数のスイッチは、上記第１のトランジスタを流れる電流の電流量を変化させる。第１のレプリカ回路は、第２の抵抗及びキャパシタを含む第２の回路と、上記第２の回路に接続されて擬似バイアス電圧を発生する第２のトランジスタとを含む。第２のレプリカ回路は、基準電圧を発生する第３のトランジスタを含む。比較器は、上記擬似バイアス電圧を上記基準電圧と比較し、当該比較結果を示す比較結果信号を出力する。制御回路は、上記比較結果信号に基づいて、上記擬似バイアス電圧が上記基準電圧に到達し又は上記基準電圧を超えたときに上記１又は複数のスイッチを制御して上記第１のトランジスタを流れる電流の電流量を減少させる。

本開示の一実施形態に係るバイアス回路によれば、増幅回路の動作を高速でオン／オフすることができる。

実施形態１に係る高周波増幅回路１及びバイアス回路２とその周辺回路の構成を示す回路図である。 図１の回路動作を示す各信号のタイミングチャートである。 実施形態２に係る高周波増幅回路１のためのバイアス回路２Ａとその周辺回路の構成を示す回路図である。 実施形態３に係る高周波増幅回路１のためのバイアス回路２Ｂの構成を示す回路図である。

（本開示の基礎となった知見）
パルスレーダ方式は、一定時間毎にパルス送信を繰り返すので間欠送信でき、低消費電力化できる。しかし、パルスレーダ方式でも、送信していない期間もパワーアンプ（ＰＡ）他のバイアス電流が流れる。必要な送信デューティ比（約１０％）に合せて、バイアス電流をオン／オフさせても、回路起動時間（約２０％）程度が必要で、効果的な低消費電流化の妨げとなっていた。そこで、高速な回路起動方法が必要である。具体的には、１００ｎｓ未満の起動時間が望まれる。更に、１０ｎｓから数十ｎｓの起動時間が望まれる。

例えば特許文献１では、低雑音で１００ナノ秒以下の起動及び停止による高速な間欠動作を可能とするために、入力端子からトランジスタのゲートに容量を介して信号、第１の抵抗を介してバイアス電圧を入力し、ドレインから増幅した信号を出力する第１の増幅器と、第１の増幅器の出力信号を容量を介して差動接続された一方のトランジスタのゲートに、第２の抵抗を介して差動接続された他方のトランジスタのゲートに入力し、各ドレインから増幅した差動信号を出力する第２の増幅器と、第１及び第２の増幅器と電源との間の接続状態を第１の制御信号に応じてオン／オフし、第１及び第２の増幅器の動作状態及び休止状態を制御する間欠動作制御手段とを備えた低雑音増幅器（ＬＮＡ）において、動作状態から休止状態へ遷移するとき、または休止状態から動作状態に遷移するときに、第１及び第２の抵抗の抵抗値を所定時間だけ下げた状態に設定して遷移させる状態遷移制御手段を備える。

すなわち、特許文献１では、バイアス抵抗である第１の抵抗と並列にスイッチを設け、起動時にこのスイッチを閉じることで迅速にバイアス電圧を所定電圧に設定する。しかしながら、ミリ波などの高周波増幅回路のバイアスラインにスイッチ素子を設けると、高周波増幅回路の電気的特性が変化して所望の特性を得ることができず、例えば、相互変調歪みなどの原因となるという問題点があった。

そこで本発明者らは、例えばミリ波などの高周波増幅回路のためのバイアス回路において、高周波増幅回路の電気的特性を変化させずに、高周波増幅回路の動作を高速でオン／オフすることができる高周波増幅回路用バイアス回路を提供すべく、鋭意研究した。本開示の一実施形態に係るバイアス回路によれば、デカップリングキャパシタを高速充電させることができ、しかも高周波増幅器のバイアス部分にスイッチ（ＭＯＳトランジスタなど）が無いことで、高周波増幅器の電気的特性を変化させずに高周波増幅回路の動作をオン／オフすることができる。これにより、例えば高周波増幅回路を用いて間欠送信させたときに余分な起動時間を低減でき、低消費電力化できる。

以下、本開示に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。

実施形態１．
図１は実施形態１に係る高周波増幅回路１及びバイアス回路２とその周辺回路の構成を示す回路図である。実施形態１に係る回路は、図１に示すように、例えばミリ波信号などの高周波信号を増幅する高周波増幅回路１と、バイアス回路２と、バイアス回路２のレプリカ回路３，４と、比較器５と、回路コントローラ１０と、スイッチ制御信号発生器１１とを備えて構成される。高周波信号は、３０ＧＨｚ以上の信号であってもよい。

図１において、例えばミリ波などの高周波信号を高周波増幅するＮチャンネルＭＯＳトランジスタＮ１０と、端子Ｔ１〜Ｔ３と、変成器ＴＲ１と、高周波阻止用インダクタＬ１とを備える。バイアス回路２からのバイアス電圧ＶＧが端子Ｔ３及びインダクタＬ１を介してＮチャンネルＭＯＳトランジスタＮ１０のゲートに印加され、電源電圧ＶＤＤが変成器ＴＲ１の１次側を介してＮチャンネルＭＯＳトランジスタＮ１０のドレインに接続される。また、変成器ＴＲ１の２次側の一方の端子は端子Ｔ２に接続され、他方の端子は接地される。端子Ｔ１に入力される高周波信号はＮチャンネルＭＯＳトランジスタＮ１０のゲートに入力されて増幅された後、変成器ＴＲ１を介して端子Ｔ２から出力される。

バイアス回路２は、ＰチャンネルＭＯＳトランジスタＰ１，Ｐ２と、ＮチャンネルＭＯＳトランジスタＮ１と、定電流Ｉｒｅｆを有する電流源２１と、抵抗Ｒ１と、デカップリングキャパシタＣ１と、スイッチＳＷ１，ＳＷ２と、端子Ｔ１１とを備える。バイアス回路２において、電源電圧ＶＤＤと接地との間に、互いに短絡されたゲート及びドレインを有するＰチャンネルＭＯＳトランジスタＰ２と、電流源２１とが接続される。ＰチャンネルＭＯＳトランジスタＰ２と並列に、スイッチ制御信号ＳＷＯＦＦにより制御されるスイッチＳＷ２が接続される。電流源２１と並列に、スイッチ制御信号ＳＷＣによりオン／オフが制御されるスイッチＳＷ１が接続される。また、電源電圧ＶＤＤと接地との間に、ＰチャンネルＭＯＳトランジスタＰ１と、互いに短絡されたゲート及びドレインを有するＮチャンネルＭＯＳトランジスタＮ１が接続される。ＮチャンネルＭＯＳトランジスタＮ１のゲートは抵抗Ｒ１を介して端子Ｔ１１に接続されるとともに、デカップリングキャパシタＣ１を介して接地される。

なお、バイアス回路２において、端子Ｔ１１、抵抗Ｒ１、デカップリングキャパシタＣ１、スイッチＳＷ１及びスイッチＳＷ２以外の回路（即ち、チャンネルＭＯＳトランジスタＰ１，Ｐ２と、ＮチャンネルＭＯＳトランジスタＮ１と、電流源２１とを備えた回路）をバイアス電圧発生回路２０という。

以上の様に構成されたバイアス回路２において、スイッチＳＷ２をオンしているときは、ＰチャンネルＭＯＳトランジスタＰ２には電流が流れず、バイアス回路２はバイアス電圧ＶＧを発生しない。バイアス回路２において、ＰチャンネルＭＯＳトランジスタＰ１，Ｐ２はカレントミラー回路を構成しており、スイッチＳＷ２をオフしたとき、ＰチャンネルＭＯＳトランジスタＰ２に流れる電流に対応する電流がＰチャンネルＭＯＳトランジスタＰ１及びＮチャンネルＭＯＳトランジスタＮ１に流れる。

ここで、スイッチＳＷ２をオフしてスイッチＳＷ１をオンしたとき、ＰチャンネルＭＯＳトランジスタＰ２に流れる比較的大きな電流に対応する電流がＰチャンネルＭＯＳトランジスタＰ１及びＮチャンネルＭＯＳトランジスタＮ１に流れる。そのときのＮチャンネルＭＯＳトランジスタＮ１のドレイン電圧ＶＤを、抵抗Ｒ１を介してデカップリングキャパシタＣ１に印加することでデカップリングキャパシタＣ１を急速充電してバイアス電圧ＶＧを上昇させる。これにより、デカップリングキャパシタＣ１の充電は１００ｎｓ未満で完了する。さらに、スイッチＳＷ１をオフしたとき、ＰチャンネルＭＯＳトランジスタＰ２に流れる所定の電流に対応する電流がＰチャンネルＭＯＳトランジスタＰ１及びＮチャンネルＭＯＳトランジスタＮ１に流れる。そのときのＮチャンネルＭＯＳトランジスタＮ１のドレイン電圧を抵抗Ｒ１及び端子Ｔ１１を介してバイアス電圧ＶＧとして高周波増幅回路１に出力する。

レプリカ回路３は、バイアス回路２のレプリカ回路であって、ＰチャンネルＭＯＳトランジスタＰ１１，Ｐ１２と、ＮチャンネルＭＯＳトランジスタＮ１１と、定電流Ｉｒｅｆ／Ｍを有する電流源２１ａと、抵抗Ｒ１１と、キャパシタＣ１１と、スイッチＳＷ１１，ＳＷ１２とを備えて、以下の点を除いてバイアス回路２と同様に構成される。ここで、Ｍは１以上の数である。Ｍは、自然数であってもよい。Ｍを自然数にすることにより、歩留まりを向上させることができる。
（１）ＰチャンネルＭＯＳトランジスタＰ１１のトランジスタサイズはＰチャンネルＭＯＳトランジスタＰ１のトランジスタサイズの１／Ｍである。
（２）ＰチャンネルＭＯＳトランジスタＰ１２のトランジスタサイズはＰチャンネルＭＯＳトランジスタＰ２のトランジスタサイズの１／Ｍである。
（３）ＮチャンネルＭＯＳトランジスタＮ１１のトランジスタサイズはＮチャンネルＭＯＳトランジスタＮ１のトランジスタサイズの１／Ｍである。
（４）電流源２１ａの電流は定電流Ｉｒｅｆ／Ｍを流す。
（５）抵抗Ｒ１１は抵抗Ｒ１の抵抗値の１／Ｍである。
なお、キャパシタＣ１１はデカップリングキャパシタＣ１と同一容量を有する。また、レプリカ回路３において、抵抗Ｒ１１、キャパシタＣ１１、スイッチＳＷ１１及びＳＷ１２以外の回路（即ち、チャンネルＭＯＳトランジスタＰ１１，Ｐ１２と、ＮチャンネルＭＯＳトランジスタＮ１１と、電流源２１ａとを備えた回路）をバイアス電圧発生回路２０Ａという。

以上のように構成されたレプリカ回路３は、トランジスタサイズ等が異なることを除いてバイアス回路２と同様に、バイアス回路２と同様のバイアス電圧波形を有するバイアス電圧を発生し、当該バイアス電圧を擬似バイアス電圧ＶＤＵＭとして比較器５の非反転入力端子に出力する。

レプリカ回路４は、バイアス回路２の別のレプリカ回路であって、ＰチャンネルＭＯＳトランジスタＰ１１，Ｐ１２と、ＮチャンネルＭＯＳトランジスタＮ１１と、定電流Ｉｒｅｆ／Ｍを有する電流源２１ａとを備えるバイアス電圧発生回路２０Ａを含む。レプリカ回路４は、以下の点を除いてバイアス回路２と同様に構成される。ここで、Ｍは１以上の数である。Ｍは、自然数であってもよい。
（１）ＰチャンネルＭＯＳトランジスタＰ１１のトランジスタサイズはＰチャンネルＭＯＳトランジスタＰ１のトランジスタサイズの１／Ｍである。
（２）ＰチャンネルＭＯＳトランジスタＰ１２のトランジスタサイズはＰチャンネルＭＯＳトランジスタＰ２のトランジスタサイズの１／Ｍである。
（３）ＮチャンネルＭＯＳトランジスタＮ１１のトランジスタサイズはＮチャンネルＭＯＳトランジスタＮ１のトランジスタサイズの１／Ｍである。
（４）電流源２１ａの電流は定電流Ｉｒｅｆ／Ｍを流す。
（５）抵抗Ｒ１及びキャパシタＣ１を設けない。
（６）スイッチＳＷ１及びＳＷ２を設けない。
レプリカ回路３，４において、トランジスタサイズ、抵抗値及び定電流値を１／Ｍにしているのは、レプリカ回路３，４での消費電力を抑えつつ同様の動作をさせるためである。

なお、レプリカ回路４は、レプリカ回路３と同様の回路構成を有する。

以上のように構成されたレプリカ回路４において、ＰチャンネルＭＯＳトランジスタＰ１１，Ｐ１２はカレントミラー回路を構成している。よって、ＰチャンネルＭＯＳトランジスタＰ１２に流れる電流に対応する電流がＰチャンネルＭＯＳトランジスタＰ１１及びＮチャンネルＭＯＳトランジスタＮ１１に流れる。そのとき、ＮチャンネルＭＯＳトランジスタＮ１１のドレイン電圧ＶＤが発生する。ＮチャンネルＭＯＳトランジスタＮ１１は、当該ドレイン電圧ＶＤを基準電圧ＶＲＥＦとして比較器５の反転入力端子に出力する。

比較器５は擬似バイアス電圧ＶＤＵＭを基準電圧ＶＲＥＦと比較して、比較結果を示す比較結果信号ＣＯＭＰを発生してスイッチ制御信号発生器１１に出力する。回路コントローラ１０は、高周波増幅回路１の出力信号の送信期間を示す送信期間信号ＳＩＳ及びリセット信号ＳＲを含む所定の制御信号、及びスイッチＳＷ２のオン／オフを制御するスイッチ制御信号ＳＷＯＦＦを発生する。回路コントローラ１０は、リセット信号ＳＲをスイッチ制御信号発生器１１に出力する。スイッチ制御信号発生器１１は比較結果信号ＣＯＭＰ及び制御信号に基づいて、スイッチＳＷ１のスイッチ制御信号ＳＷＣを発生して出力する。

図２は図１の回路動作を示す各信号のタイミングチャートである。初期状態において、スイッチＳＷ２，ＳＷ１２はともにオンとされ、バイアス回路２及びレプリカ回路３の動作は停止している。時刻ｔ１において、回路コントローラ１０は、リセット信号ＳＲをオン状態にするとともに、スイッチ制御信号ＳＷＯＦＦを用いてスイッチＳＷ２及びＳＷ１２をオフにする。次いで、回路コントローラ１０は、時刻ｔ２において、リセット信号ＳＲをオフ状態にする。スイッチ制御信号発生器１１は、時刻ｔ２においてスイッチ制御信号ＳＷＣをオフからオンの状態にし、スイッチＳＷ１及びＳＷ１１をオフからオンにする。これにより、ＰチャンネルＭＯＳトランジスタＰ２に流れる電流は増大して、それに対応しＰチャンネルＭＯＳトランジスタＰ１に流れる電流も増大するので、ＮチャンネルＭＯＳトランジスタＮ１のドレイン電圧ＶＤも増大してデカップリングキャパシタＣ１を急速に充電することができる。これにより、バイアス電圧ＶＧが上昇する。

また、レプリカ回路３のＰチャンネルＭＯＳトランジスタＰ１２に流れる電流も増大して、それに対応しＰチャンネルＭＯＳトランジスタＰ１１に流れる電流も増大するので、ＮチャンネルＭＯＳトランジスタＮ１１のドレイン電圧ＶＤも増大してキャパシタＣ１１を急速に充電する。よって、擬似バイアス電圧ＶＤＵＭも上昇し、擬似バイアス電圧ＶＤＵＭが基準電圧ＶＲＥＦに到達又は基準電圧ＶＲＥＦを超えると（時刻ｔ３）、比較結果信号ＣＯＭＰはローレベルからハイレベルになる。これに基づいて、スイッチ制御信号発生回路１１は、スイッチ制御信号ＳＷＣをオフ状態にすることで、スイッチＳＷ１及びＳＷ１１をオフにする。これにより、ＭＯＳトランジスタＰ１、Ｐ１１に流れる電流が減少する。よって、バイアス電圧ＶＧが上がりすぎることを防ぐことができる。その後、回路コントローラ１０は、予め定められた時刻ｔ４で送信期間信号ＳＩＳを発生して、ベースバンド部などの送信信号を発生させる回路に送信する。

また、スイッチＳＷ１及びＳＷ１１がオフすることにより、擬似バイアス電圧ＶＤＵＭ及びＶＧは、暫く緩やかに上昇した後、トランジスタＮ１，Ｎ１１の放電により、緩やかに低下する。回路コントローラ１０は、予め定められた時刻ｔ５で送信期間信号ＳＩＳをオフとし、スイッチ制御信号ＳＷＯＦＦをオンにする。これにより、スイッチＳＷ２，ＳＷ１２はオンされて、バイアス回路２及びレプリカ回路３の動作が停止される。また、デカップリングキャパシタＣ１及びキャパシタＣ１１が抵抗Ｒ１、Ｒ１１及びトランジスタＮ１、Ｎ１１を通じて放電され、バイアス電圧ＶＧ及び擬似バイアス電圧ＶＤＵＭが０に戻る。

以上のように構成された実施形態１においては、スイッチをバイアス抵抗と並列に設けるのではなく、スイッチＳＷ１を電流源２１と並列に設ける。よって、スイッチＳＷ２をオンしてバイアス回路２をオフ状態にしたときの電気的特性の劣化などの悪影響を無くすことができる。しかし、この方法では、スイッチＳＷ１がオンのときＰチャンネルＭＯＳトランジスタＰ１のドレイン電圧ＶＤが電源電圧ＶＤＤなので、スイッチＳＷ１をオフにするタイミングを正確に制御しないと、バイアス電圧ＶＧが上がりすぎる可能性がある。この対策として、バイアス回路２と同様の回路構成を有するレプリカ回路３及び所望の基準電圧ＶＲＥＦを出力するレプリカ回路４を設ける。これらの回路の出力を比較し、この比較結果に基づいてスイッチＳＷ１を制御することで、バイアス電圧ＶＧが所望の電圧ＶＲＥＦに達した際に正確にスイッチＳＷ１をオフさせることができる。これにより、Ｒ１Ｃ１の時定数よりも高周波増幅回路１の動作の立ち上げを高速化できかつ高周波増幅回路１に対して電気的特性の影響を与えず、消費電流を低下させることができる。

以上の実施形態１において、高周波増幅回路１を開示しているが、これは一例を図示しているのにすぎず、バイアス電圧ＶＧを用いる高周波増幅回路であればよい。

実施形態２．
図３は実施形態２に係る高周波増幅回路１のためのバイアス回路２Ａとその周辺回路の構成を示す回路図である。実施形態２の回路は、実施形態１の回路に比較して以下の点が異なる。他の部分は実施形態１の回路と同じである。
（１）バイアス回路２に代えて、バイアス回路２Ａを備える。
（２）スイッチ制御信号発生器１１に代えて、遅延型フリップフロップ１１Ａを備える。
（３）実施形態１のレプリカ回路３に代えて、バイアス回路２Ａと同様の回路構成を有するレプリカ回路３を備える。
以下、相違点について詳述する。

バイアス回路２Ａは、実施形態１に係るバイアス回路２において、実施形態１に係るスイッチＳＷ１，ＳＷ２に代えて、スイッチＳＷ３，ＳＷ４を備える。ここで、電源電圧ＶＤＤはスイッチＳＷ３及び接続点３１を介してＮチャンネルＭＯＳトランジスタＮ１のドレインに接続され、ＰチャンネルＭＯＳトランジスタＰ１のドレインは接続点３１に接続され、かつスイッチＳＷ４を介して接地される。実施形態２に係るレプリカ回路３は、当然、実施形態１に係るレプリカ回路３において、スイッチの配置をバイアス回路２Ａと同じ位置に変更したものである。すなわち、スイッチＳＷ１１及びＳＷ１２に代えて２つのスイッチを設ける。これら２つのスイッチの一方は、ＮチャンネルＭＯＳトランジスタＮ１１とＰチャンネルＭＯＳトランジスタＰ１１との接続点と電源電圧ＶＤＤとの間に配置される。他方のスイッチは、該接続点と接地との間に配置される。

遅延型フリップフロップ１１Ａの入力端子（Ｄ）にはハイレベルの電源電圧ＶＤＤが印加され、比較器５からの比較結果信号ＣＯＭＰがクロック入力端子（ＣＫ）に入力される。回路コントローラ１０からのリセット信号ＳＲは遅延型フリップフロップ１１Ａのリセット入力端子に入力される。また、回路コントローラ１０はスイッチＳＷ４のオン／オフを制御するスイッチ制御信号ＳＷＯＦＦを発生してスイッチＳＷ４に出力する。遅延型フリップフロップ１１Ａはリセット信号ＳＲに基づいてリセットされた後、クロック入力端子（ＣＫ）に入力される比較結果信号ＣＯＭＰに基づいて入力端子（Ｄ）に入力される信号を一時的に保持し、反転出力端子（ＮＱ）からスイッチ制御信号ＳＷＣとして出力するとともに、非反転出力端子（Ｑ）からスイッチ制御信号ＳＷＣＢを出力する。

以上のように構成されたバイアス回路２Ａでは、実施形態１のバイアス回路２のように、ＰチャンネルＭＯＳトランジスタＰ１，Ｐ２で構成されるカレントミラー回路をオン／オフするのではなく、バイアス電圧発生用ＮチャンネルＭＯＳトランジスタＮ１の動作を直接にスイッチＳＷ４を用いてオン／オフする。また、バイアス回路２Ａでは、カレントミラー回路の電流を制御しない。すなわち、カレントミラー回路の電流を増減するのではなく、バイアス電圧発生用ＮチャンネルＭＯＳトランジスタＮ１の電流を直接にスイッチＳＷ３を用いて増減する。その他の実施形態２の動作は、図２を用いて説明した実施形態１の動作と同様である。これにより、実施形態１と同様に、Ｒ１Ｃ１の時定数よりも高周波増幅回路１の動作の立ち上げを高速化できかつ高周波増幅回路１に対して電気的特性の影響を与えず、消費電流を低下させることができる。

実施形態３．
図４は実施形態３に係る高周波増幅回路１のためのバイアス回路２Ｂの構成を示す回路図である。実施形態３の回路は、実施形態２の回路に比較して、以下の点が異なる。他の部分は実施形態２の回路と同じである。
（１）バイアス回路２Ａに代えて、バイアス回路２Ｂを備える。
（２）実施形態２のレプリカ回路３に代えて、バイアス回路２Ｂと同様の回路構成を有するレプリカ回路３を備える。
なお、回路コントローラ１０及び遅延型フリップフロップ１１Ａは、図３に図示された実施形態２に係るものを用いる。

バイアス回路２Ｂは実施形態２のバイアス回路２Ａに比較して以下の点が異なる。他の部分は実施形態２のバイアス回路２Ａと同一である。
（１）スイッチＳＷ３に代えて、スイッチ制御信号ＳＷＣによりオン／オフが制御されるスイッチＳＷ５と、スイッチ制御信号ＳＷＣの反転信号であるスイッチ制御信号ＳＷＣＢによりオン／オフが制御されるＳＷ６とを備える。また、スイッチＳＷ４に代えて、実施形態１と同様にスイッチＳＷ２を備える。
（２）ＰチャンネルＭＯＳトランジスタＰ１，Ｐ２のトランジスタサイズのＫ倍（Ｋ＞１）のトランジスタサイズを有するＰチャンネルＭＯＳトランジスタＰ３をさらに備える。

図４のバイアス回路２Ｂにおいて、ＰチャンネルＭＯＳトランジスタＰ１，Ｐ２の各ゲートは接続点３２及びスイッチＳＷ５を介してＰチャンネルＭＯＳトランジスタＰ３のゲートに接続され、当該ＰチャンネルＭＯＳトランジスタＰ３のゲートはスイッチＳＷ６を介して電源電圧ＶＤＤに接続される。電源電圧ＶＤＤはＰチャンネルＭＯＳトランジスタＰ３を介してＮチャンネルＭＯＳトランジスタＮ１のドレインに接続される。実施形態３に係るレプリカ回路３は、当然、実施形態１に係るレプリカ回路３において、スイッチの配置をバイアス回路２Ｂと同じ位置に変更し、且つ、ＰチャンネルＭＯＳトランジスタＰ３の１／Ｍのサイズのトランジスタを追加したものである。すなわち、追加したトランジスタは、ＮチャンネルＭＯＳトランジスタＮ１１とＰチャンネルＭＯＳトランジスタＰ１１との接続点（第１の接続点）と電源電圧ＶＤＤとの間に配置される。また、スイッチＳＷ１１に代えて２つのスイッチを設ける。これら２つのスイッチの一方は、電流源２１ａとＰチャンネルＭＯＳトランジスタＰ１２との接続点（第２の接続点）と追加したトランジスタのゲートとの間に配置される。他方のスイッチは、電源電圧ＶＤＤと追加したトランジスタのゲートとの間に配置される。

以上のように構成されたバイアス回路２Ｂでは、実施形態１のバイアス回路２のように、ＰチャンネルＭＯＳトランジスタＰ１，Ｐ２で構成されるカレントミラー回路をスイッチＳＷ２を用いてオン／オフする。しかし、バイアス回路２Ｂでは、カレントミラー回路の電流を制御しない。すなわち、カレントミラー回路の電流を増減するのではなく、バイアス回路２ＢのトランジスタＮ１に接続されるカレントミラー制御用ＰチャンネルＭＯＳトランジスタＰ３の動作を直接にスイッチＳＷ５，ＳＷ６を用いてオン／オフする。ここで、スイッチＳＷ５，ＳＷ６は互いに反転するスイッチ制御信号ＳＷＣ，ＳＷＣＢで制御される。その他の実施形態３の動作は、図２を用いて説明した実施形態１の動作と同様である。スイッチＳＷ５がオンでかつスイッチＳＷ６がオフである期間においては、ＰチャンネルＭＯＳトランジスタＰ３により、実施形態１，２に比較してＫ倍の電流がＮチャンネルＭＯＳトランジスタＮ３に流れる。その結果、充電キャパシタＣ１への充電を早くすることができる。

本実施形態３によれば、実施形態１，２と同様に、Ｒ１Ｃ１の時定数よりも高周波増幅回路１の動作の立ち上げを高速化できかつ高周波増幅回路１に対して電気的特性の影響を与えず、消費電流を低下させることができる。

なお、カレントミラー回路を構成するＰチャンネルＭＯＳトランジスタＰ１，Ｐ２は、高周波増幅回路１のバイアス回路２のための電流源用ＮチャンネルＭＯＳトランジスタＮ１の動作点を決めるので、このカレントミラー回路自体をオン／オフすることでスイッチング速度を速めることはできない。

上述した実施形態１〜３では、ＭＯＳトランジスタを用いた。しかし、ＭＯＳトランジスタ以外を用いてもよい。例えば、ＭＯＳトランジスタに代えてバイポーラトランジスタを用いてもよい。また、実施形態１〜３において、Ｐチャンネルのトランジスタに代えてＮチャンネルのトランジスタを用い、Ｎチャンネルのトランジスタに代えてＰチャンネルのトランジスタを用いてもよい。さらに、上述した実施形態１〜３では、カレントミラー回路を用いた。しかし、カレントミラー回路以外を用いてバイアス電圧、擬似バイアス電圧及び基準電圧を発生させてもよい。例えば、ダイオードを用いた回路によって、バイアス電圧、擬似バイアス電圧及び基準電圧を発生させてもよい。また、実施形態１〜３の構成を組み合わせてもよい。例えば、実施形態１において、スイッチ制御信号発生器１１に代えて、遅延型フリップフロップ１１Ａを用いてもよい。また、実施形態２又は３において、遅延型フリップフロップ１１Ａに代えて、スイッチ制御信号発生器１１を用いてもよい。

図１及び３に示した回路コントローラ１０、スイッチ制御信号発生器１１及び遅延型フリップフロップ１１Ａは、半導体装置、半導体集積回路（ＩＣ）、又はＬＳＩ（ｌａｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ）を含む一つ又は複数の電子回路によって実現されてもよい。ＬＳＩ又はＩＣは、一つのチップに集積されてもよいし、複数のチップを組み合わせて構成されてもよい。例えば、記憶素子以外の機能ブロックは、一つのチップに集積されてもよい。ここでは、ＬＳＩやＩＣと呼んでいるが、集積の度合いによって呼び方が変わり、システムＬＳＩ、ＶＬＳＩ（ｖｅｒｙ ｌａｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ）、若しくはＵＬＳＩ（ｕｌｔｒａ ｌａｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ）と呼ばれるかもしれない。ＬＳＩの製造後にプログラムされる、Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ（ＦＰＧＡ）、又はＬＳＩ内部の接合関係の再構成又はＬＳＩ内部の回路区画のセットアップができるｒｅｃｏｎｆｉｇｕｒａｂｌｅ ｌｏｇｉｃ ｄｅｖｉｃｅも同じ目的で使うことができる。

さらに、回路コントローラ１０及びスイッチ制御信号発生器１１の、全部又は一部の機能又は処理は、ソフトウエアによって実行することが可能である。この場合、ソフトウエアは一つ又は複数のＲＯＭ、光ディスク、ハードディスクドライブ、などの非一時的記録媒体に記録され、ソフトウエアが、処理装置（ｐｒｏｃｅｓｓｏｒ）によって実行された場合に、ソフトウエアは、ソフトウエア内の特定の機能を、処理装置（ｐｒｏｃｅｓｓｏｒ）と周辺のデバイスに実行させる。システム又は装置は、ソフトウエアが記録されている一つ又は複数の非一時的記録媒体、処理装置（ｐｒｏｃｅｓｓｏｒ）、及び必要とされるハードウエアデバイス、例えばインターフェース、を備えていても良い。

実施形態のまとめ．
第１の態様に係る高周波増幅回路用バイアス回路は、所定のバイアス電圧発生回路により所定のバイアス電圧を発生して抵抗を介してデカップリングキャパシタに充電して高周波増幅回路に供給する、高周波増幅回路用バイアス回路であって、
上記バイアス回路は、
上記デカップリングキャパシタに急速に充電する急速充電回路と、
上記バイアス電圧発生回路と同様の回路と、上記抵抗と同様の抵抗と、上記デカップリングキャパシタと同様のキャパシタとを含み、上記バイアス回路と同様の擬似バイアス電圧を発生する第１のレプリカ回路と、
上記バイアス電圧発生回路と同様に回路構成を含み、所定の基準電圧を発生する第２のレプリカ回路と、
上記擬似バイアス電圧を上記基準電圧と比較して比較結果信号を発生して出力する比較手段と、
上記比較結果信号に基づいて、上記擬似バイアス電圧が上記基準電圧を超えたときに上記急速充電回路の動作を停止させる制御手段とを備える。

第２の態様に係る高周波増幅回路用バイアス回路は、上記第１の態様に係る高周波増幅回路用バイアス回路において、上記バイアス電圧発生回路は、
電源電圧と接地との間に接続された、第１のＰチャンネルＭＯＳトランジスタ及び電流源と、
上記電源電圧と接地との間に接続された、第２のＰチャンネルＭＯＳトランジスタ及びバイアス電圧発生用ＮチャンネルＭＯＳトランジスタと、
上記電流源と並列に接続されたスイッチとを備え、
上記第１のＰチャンネルＭＯＳトランジスタと上記第２のＰチャンネルＭＯＳトランジスタとはカレントミラー回路を構成し、
上記制御手段は、上記スイッチをオンすることにより上記急速充電回路を動作させた後、上記擬似バイアス電圧が上記基準電圧を超えたときに上記スイッチをオフすることにより上記急速充電回路の動作を停止させる。

第３の態様に係る高周波増幅回路用バイアス回路は、上記第１の態様に係る高周波増幅回路用バイアス回路において、上記バイアス電圧発生回路は、
電源電圧と接地との間に接続された、第１のＰチャンネルＭＯＳトランジスタ及び電流源と、
上記電源電圧と接地との間に接続点を介して接続された、第２のＰチャンネルＭＯＳトランジスタ及びバイアス電圧発生用ＮチャンネルＭＯＳトランジスタと、
上記電源電圧と上記接続点との間に接続されたスイッチとを備え、
上記第１のＰチャンネルＭＯＳトランジスタと上記第２のＰチャンネルＭＯＳトランジスタとはカレントミラー回路を構成し、
上記制御手段は、上記スイッチをオンすることにより上記急速充電回路を動作させた後、上記擬似バイアス電圧が上記基準電圧を超えたときに上記スイッチをオフすることにより上記急速充電回路の動作を停止させる。

第４の態様に係る高周波増幅回路用バイアス回路は、上記第１の態様に係る高周波増幅回路用バイアス回路において、上記バイアス電圧発生回路は、
電源電圧と接地との間に接続点を介して接続された、第１のＰチャンネルＭＯＳトランジスタ及び電流源と、
上記電源電圧と接地との間に接続された、第２のＰチャンネルＭＯＳトランジスタ及びバイアス電圧発生用ＮチャンネルＭＯＳトランジスタと、
上記第１及び第２のＰチャンネルＭＯＳトランジスタよりも大きなトランジスタサイズを有する第３のＰチャンネルＭＯＳトランジスタと、
上記接続点と上記第３のＰチャンネルＭＯＳトランジスタのゲートとの間に接続されたスイッチとを備え、
上記第１のＰチャンネルＭＯＳトランジスタと上記第２のＰチャンネルＭＯＳトランジスタとはカレントミラー回路を構成し、
上記制御手段は、上記スイッチをオンすることにより上記急速充電回路を動作させた後、上記擬似バイアス電圧が上記基準電圧を超えたときに上記スイッチをオフすることにより上記急速充電回路の動作を停止させる。

第５の態様に係る高周波増幅回路は、高周波信号を増幅する高周波増幅回路であって、
第１〜第４の態様のうちのいずれか１つに記載のバイアス回路を備えた。

第６の態様に係る高周波増幅回路用バイアス回路の制御方法は、所定のバイアス電圧発生回路により所定のバイアス電圧を発生して抵抗を介してデカップリングキャパシタに充電して高周波増幅回路に供給する、高周波増幅回路用バイアス回路の制御方法であって、
上記バイアス回路は、
上記デカップリングキャパシタに急速に充電する急速充電回路と、
上記バイアス電圧発生回路と同様の回路と、上記抵抗と同様の抵抗と、上記充電キャパシタと同様の充電キャパシタとを含み、上記バイアス回路と同様の擬似バイアス電圧を発生する第１のレプリカ回路と、
上記バイアス電圧発生回路と同様の回路構成を含み、所定の基準電圧を発生する第２のレプリカ回路とを備え、
上記制御方法は、
比較手段が、上記擬似バイアス電圧を上記基準電圧と比較して比較結果信号を発生して出力することと、
制御手段が、上記比較結果信号に基づいて、上記擬似バイアス電圧が上記基準電圧を超えたときに上記急速充電回路の動作を停止させることとを含む。

以上の実施形態においては、ミリ波などの高周波信号を増幅する高周波増幅回路について開示しているが、本開示はこれに限らず、マイクロ波、準ミリ波、ミリ波などの高周波信号を増幅する高周波増幅回路に適用することができる。

第７の態様に係る増幅回路用バイアス回路は、
第１の抵抗及びデカップリングキャパシタを含み、増幅回路にバイアス電圧を供給する第１の回路と、
上記第１の回路に接続されて上記バイアス電圧を発生する第１のトランジスタを含み、上記第１の抵抗を介してデカップリングキャパシタに充電するバイアス電圧発生回路と、
上記第１のトランジスタを流れる電流の電流量を変化させる１又は複数のスイッチと、
第２の抵抗及びキャパシタを含む第２の回路と、上記第２の回路に接続されて擬似バイアス電圧を発生する第２のトランジスタとを含む第１のレプリカ回路と、
基準電圧を発生する第３のトランジスタを含む第２のレプリカ回路と、
上記擬似バイアス電圧を上記基準電圧と比較し、当該比較結果を示す比較結果信号を出力する比較器と、
上記比較結果信号に基づいて、上記擬似バイアス電圧が上記基準電圧に到達し又は上記基準電圧を超えたときに上記１又は複数のスイッチを制御して上記第１のトランジスタを流れる電流の電流量を減少させる制御回路とを備える。

第８の態様に係る増幅回路用バイアス回路は、上記第７の態様に係る高周波増幅回路用バイアス回路において、
上記バイアス電圧発生回路は、上記第１のトランジスタに接続された第１のカレントミラー回路を更に含み、
上記第１のレプリカ回路は、上記第２のトランジスタに接続された第２のカレントミラー回路を更に含み、
上記第２のレプリカ回路は、上記第３のトランジスタに接続された第３のカレントミラー回路を更に含む。

第９の態様に係る増幅回路用バイアス回路は、上記第８の態様に係る高周波増幅回路用バイアス回路において、
上記１又は複数のスイッチは、上記第１のカレントミラー回路に接続され、上記第１のカレントミラー回路を流れる電流を変化させることにより、上記第１のトランジスタを流れる電流を変化させる。

第１０の態様に係る増幅回路用バイアス回路は、上記第９の態様に係る高周波増幅回路用バイアス回路において、
上記バイアス電圧発生回路は、接地に接続された電流源を更に備え、
上記第１のトランジスタは接地に接続され、
上記第１のカレントミラー回路は、電源電圧と上記電流源との間に接続された第４のランジスタと、上記電源電圧と上記第１のトランジスタとの間に接続された第５のトランジスタとを備え、
上記１又は複数のスイッチは、上記電流源と並列に接続される。

第１１の態様に係る増幅回路用バイアス回路は、上記第１０の態様に係る高周波増幅回路用バイアス回路において、
上記第１、第２及び第３のトランジスタは、それぞれ、ＮチャンネルＭＯＳトランジスタであり、
上記第４及び第５のトランジスタは、それぞれ、ＰチャンネルＭＯＳトランジスタである。

第１２の態様に係る増幅回路用バイアス回路は、上記第８の態様に係る高周波増幅回路用バイアス回路において、上記１又は複数のスイッチは上記第１のトランジスタに接続される。

第１３の態様に係る増幅回路用バイアス回路は、上記第１２の態様に係る高周波増幅回路用バイアス回路において、
上記バイアス電圧発生回路は、接地に接続された電流源を更に備え、
上記第１のトランジスタは接地と第１の接続点との間に接続され、
上記第１のカレントミラー回路は、電源電圧と上記電流源との間に接続された第４のトランジスタと、上記電源電圧と上記第１の接続点との間に接続された第５のトランジスタとを備え、
上記１又は複数のスイッチは、上記電源電圧と上記第１の接続点との間に接続される。

第１４の態様に係る増幅回路用バイアス回路は、上記第１３の態様に係る高周波増幅回路用バイアス回路において、
上記第１、第２及び第３のトランジスタは、それぞれ、ＮチャンネルＭＯＳトランジスタであり、
上記第４及び第５のトランジスタは、それぞれ、ＰチャンネルＭＯＳトランジスタである。

第１５の態様に係る増幅回路用バイアス回路は、上記第８の態様に係る高周波増幅回路用バイアス回路において、
上記バイアス電圧発生回路は、上記第１のトランジスタに接続され、上記第１のカレントミラー回路よりも大きな電流を流す第６のトランジスタを更に含み、
上記１又は複数のスイッチは、上記第６のトランジスタをオフする。

第１６の態様に係る増幅回路用バイアス回路は、上記第１５の態様に係る高周波増幅回路用バイアス回路において、
上記バイアス電圧発生回路は、接地と第２の接続点との間に接続された電流源を更に備え、
上記第１のトランジスタは接地と第１の接続点との間に接続され、
上記第１のカレントミラー回路は、電源電圧と上記第２の接続点との間に接続された第４のトランジスタと、上記電源電圧と上記第１の接続点との間に接続された第５のトランジスタとを備え、
上記第６のトランジスタは、上記電源電圧と上記第１の接続点との間に接続され、
上記１又は複数のスイッチは、上記第２の接続点と上記第６のトランジスタのゲートとの間に接続された第１のスイッチと、上記電源電圧と上記第６のトランジスタのゲートとの間に接続された第２のスイッチとを含む。

第１７の態様に係る増幅回路用バイアス回路は、上記第１６の態様に係る高周波増幅回路用バイアス回路において、
上記第１、第２及び第３のトランジスタは、それぞれ、ＮチャンネルＭＯＳトランジスタであり、
上記第４、第５及び第６のトランジスタは、それぞれ、ＰチャンネルＭＯＳトランジスタである。

第１８の態様に係る増幅回路用バイアス回路は、上記第８〜１７のうちいずれか１つの態様に係る高周波増幅回路用バイアス回路において、
上記第２及び第３のカレントミラー回路は、それぞれ、上記第１のカレントミラー回路の１／Ｍ倍の電流を流し、
上記第２の回路は、上記第１の回路の１／Ｍの時定数を有し、
Ｍは自然数である。

第１９の態様に係る増幅回路用バイアス回路は、上記第８〜１７のうちいずれか１つの態様に係る高周波増幅回路用バイアス回路において、
上記第２及び第３のカレントミラー回路は、それぞれ、上記第１のカレントミラー回路の１／Ｍ倍の電流を流し、
上記第２の回路は、上記第１の回路の１／Ｍの時定数を有し、
Ｍは１又は１を超える数である

第２０の態様に係る増幅回路用バイアス回路は、上記第７〜１９のうちいずれか１つの態様に係る高周波増幅回路用バイアス回路において、
上記増幅回路は、高周波用増幅回路である。

第２１の態様に係る増幅回路用バイアス回路は、上記第７〜１９のうちいずれか１つの態様に係る高周波増幅回路用バイアス回路において、
上記増幅回路は、３０ＧＨｚ以上の高周波信号を増幅する。

第２２の態様に係る増幅回路用バイアス回路は、上記第７〜１９のうちいずれか１つの態様に係る高周波増幅回路用バイアス回路において、
上記増幅回路は、ミリ波信号を増幅する。

第２３の態様に係る増幅回路用バイアス回路は、上記第７〜２２のうちいずれか１つの態様に係る高周波増幅回路用バイアス回路において、
上記第１のトランジスタの電流量を減少させる前において、上記バイアス電圧発生回路は、上記デカップリングキャパシタを急速充電する。

第２４の態様に係る増幅回路用バイアス回路は、上記第７〜２２のうちいずれか１つの態様に係る高周波増幅回路用バイアス回路において、
上記第１のトランジスタの電流量を減少させる前において、上記バイアス電圧発生回路は、上記デカップリングキャパシタの充電を１００ｎｓ未満で完了する。

第２５の態様に係る信号増幅装置は、信号を増幅する増幅回路と、上記第７〜２４のうちいずれか１つの態様に係る高周波増幅回路用バイアス回路とを備える。

第２６の態様に係る増幅回路用バイアス回路の制御方法は、
第１の抵抗及びデカップリングキャパシタを含み、増幅回路にバイアス電圧を供給する第１の回路と、
上記第１の回路に接続されて上記バイアス電圧を発生する第１のトランジスタを含み、上記第１の抵抗を介してデカップリングキャパシタに充電するバイアス電圧発生回路と、
上記第１のトランジスタを流れる電流の電流量を変化させる１又は複数のスイッチと、
第２の抵抗及びキャパシタを含む第２の回路と、上記第２の回路に接続されて擬似バイアス電圧を発生する第２のトランジスタとを含む第１のレプリカ回路と、
基準電圧を発生する第３のトランジスタを含む第２のレプリカ回路と、
上記擬似バイアス電圧を上記基準電圧と比較し、当該比較結果を示す比較結果信号を出力する比較器と、を備えた増幅回路用バイアス回路の制御方法であって、
上記制御方法は、上記比較結果信号に基づいて、上記擬似バイアス電圧が上記基準電圧に到達し又は上記基準電圧を超えたときに上記１又は複数のスイッチを制御して上記第１のトランジスタを流れる電流の電流量を減少させる。

以上詳述したように、本開示の一実施形態に係るバイアス回路によれば、高周波増幅器のバイアスにあるデカップリング容量を高速充電させることができ、しかも電気的特性を変化させずに高周波増幅回路の動作をオン／オフすることができる。これにより、例えば高周波増幅回路を用いて間欠送信させたときに余分な起動時間を削減でき低消費電力化できる。

１…高周波増幅回路、
２…バイアス回路、
３，４…バイアス回路のレプリカ回路、
５…比較器、
１０…回路コントローラ、
１１…スイッチ制御信号発生器、
１１Ａ…遅延型フリップフロップ、
２０，２０Ａ…バイアス電圧発生回路、
２１，２１ａ…電流源、
３１，３２…接続点、
Ｎ１，Ｎ１０，Ｎ１１…ＮチャンネルＭＯＳトランジスタ、
Ｐ１，Ｐ２，Ｐ３，Ｐ１１〜Ｐ１２…ＰチャンネルＭＯＳトランジスタ、
Ｒ１，Ｒ１１…抵抗、
Ｃ１，Ｃ１１…キャパシタ、
Ｌ１…高周波阻止用インダクタ、
ＳＷ１〜ＳＷ６…スイッチ、
Ｔ１〜Ｔ３，Ｔ１１…端子、
ＴＲ１…変成器。

Claims (20)

1. 第１の抵抗及びデカップリングキャパシタを含み、増幅回路にバイアス電圧を供給する第１の回路と、
   上記第１の回路に接続されて上記バイアス電圧を発生する第１のトランジスタを含み、上記第１の抵抗を介してデカップリングキャパシタに充電するバイアス電圧発生回路と、
   上記第１のトランジスタを流れる電流の電流量を変化させる１又は複数のスイッチと、
   第２の抵抗及びキャパシタを含む第２の回路と、上記第２の回路に接続されて擬似バイアス電圧を発生する第２のトランジスタとを含む第１のレプリカ回路と、
   基準電圧を発生する第３のトランジスタを含む第２のレプリカ回路と、
   上記擬似バイアス電圧を上記基準電圧と比較し、当該比較結果を示す比較結果信号を出力する比較器と、
   上記比較結果信号に基づいて、上記擬似バイアス電圧が上記基準電圧に到達し又は上記基準電圧を超えたときに上記１又は複数のスイッチを制御して上記第１のトランジスタを流れる電流の電流量を減少させる制御回路とを備えた増幅回路用バイアス回路。
2. 上記バイアス電圧発生回路は、上記第１のトランジスタに接続された第１のカレントミラー回路を更に含み、
   上記第１のレプリカ回路は、上記第２のトランジスタに接続された第２のカレントミラー回路を更に含み、
   上記第２のレプリカ回路は、上記第３のトランジスタに接続された第３のカレントミラー回路を更に含む請求項１記載の増幅回路用バイアス回路。
3. 上記１又は複数のスイッチは、上記第１のカレントミラー回路に接続され、上記第１のカレントミラー回路を流れる電流を変化させることにより、上記第１のトランジスタを流れる電流を変化させる請求項２記載の増幅回路用バイアス回路。
4. 上記バイアス電圧発生回路は、接地に接続された電流源を更に備え、
   上記第１のトランジスタは接地に接続され、
   上記第１のカレントミラー回路は、電源電圧と上記電流源との間に接続された第４のランジスタと、上記電源電圧と上記第１のトランジスタとの間に接続された第５のトランジスタとを備え、
   上記１又は複数のスイッチは、上記電流源と並列に接続される請求項３記載の増幅回路用バイアス回路。
5. 上記第１、第２及び第３のトランジスタは、それぞれ、ＮチャンネルＭＯＳトランジスタであり、
   上記第４及び第５のトランジスタは、それぞれ、ＰチャンネルＭＯＳトランジスタである、請求項４記載の増幅回路用バイアス回路。
6. 上記１又は複数のスイッチは、上記第１のトランジスタに接続される請求項２記載の増幅回路用バイアス回路。
7. 上記バイアス電圧発生回路は、接地に接続された電流源を更に備え、
   上記第１のトランジスタは接地と第１の接続点との間に接続され、
   上記第１のカレントミラー回路は、電源電圧と上記電流源との間に接続された第４のトランジスタと、上記電源電圧と上記第１の接続点との間に接続された第５のトランジスタとを備え、
   上記１又は複数のスイッチは、上記電源電圧と上記第１の接続点との間に接続される請求項６記載の高周波増幅回路用バイアス回路。
8. 上記第１、第２及び第３のトランジスタは、それぞれ、ＮチャンネルＭＯＳトランジスタであり、
   上記第４及び第５のトランジスタは、それぞれ、ＰチャンネルＭＯＳトランジスタである、請求項７記載の増幅回路用バイアス回路。
9. 上記バイアス電圧発生回路は、上記第１のトランジスタに接続され、上記第１のカレントミラー回路よりも大きな電流を流す第６のトランジスタを更に含み、
   上記１又は複数のスイッチは、上記第６のトランジスタをオフする請求項２記載の増幅回路用バイアス回路。
10. 上記バイアス電圧発生回路は、接地と第２の接続点との間に接続された電流源を更に備え、
    上記第１のトランジスタは接地と第１の接続点との間に接続され、
    上記第１のカレントミラー回路は、電源電圧と上記第２の接続点との間に接続された第４のトランジスタと、上記電源電圧と上記第１の接続点との間に接続された第５のトランジスタとを備え、
    上記第６のトランジスタは、上記電源電圧と上記第１の接続点との間に接続され、
    上記１又は複数のスイッチは、上記第２の接続点と上記第６のトランジスタのゲートとの間に接続された第１のスイッチと、上記電源電圧と上記第６のトランジスタのゲートとの間に接続された第２のスイッチとを含む請求項９記載の増幅回路用バイアス回路。
11. 上記第１、第２及び第３のトランジスタは、それぞれ、ＮチャンネルＭＯＳトランジスタであり、
    上記第４、第５及び第６のトランジスタは、それぞれ、ＰチャンネルＭＯＳトランジスタである、請求項１０記載の増幅回路用バイアス回路。
12. 上記第２及び第３のカレントミラー回路は、それぞれ、上記第１のカレントミラー回路の１／Ｍ倍の電流を流し、
    上記第２の回路は、上記第１の回路の１／Ｍの時定数を有し、
    Ｍは自然数である請求項２から１１のいずれか１項に記載の増幅回路用バイアス回路。
13. 上記第２及び第３のカレントミラー回路は、それぞれ、上記第１のカレントミラー回路の１／Ｍ倍の電流を流し、
    上記第２の回路は、上記第１の回路の１／Ｍの時定数を有し、
    Ｍは１又は１を超える数である請求項２から１１のいずれか１項に記載の増幅回路用バイアス回路。
14. 上記増幅回路は、高周波用増幅回路である請求項１から１３のいずれか１項に記載の増幅回路用バイアス回路。
15. 上記増幅回路は、３０ＧＨｚ以上の高周波信号を増幅する請求項１から１３のいずれか１項に記載の増幅回路用バイアス回路。
16. 上記増幅回路は、ミリ波信号を増幅する請求項１から１３のいずれか１項に記載の増幅回路用バイアス回路。
17. 上記第１のトランジスタの電流量を減少させる前において、上記バイアス電圧発生回路は、上記デカップリングキャパシタを急速充電する請求項１から１６のいずれか１項に記載の増幅回路用バイアス回路。
18. 上記第１のトランジスタの電流量を減少させる前において、上記バイアス電圧発生回路は、上記デカップリングキャパシタの充電を１００ｎｓ未満で完了する請求項１から１６のいずれか１項に記載の増幅回路用バイアス回路。
19. 信号を増幅する増幅回路と、上記増幅回路用のバイアス回路とを備えた信号増幅装置であって、
    上記バイアス回路は、
    第１の抵抗及びデカップリングキャパシタを含み、増幅回路にバイアス電圧を供給する第１の回路と、
    上記第１の回路に接続されて上記バイアス電圧を発生する第１のトランジスタを含み、上記第１の抵抗を介してデカップリングキャパシタに充電するバイアス電圧発生回路と、
    上記第１のトランジスタを流れる電流の電流量を変化させる１又は複数のスイッチと、
    第２の抵抗及びキャパシタを含む第２の回路と、上記第２の回路に接続されて擬似バイアス電圧を発生する第２のトランジスタとを含む第１のレプリカ回路と、
    基準電圧を発生する第３のトランジスタを含む第２のレプリカ回路と、
    上記擬似バイアス電圧を上記基準電圧と比較し、当該比較結果を示す比較結果信号を出力する比較器と、
    上記比較結果信号に基づいて、上記擬似バイアス電圧が上記基準電圧に到達し又は上記基準電圧を超えたときに上記１又は複数のスイッチを制御して上記第１のトランジスタを流れる電流の電流量を減少させる制御回路とを備えた信号増幅装置。
20. 第１の抵抗及びデカップリングキャパシタを含み、増幅回路にバイアス電圧を供給する第１の回路と、
    上記第１の回路に接続されて上記バイアス電圧を発生する第１のトランジスタを含み、上記第１の抵抗を介してデカップリングキャパシタに充電するバイアス電圧発生回路と、
    上記第１のトランジスタを流れる電流の電流量を変化させる１又は複数のスイッチと、
    第２の抵抗及びキャパシタを含む第２の回路と、上記第２の回路に接続されて擬似バイアス電圧を発生する第２のトランジスタとを含む第１のレプリカ回路と、
    基準電圧を発生する第３のトランジスタを含む第２のレプリカ回路と、
    上記擬似バイアス電圧を上記基準電圧と比較し、当該比較結果を示す比較結果信号を出力する比較器と、を備えた増幅回路用バイアス回路の制御方法であって、
    上記制御方法は、上記比較結果信号に基づいて、上記擬似バイアス電圧が上記基準電圧に到達し又は上記基準電圧を超えたときに上記１又は複数のスイッチを制御して上記第１のトランジスタを流れる電流の電流量を減少させる
    増幅回路用バイアス回路の制御方法。

Images