JP2010114736A

JP2010114736A - 低雑音増幅回路

Info

Publication number: JP2010114736A
Application number: JP2008286556A
Authority: JP
Inventors: Mitsuo Nakamura; 光男中村; Mamoru Ugajin; 守宇賀神; Hiroshi Kuwabara; 啓桑原; Hiroki Morimura; 浩季森村
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2008-11-07
Filing date: 2008-11-07
Publication date: 2010-05-20

Abstract

【課題】低雑音で 100ｎ秒以下の起動および停止による高速な間欠動作を可能とする。
【解決手段】入力端子からトランジスタのゲートに容量を介して信号、第１の抵抗を介してバイアス電圧を入力し、ドレインから増幅した信号を出力する第１の増幅器と、第１の増幅器の出力信号を容量を介して差動接続された一方のトランジスタのゲートに、第２の抵抗を介して差動接続された他方のトランジスタのゲートに入力し、各ドレインから増幅した差動信号を出力する第２の増幅器と、第１および第２の増幅器と電源との間の接続状態を第１の制御信号に応じてオンオフし、第１および第２の増幅器の動作状態および休止状態を制御する間欠動作制御手段とを備えたＬＮＡにおいて、動作状態から休止状態へ遷移するとき、または休止状態から動作状態に遷移するときに、第１および第２の抵抗の抵抗値を所定時間だけ下げた状態に設定して遷移させる状態遷移制御手段を備える。
【選択図】図１

Description

本発明は、高速な間欠動作が可能な低雑音増幅回路（以下、「ＬＮＡ」という）に関する。

図６〜図９は、従来のＬＮＡの構成を示す（非特許文献１）。
図６に示すＬＮＡは、高い利得を得るためにカスコード接続されたＮＭＯＳトランジスタＭＮ１１，ＭＮ１２と、負荷となる抵抗Ｒ１で構成される。入力端子ＩＮからＮＭＯＳトランジスタＭＮ１１のゲートに入力信号を入力し、ＮＭＯＳトランジスタＭＮ１２のゲートにバイアスを与え、ＮＭＯＳトランジスタＭＮ１２のドレインに接続される出力端子ＯＵＴから出力信号を取り出す。

図７に示すＬＮＡは、単相の入力信号を差動出力に変換するために、図６に示すカスコード接続構成の増幅器７１の後段に差動増幅器７２を接続した構成である。差動増幅器７２は、カスコード接続構成の増幅器７３，７４を差動構成で接続し、差動対となるＮＭＯＳトランジスタＭＮ３１，ＭＮ４１の共通ソース端子に電流源トランジスタ７５を接続した構成である。増幅器７１の入力端子ＩＮから単相の入力信号を入力し、増幅器７１の出力信号は増幅器７３のＮＭＯＳトランジスタＭＮ３１のゲートに入力するとともに、抵抗ＲＢ２を介して増幅器７４のＮＭＯＳトランジスタＭＮ４１のゲートに入力し、差動増幅器７２の差動出力端子ＯＵＴＰ，ＯＵＴＮから差動出力信号を出力する。

図８に示すＬＮＡは、図７に示す構成に加えて、増幅器７１のＮＭＯＳトランジスタＭＮ１１に入力する入力信号と独立にバイアスを与えるために、入力信号を容量を介して入力し、抵抗ＲＢ１を介してバイアスを与える構成である。また、増幅器７１から出力される出力信号を容量を介して差動増幅器７２に入力し、ＮＭＯＳトランジスタＭＮ３１，ＭＮ４１のゲートにバイアスを与える構成である。

図９に示すＬＮＡは、間欠動作させるために、回路全体にＰＭＯＳトランジスタＭＰを介して電流を供給する構成とする。このＰＭＯＳトランジスタＭＰは、ゲート端子ＰＯＷの制御信号φ _POWをハイ（ＶＤＤ）に設定したときにオフとなってＬＮＡをオフとし、ロー（０Ｖ）に設定したときにオンとなってＬＮＡをオンにする。
谷口研二、「ＬＳＩ設計者のためのＣＭＯＳアナログ回路入門」、ＣＱ出版社、pp.55-58

ユビキタス情報社会の実現に向けて、センサを備えた多数の情報送受信端末により構成されるセンサネットワークの研究開発が進んでいる。これらの情報送受信端末は極めて低電力で動作することが求められており、その課題の一つに無線受信機のフロントエンド回路の低電力化があり、その一手法として間欠動作が検討されている。また、無線受信機のフロントエンド回路は、微弱な無線信号を復調するため、低電力性能とともに低ノイズ性能が求められている。

図１０は、無線受信機のフロントエンド回路の構成例を示す。
図１０において、フロントエンド回路は、低雑音増幅回路（ＬＮＡ）１１、ミキサ回路１２、低域通過フィルタ（ＬＰＦ）１３、サンプリング回路１４および後段の信号処理回路１５を縦続に接続し、電源スイッチおよびスイッチ制御回路を用いてＬＮＡ１１とミキサ回路１２を含む全ての回路を間欠動作させ、その間欠周期をサンプリング回路１４のサンプリング周波数と同期させる。また、ミキサ回路１２の出力をＬＰＦ１３を介してサンプリング回路１４に入力し、希望信号に対して周波数が大きく異なる不要信号を除去して信号帯域を狭くすることにより、間欠動作と合わせて消費電力の大幅な低減が可能になっている。

例えば、ＬＮＡ１１に入力する受信信号はＲＦ帯で数百ＭHz〜数ＧHzであり、典型的な無線システム帯域は数十ＭHz程度である。ＬＮＡ１１の出力信号をミキサ回路１２に入力し、例えば10ｋHzのＩＦ信号にダウンコンバージョンする。このとき、チャネル帯域は10ｋHz程度であるので、ＩＦ信号を数十ｋHz程度のＬＰＦ１３でフィルタリングし、その後にサンプリング処理する。この場合のサンプリング周波数は、ＬＰＦ帯域の２倍程度の数十ｋHzでよいことになる。そこで、ＬＮＡ１１とミキサ回路１２を数十ｋHzのサンプリング周波数に合わせて間欠動作させる。

図１１は、無線受信機のフロントエンド回路の間欠動作例を示す。ここでは、 500ｋHzのサンプリング周波数（周期：２μ秒）に合わせて、 200ｎ秒間ずつ回路を間欠動作させる。このため、動作時の間欠比率は10であり、通常動作の１／10に消費電力を削減することができる。ここで、 200ｎ秒の間にＩＦ信号が高精度に再生され、 500ｋHzのサンプリング周波数で10ｋHzのＩＦ信号を取り込むには、出力電位を 100ｎ秒程度保持している間にサンプリングを行う必要があり、ＬＮＡ１１およびミキサ回路１２の立ち上がり時間はともに約 100ｎ秒以下であることが要求される。この立ち上がり時間が短ければ、ＬＮＡ１１の動作停止時間をより長くすることができるため、ＬＮＡ１１およびそれを組み込む無線受信機の低消費電力化が期待できる。

しかし、図９に示すＬＮＡの立ち上げ／立ち下げ時間は、それを構成するＮＭＯＳトランジスタＭＮ１１，ＭＮ３１，ＭＮ４１のゲートおよびドレインのそれぞれと、接地電位ＧＮＤとの間に存在する寄生容量に電荷を充放電する時間に相当する。また、この充放電時間は、抵抗ＲＢ１，ＲＢ２と寄生容量との積に依存する。例えば、抵抗ＲＢ１，ＲＢ２が数十ｋΩ、寄生容量が数ｐＦと見積もると、立ち上げ時間を 100ｎ秒以下にすることは困難であった。これは、立ち下げ時間についても同様である。すなわち、従来のＬＮＡは、立ち上げ／立ち下げ時間が 100ｎ秒以下の高速な起動および停止を行うことが困難であった。

本発明は、低雑音でかつ 100ｎ秒以下の起動および停止による高速な間欠動作を可能とするＬＮＡ（低雑音増幅回路）を提供することを目的とする。

本発明は、入力端子からトランジスタのゲートに容量を介して信号を入力し、このゲートに第１の抵抗を介してバイアス電圧を入力し、ドレインから増幅した信号を出力する第１の増幅器と、第１の増幅器の出力信号を容量を介して差動接続された一方のトランジスタのゲートに入力するとともに、当該出力信号を第２の抵抗を介して差動接続された他方のトランジスタのゲートに入力し、それぞれのドレインから増幅した差動信号を出力する第２の増幅器と、第１の増幅器および第２の増幅器と電源との間の接続状態を第１の制御信号に応じてオンオフし、第１の増幅器および第２の増幅器の動作状態および休止状態を制御する間欠動作制御手段とを備えたＬＮＡにおいて、動作状態から休止状態へ遷移するとき、または休止状態から動作状態に遷移するときに、第１の抵抗および第２の抵抗の抵抗値を所定時間だけ下げた状態に設定して遷移させる状態遷移制御手段を備える。

状態遷移制御手段は、第１の抵抗および第２の抵抗にそれぞれ並列に接続され、第２の制御信号によってオンオフし、オンのときに各抵抗を短絡接続するスイッチを備え、動作状態では、第１の制御信号により間欠動作制御手段をオンに設定するとともに第２の制御信号によりスイッチをオフに設定し、動作状態から休止状態に遷移する所定時間だけ間欠動作制御手段をオンに設定したまま第２の制御信号によりスイッチをオンとし、休止状態では、第２の制御信号によりスイッチをオンに設定したまま第１の制御信号により間欠動作制御手段をオフに設定する構成である。

また、状態遷移制御手段は、第１の抵抗および第２の抵抗にそれぞれ並列に接続され、第２の制御信号によってオンオフし、オンのときに各抵抗を短絡接続するスイッチを備え、休止状態では、第１の制御信号により間欠動作制御手段をオフに設定するとともに第２の制御信号によりスイッチをオンに設定し、休止状態から動作状態に遷移する所定時間だけスイッチをオンにしたまま間欠動作制御手段をオンに設定し、動作状態では、第１の制御信号により間欠動作制御手段をオンに設定したまま第２の制御信号によりスイッチをオフに設定する構成である。

第１の増幅器は、カスコード接続されたトランジスタで構成される。また、第２の増幅器は、カスコード接続されたトランジスタを差動構成で接続して構成される。

本発明は、ＬＮＡを構成する第１の増幅器でバイアス電圧を供給するための抵抗、および第２の増幅器で負荷となる抵抗にスイッチを並列接続し、ＬＮＡの動作状態から休止状態へ遷移するとき（立ち下げ時）、または休止状態から動作状態に遷移するとき（立ち上げ時）にこれらのスイッチをオンにしてその抵抗値を下げることにより、トランジスタのゲートと接地電位との間に存在する寄生容量を急速に充・放電させることができる。これにより、ＬＮＡの立ち上げ時および立ち下げ時に 100ｎ秒以下の高速起動が可能となる。

また、本発明のＬＮＡを無線送受信機に適用した場合、ＬＮＡをサンプリングする間だけ動作させ、それ以外の期間は休止させることができるので、無線送受信機の消費電力を大幅に低減することができる。

図１は、本発明のＬＮＡの実施形態を示す。
本実施形態のＬＮＡは、図９に示す間欠動作に対応する従来のＬＮＡにおいて、抵抗ＲＢ１，ＰＢ２のそれぞれに、スイッチＴＧ１，ＴＧ２を並列接続した構成である。その他の構成は、図９に示す従来のＬＮＡと同様である。

図２および図３は、本発明のＬＮＡの実施形態の動作例および制御手順を示す。以下、図１〜図３を参照して本実施形態の動作（動作状態−休止状態−動作状態）について説明する。

スイッチＴＧ１，ＴＧ２に与える制御信号をφ_SWとすると、図２に示すように、制御信号φ_SWがハイのときにスイッチはオン（接続状態）となり、ローのときにスイッチはオフ（開放状態）となる。また、ＰＭＯＳトランジスタＭＰは、ゲート端子ＰＯＷの制御信号φ _POWがハイのときにオフとなり、ローのときにオンとなる。

本実施形態のＬＮＡが動作状態のとき、制御信号φ _POW、φ_SWはローであり、ＰＭＯＳトランジスタＭＰがオン、スイッチＴＧ１，ＴＧ２はオフである（図３：Ｓ０）。ここで、休止状態に遷移するための立ち下げ期間に入るときは、まず制御信号φ_SWのみをローからハイに切り替え、スイッチＴＧ１，ＴＧ２をオンにする（図２：ｔ１、図３：Ｓ１）。これにより、抵抗ＲＢ１，ＲＢ２の各抵抗値は、各スイッチと各抵抗の並列抵抗となるために小さくなる。

次に、制御信号φ _POWをローからハイに切り替えてＰＭＯＳトランジスタＭＰをオフにする（図２：ｔ２、図３：Ｓ２，Ｓ３）。このとき、ＮＭＯＳトランジスタＭＮ１１，ＭＮ３１，ＭＮ４１のゲートと接地電位ＧＮＤとの間に存在する寄生容量を急速に放電することができ、ＬＮＡの高速な立ち下げが実現し、ＬＮＡは休止状態に入る。

次に、動作状態に遷移するための立ち上げ期間に入るときは、まず制御信号φ _POWのみをハイからローに切り替えてＰＭＯＳトランジスタＭＰをオンにする（図２：ｔ３、図３：Ｓ４，Ｓ５）。このとき、抵抗ＲＢ１，ＲＢ２はほぼ短絡状態であるので、ＮＭＯＳトランジスタＭＮ１１，ＭＮ３１，ＭＮ４１のゲートと接地電位ＧＮＤとの間に存在する寄生容量を急速に充電することができ、ＬＮＡの高速な立ち上げが実現する。

次に、制御信号φ_SWをハイからローに切り替え、スイッチＴＧ１，ＴＧ２をオフにする（図２：ｔ４、図３：Ｓ６）。これにより、ＮＭＯＳトランジスタＭＮ１１，ＭＮ３１，ＭＮ４１が定常動作状態になり、差動出力端子ＯＵＴＰおよび出力端子ＯＵＴＮに互いに逆相のＲＦ信号が出力される（図３：Ｓ７）。

ここで、制御信号φ_SWをローからハイにした後、制御信号φ _POWをローからハイにするまでの期間（図２：ｔ１〜ｔ２）は、制御信号φ_SWをローからハイにするタイミングｔ１が制御信号φ _POWをローからハイにするタイミングｔ２より先行していれば十分であり、例えば10ｎ秒以下になるように設定される。これにより、ＬＮＡ立ち下げ時間を大幅に短くすることができる。一方、制御信号φ _POWをハイからローにした後、制御信号φ_SWをハイからローにするまでの期間（図２：ｔ３〜ｔ４）は、上記の寄生容量の充電に要する時間である。

図４は、本発明のＬＮＡの実施形態の実験結果を示す。図５は、実験の測定系を示す。
図５において、本実験の測定系は、本発明のＬＮＡ５１に各制御信号φ _POW，φ_SWを与え、出力端子ＯＵＴＰから出力される信号をフィルタ５２を介してＤＣ成分をカットし、オシロスコープ５３で測定する構成である。図１に示すＬＮＡの構成における立ち下げおよび立ち上げに要する時間は、従来構成に比べて大幅に短縮されていることがわかる。例えば、従来構成では立ち上げに約 300ｎ秒を要していたが、本実施形態の構成では50ｎ秒以下に短縮されていることがわかる。

本発明のＬＮＡの実施形態を示す図。本発明のＬＮＡの実施形態の動作例を示すタイムチャート。本発明のＬＮＡの実施形態の制御手順を示すフローチャート。本発明のＬＮＡの実施形態の実験結果を示す図。実験の測定系を示す図。従来のＬＮＡの構成例を示す図。従来のＬＮＡの構成例を示す図。従来のＬＮＡの構成例を示す図。従来のＬＮＡの構成例を示す図。無線受信機のフロントエンド回路の構成例を示す図。無線受信機のフロントエンド回路の間欠動作例を示すタイムチャート。

符号の説明

ＭＮ１１，ＭＮ３１，ＭＮ４１ＮＭＯＳトランジスタ
ＭＰＰＭＯＳトランジスタ
ＴＧ１，ＴＧ２スイッチ
Ｒ１，Ｒ３，Ｒ４，ＲＢ１，ＲＢ２抵抗
ＩＮ入力端子
ＯＵＴＰ，ＯＵＴＮ出力端子
ＶＤＤ電源電位
ＧＮＤ接地電位
１１低雑音増幅回路（ＬＮＡ）
１２ミキサ回路
１３低域通過フィルタ（ＬＰＦ）
１４サンプリング回路
１５信号処理回路
５１本発明のＬＮＡ
５２フィルタ
５３オシロスコープ
７１，７３，７４増幅器
７２差動増幅器

Claims

入力端子からトランジスタのゲートに容量を介して信号を入力し、このゲートに第１の抵抗を介してバイアス電圧を入力し、ドレインから増幅した信号を出力する第１の増幅器と、
前記第１の増幅器の出力信号を容量を介して差動接続された一方のトランジスタのゲートに入力するとともに、当該出力信号を第２の抵抗を介して差動接続された他方のトランジスタのゲートに入力し、それぞれのドレインから増幅した差動信号を出力する第２の増幅器と、
前記第１の増幅器および前記第２の増幅器と電源との間の接続状態を第１の制御信号に応じてオンオフし、前記第１の増幅器および前記第２の増幅器の動作状態および休止状態を制御する間欠動作制御手段と
を備えた低雑音増幅回路において、
前記動作状態から前記休止状態へ遷移するとき、または前記休止状態から前記動作状態に遷移するときに、前記第１の抵抗および前記第２の抵抗の抵抗値を所定時間だけ下げた状態に設定して遷移させる状態遷移制御手段を備えた
ことを特徴とする低雑音増幅回路。
請求項１に記載の低雑音増幅回路において、
前記状態遷移制御手段は、
前記第１の抵抗および前記第２の抵抗にそれぞれ並列に接続され、第２の制御信号によってオンオフし、オンのときに各抵抗を短絡接続するスイッチを備え、
前記動作状態では、前記第１の制御信号により前記間欠動作制御手段をオンに設定するとともに前記第２の制御信号により前記スイッチをオフに設定し、前記動作状態から前記休止状態に遷移する前記所定時間だけ前記間欠動作制御手段をオンに設定したまま前記第２の制御信号により前記スイッチをオンとし、前記休止状態では、前記第２の制御信号により前記スイッチをオンに設定したまま前記第１の制御信号により前記間欠動作制御手段をオフに設定する構成である
ことを特徴とする低雑音増幅回路。
請求項１に記載の低雑音増幅回路において、
前記状態遷移制御手段は、
前記第１の抵抗および前記第２の抵抗にそれぞれ並列に接続され、第２の制御信号によってオンオフし、オンのときに各抵抗を短絡接続するスイッチを備え、
前記休止状態では、前記第１の制御信号により前記間欠動作制御手段をオフに設定するとともに前記第２の制御信号により前記スイッチをオンに設定し、前記休止状態から前記動作状態に遷移する前記所定時間だけ前記スイッチをオンにしたまま前記間欠動作制御手段をオンに設定し、前記動作状態では、前記第１の制御信号により前記間欠動作制御手段をオンに設定したまま前記第２の制御信号により前記スイッチをオフに設定する構成である
ことを特徴とする低雑音増幅回路。
請求項１に記載の低雑音増幅回路において、
前記第１の増幅器は、カスコード接続されたトランジスタで構成されたことを特徴とする低雑音増幅回路。
請求項１に記載の低雑音増幅回路において、
前記第２の増幅器は、カスコード接続されたトランジスタを差動構成で接続したことを特徴とする低雑音増幅回路。