CN108878620B - 制造基于led的发射型显示装置的方法 - Google Patents

制造基于led的发射型显示装置的方法 Download PDF

Info

Publication number
CN108878620B
CN108878620B CN201810443227.1A CN201810443227A CN108878620B CN 108878620 B CN108878620 B CN 108878620B CN 201810443227 A CN201810443227 A CN 201810443227A CN 108878620 B CN108878620 B CN 108878620B
Authority
CN
China
Prior art keywords
substrate
led
trench
chip
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810443227.1A
Other languages
English (en)
Other versions
CN108878620A (zh
Inventor
伊万-克里斯多夫·罗宾
休伯特·博诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of CN108878620A publication Critical patent/CN108878620A/zh
Application granted granted Critical
Publication of CN108878620B publication Critical patent/CN108878620B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及一种制造基于LED的发射型显示装置的基本芯片的方法，每个芯片包括无机半导体LED、用于控制LED的电路以及被布置在芯片的连接表面上的连接到外部装置的多个区域。

Description

制造基于LED的发射型显示装置的方法
本申请要求法国专利申请号17/54150的优先权，在法律允许的最大程度将其内容在此通过引用整体并入。
技术领域
本申请涉及形成包括发光二极管(LED)的发射型图像显示装置，例如用于电视机、计算机、智能电话、平板电脑等的屏幕。
背景技术
于2015年11月26日提交的法国专利申请Nr.1561421中已经提供了一种制造图像显示装置的方法，该图像显示装置包括在同一传送基板(transfer substrate)上以阵列布置的多个基本电子微芯片。根据这种方法，微芯片和传送基板被分开制造。每个微芯片包括LED的堆叠和用于控制LED的电路的堆叠。控制电路包括与LED相对的连接表面，该连接表面包括旨在被连接到传送基板以用于微芯片的控制的多个电连接区域。传送基板包括连接表面，该连接表面针对每个微芯片包括旨在被分别连接到微芯片的电连接区域的多个电连接区域。然后将芯片放置在传送基板上，其中其连接表面面向传送基板的连接表面，并且被固定到传送基板以将每个微芯片的电连接区域连接到传送基板的对应电连接区域。
能够至少部分地改进这种方法的某些方面和/或由该方法形成的显示装置的某些方面将是可取的。
发明内容
因此，实施例提供了一种制造基于LED的发射型显示装置的基本芯片的方法，每个芯片包括无机半导体LED、用于控制LED的电路以及被布置在芯片的连接表面上的连接到外部装置的多个区域，该方法包括以下步骤：
a)在半导体基板的内部和顶部上形成芯片控制电路，使得每个控制电路包括在基板的第一表面的侧面上的接触衬垫；
b)在基板的第一表面上放置包括具有相反导电类型的至少第一半导体层和第二半导体层的LED堆叠，使得堆叠的第二层被电连接到控制电路的接触衬垫；
c)在每个芯片中形成在俯视图中围绕芯片的控制电路和LED的周边沟槽，该周边沟槽沿着控制电路的整个高度在基板中垂直延伸，穿过LED堆叠的第二半导体层并且至少部分地穿入LED堆叠的第一半导体层中；
d)在每个沟槽中沿着沟槽的整个长度形成与LED堆叠的第一半导体层接触的环形金属化部(metallization)；以及
e)沿着在俯视图中位于芯片的周边沟槽外部的切割路径切割基板和LED堆叠以使芯片个体化。
根据实施例，在每个芯片中：
环形金属化部与LED堆叠的第一半导体层相对的表面显现在基板与第一表面相对的第二表面上并限定芯片的第一连接区域；并且
连接到芯片的控制电路的至少一个第二电连接区域形成在基板的第二表面上。
根据实施例，在形成所述至少一个第二电连接区域之后，从基板的第二表面形成沟槽。
根据实施例，沟槽完全穿过基板和LED堆叠的第二半导体层并且在LED堆叠的第一半导体层中被中断。
根据实施例，该方法在步骤c)和步骤d)之间包括在沟槽的侧壁上和底部上对绝缘层的保形沉积的步骤，以及从所述沟槽的底部移除所述绝缘层以释放(free)对LED堆叠的第一半导体层的接入的步骤。
根据实施例，在形成所述至少一个第二电连接区域之前，从LED堆叠与基板相对的表面形成沟槽。
根据实施例，沟槽完全穿过LED堆叠并且穿入基板中，向下到大于或等于控制电路的厚度的深度。
根据实施例，该方法在步骤c)和步骤d)之间包括在沟槽的侧壁上和底部上对绝缘层的保形沉积的步骤，以及从所述沟槽的侧壁的上部移除所述绝缘层以释放对LED堆叠的第一半导体层的接入的步骤。
根据实施例，该方法还包括在步骤a)之前沉积在基板的基本上整个第一表面上连续延伸的第一金属层的步骤，以及沉积在LED堆叠的第二半导体层与所述堆叠的第一半导体层相对的基本上整个表面上连续延伸的第二金属层的步骤。
根据实施例，在步骤b)处，通过将第一金属层直接结合到第二金属层来执行将LED堆叠贴附到基板上。
另一个实施例提供了一种制造基于LED的发射型显示装置的方法，包括以下步骤：
通过诸如上文定义的方法形成多个基本芯片；
形成传送基板，其针对每个芯片包括在传送基板的连接表面上的多个连接区域的，所述多个连接区域旨在分别被连接到所述芯片的连接区域；并且
将芯片贴附到传送基板上以将芯片连接区域电连接到传送基板的对应连接区域。
根据实施例，在步骤e)的结尾处，芯片以比最终显示装置的芯片之间的节距(pitch)更小的芯片之间的节距被布置在支撑基板上；并且
仅支撑基板的芯片的一部分以最终显示装置的节距被贴附到传送基板，并且选择性地从支撑基板分离。
另一实施例提供了一种基于LED的发射型显示装置的基本芯片，其包括无机半导体LED、用于控制LED的电路以及连接到外部装置的多个区域，其中：
所述控制电路形成在半导体基板的内部和顶部上，并且包括在所述基板的第一表面的侧面上的接触衬垫；
在包括具有相反导电类型的至少第一半导体层和第二半导体层的LED堆叠中形成所述LED，所述堆叠的第二层被电连接到所述控制电路的接触衬垫；
至少一个周边沟槽在俯视图中围绕芯片的控制电路和LED，环形沟槽沿着控制电路的整个高度垂直延伸，穿过第二半导体层，并且至少部分地穿入LED堆叠的第一半导体层中；并且
被布置在环形沟槽中的环形金属化部始终沿着沟槽长度与LED堆叠的第一半导体层接触。
根据实施例，在控制电路的基本上整个表面上延伸的第一金属层和第二金属层的堆叠形成芯片的控制电路和LED之间的接口。
另一个实施例提供了一种基于LED的发射型显示装置，包括：
诸如上文定义的多个基本单元；以及
传送基板，其针对每个芯片包括在传送基板的连接表面上的多个连接区域，该多个连接区域分别被连接到芯片的连接区域。
在以下结合附图对特定实施例的非限制性描述中将详细讨论前述和其他特征和优点。
附图说明
图1是示意性地示出根据制造基于LED的发射型显示装置的方法的示例的将微芯片传送到传送基板上的步骤的横截面图；
图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I、图2J、图2K、图2L和图2M是示出根据实施例的制造基于LED的发射型显示装置的基本微芯片的方法的示例的步骤的横截面图；
图3A和图3B是示出基于由图2A至图2M的方法形成的微芯片来制造基于LED的发射型显示装置的方法的示例的步骤的横截面图；
图4A、图4B、图4C、图4D、图4E和图4F是示出根据实施例的制造基于LED的发射型显示装置的基本微芯片的方法的另一示例的步骤的横截面图；
图5是进一步详细示出图2A至图2M的方法的步骤的横截面图；并且
图6是进一步详细示出图4A至图4F的方法的步骤的横截面图。
具体实施方式
在各个附图中相同的元件已经用相同的附图标记来指定，并且进一步地各个附图不是按比例绘制的。为了清楚起见，仅示出并详细描述了对理解所描述的实施例有用的那些步骤和元件。特别地，所描述的显示装置的LED的制造以及用于控制基本微芯片的电路的制造以及传送基板的制造尚未详细描述，基于本说明书的教导，这些元件的制造在本领域技术人员的能力范围内。
在以下描述中，当提及术语限定的绝对位置(诸如术语“前”、“后”、“顶部”、“底部”、“左”、“右”等)或相对位置(诸如术语“上方”、“下方”、“上部”、“下部”等)或术语限定的方向(诸如术语“水平”、“垂直”等)时，将参考对应附图的取向，应理解的是，实际上，所描述的装置可以不同地被定向。术语“大致(approximately)”、“基本上(substantially)”和“大约(in the order of)”在本文中被用于指定所讨论的值的正或负10％的容差、优选正或负5％的容差。
图1是示意性且部分地示出根据制造基于LED的发射型显示装置的方法的示例的将微芯片100传送到传送基板150上的步骤的横截面图。
图1更具体地示出了在将微芯片贴附(affix)到传送基板上的实际步骤之前的微芯片100和传送基板150。
特别地，显示装置可以包括根据以行和列的阵列的布局组装在同一传送基板上的多个相同或相似的基本芯片100，所述芯片被连接到基板的电连接的元件以用于其控制，并且每个微芯片例如对应于显示装置的像素。
微芯片100包括上部中的无机半导体LED 110以及在与上部形成一体的下部中的有源控制电路120，该有源控制电路120形成在例如由单晶硅制成的半导体基板的内部和顶部上，能够控制由LED进行的光发射。
LED 110包括至少一个同质结或一个异质结、例如由上部N型半导体层112的堆叠和下部P型半导体层114的堆叠形成的PN结以及分别在层112上和层114上的两个电触点116和118以通过堆叠注入电流，以便生成光。作为示例，LED 110是氮化镓(GaN)LED或基于任何其他适合(adapted)的III-V半导体。
控制电路120在半导体基板121(例如单晶硅块)的内部和顶部上形成，并且包括电子部件，并且特别是用于维持偏振信号的一个或多个晶体管和至少一个电容元件，以用于独立控制LED 110。限定微芯片的连接表面的电路120的下表面包括多个电连接区域，所述多个电连接区域旨在被连接到传送基板150的对应电连接区域以用于微芯片的控制。在示出的示例中，电路120的下表面包括四个电连接区域125、126、127和128。区域125和126旨在分别接收微芯片的低电源电位(例如地)Vn和高电源电位(即高于低电源电位)Vp。区域127和128旨在接收微芯片控制信号。更具体地，区域127旨在接收微芯片选择信号Vsel，并且区域128旨在接收用于设置微芯片的光度水平的信号Vdata。连接区域125、126、127和128例如由金属制成，例如由铜制成。在该示例中，控制电路120包括两个MOS晶体管122和123以及一个电容元件124、例如电容器。晶体管122(例如P沟道晶体管)具有被连接到微芯片的连接区域126(Vp)的第一导电节点(源极或漏极)、被连接到LED 110的阳极接触端子118的第二导电节点(源极或漏极)以及被连接到电路120的中间节点a1的控制节点(栅极)。电容元件124具有被连接到节点a1的第一电极和被连接到微芯片的连接区域126(Vp)的第二电极。晶体管123(例如N沟道晶体管)具有被连接到微芯片的连接区域128(Vdata)的第一导电节点、被连接到节点a1的第二导电节点以及被连接到微芯片的连接区域127(Vsel)的控制节点。微芯片100还包括将微芯片的电连接区域125(Vn)连接至LED 110的阴极接触端子116的绝缘导电通道(via)129。
基本微芯片100在更新像素的光度水平的阶段期间如下操作。通过将调整的控制信号施加到端子127(Vsel)，晶体管123接通(导通)。电容性元件124然后充电到作为被施加到微芯片的端子128(Vdata)的调节信号的函数的电压电平。调节信号Vdata的电平设置节点a1的电位，并且相应地设置由晶体管122注入到LED中的电流的强度，并且因此设置由LED发出的光强度。晶体管123然后可以被回至关断。节点a1然后保持在基本上等于电位Vdata的电位。因此，被注入到LED中的电流在晶体管123回至关断之后基本上保持恒定，并且这一点直到节点a1的电位的下一次更新为止。
传送基板150例如包括由绝缘材料制成的支撑板或片151，其上布置有电连接元件，例如导电迹线和区域。传送基板150例如是无源基板，即其仅包括用于传达微芯片控制和电源信号的电连接元件。传送基板150包括连接表面，在示出的示例中其上表面旨在接收微芯片100。针对显示装置的每个微芯片，传送基板150在其连接表面上包括多个电连接区域(每个微芯片的电连接区域一个)，所述多个电连接区域旨在分别被连接到微芯片的电连接区域。因此，在该示例中，针对显示装置的每个微芯片100，传送基板150包括四个电连接区域155、156、157和158，所述四个电连接区域155、156、157和158旨在分别被连接到微芯片100的电连接区域125、126、127和128，以传达微芯片的控制信号Vn、Vp、Vsel和Vdata。传送基板的电连接区域155、156、157和158例如由与微芯片的电连接区域125、126、127和128相同的导电材料(例如铜)制成。
在将微芯片100传送到传送基板150上期间，微芯片的连接表面被放置成与传送基板的连接表面接触，以分别将微芯片的电连接区域125、126、127和128电连接到传送基板的对应电连接区域155、156、157和158。例如通过直接结合(bonding)，即在微芯片和基板之间的接口处没有添加粘合剂或焊接材料的情况下，执行微芯片100到传送基板上的贴附。
图2A至图2M是示出根据实施例的制造基于LED的发射型显示装置的基本微芯片200的方法的示例的连续步骤的横截面图。图2A至图2M更具体地示出了同时形成两个相邻的微芯片，应当理解的是，实践中，同时形成的微芯片的数量可以大得多。
通过图2A至图2M的方法形成的微芯片200包括与关于图1描述的微芯片100共同的元件。特别地，与图1的微芯片100类似，图2A至图2M的微芯片200每个包括无机半导体LED110和能够控制由LED进行的光发射的有源控制电路120。如在图1的示例中那样，控制电路120包括与LED 110的表面机械和电接触的第一表面以及与第一表面相对的第二表面，该第二表面限定了微芯片的连接表面，包括连接到外部装置的区域。图1的微芯片100与图2A至图2M的微芯片200之间的共同元件将不再详述。
图2A示出了在例如由硅制成的半导体基板201内部和顶部上形成微芯片200的控制电路120的步骤。作为示例，基板201是固体半导体基板或绝缘体上半导体(semiconductor on insulator，SOI)型的基板。在该示例中，每个基本控制电路120基本上包括与图1的示例中相同的部件，基本上以相同的方式被布置。每个控制电路120的晶体管122和123以及电容元件124被形成在基板201的内部和顶部上、在基板201的表面的侧面上(此后将被称为基板的前表面)。在每个控制电路120中，旨在被连接到微芯片的LED 110的至少一个电连接衬垫(pad)形成在基板201的前表面侧上。更具体地，在示出的示例中，每个控制电路120包括在基板201的前表面侧上的电连接衬垫218，该电连接衬垫218被连接到未与电容元件124相连的晶体管122的导电节点，其旨在被连接到LED110。作为示例，电连接衬垫218由金属制成并且用绝缘材料例如氧化硅横向地包围，使得控制电路120具有基本上平坦的前表面。在该阶段处，连接到微芯片的外部的区域125、126、127和128尚未形成。这些连接区域稍后将形成在基板201的后表面侧上。
图2A进一步示出了在生长基板205的表面上形成无机LED堆叠203的单独步骤。生长基板205例如是由蓝宝石或硅制成的基板。作为示例，堆叠203是氮化镓LED堆叠，其包括在生长基板205的上表面上由下部N型氮化镓层112的堆叠和上部P型氮化镓层114的堆叠形成的PN结。更一般地，例如由III-V半导体制成的任何其他无机LED堆叠可以在该步骤处形成在生长基板205的上表面上。特别应当注意，堆叠203可以包括发射层，其在附图中未详细示出，例如由N型层112和P型层114之间的一个或多个发射层的堆叠形成，每个发射层形成量子阱。堆叠203例如通过在生长基板205的上表面上外延形成。
图2B示出了在基板201的前表面上沉积金属层220的步骤。在示出的示例中，金属层220基本上涂覆基板201的整个前表面。特别地，层220涂覆每个控制电路120的整个前表面并且与控制电路的连接衬垫218接触。
图2B进一步示出了在LED堆叠203的上表面上沉积金属层222的步骤。在示出的示例中，金属层222被布置在P型半导体层114的上表面的顶部上并与其接触。金属层222例如基本涂覆堆叠203的整个上表面。
图2C示出了将LED堆叠203传送到基板201的上表面上的步骤。为了实现这一点，将金属层220与基板201相对的表面放置成与金属层222与基板205相对的表面接触。该步骤期间，LED堆叠203刚性地被附接到形成在基板201内部和顶部上的控制电路120。此外，LED堆叠203的P型层114经由金属层220和222电连接到每个控制电路120的连接衬垫218。作为示例，通过在层220和222的接触表面之间直接结合可以获得将LED堆叠203贴附到基板电路201上。为此，层220和222优选地具有相同的性质，例如由铜、钛或铝制成。此外，可以在传送之前提供制备金属层220和222的接触表面的步骤，例如化学机械抛光(CMP)步骤，以获得足够的表面均匀性、例如小于1nm的粗糙度，以执行层220和222之间的直接结合。可以在结合之后提供退火，例如在温度在从150℃至250℃的范围内，以增加结合力。在该阶段处，LED堆叠203是在半导体基板201的基本上整个表面上延伸的连续堆叠(未分成独立的LED)。
图2D示出了从LED堆叠203移除生长基板205的步骤。在由蓝宝石制成的生长基板205的情况下，后者可以例如借由通过基板205从其与堆叠203相对的表面投射的激光束而从堆叠203分离。在由硅制成的生长基板205的情况下，后者可以例如通过研磨和蚀刻例如借由基于氢氧化钾的蚀刻溶液或通过反应离子蚀刻(RIE)而被移除。生长基板205的移除导致释放对LED堆叠203的N型半导体层112的下表面的接入(access)。
图2E示出了在此期间支撑基板207结合到LED堆叠203的N型半导体层112的下表面以替换生长基板205的步骤。基板207通过具有小于微芯片与LED生长基板之间的初始结合的结合能量的所谓的临时结合被贴附到层112，以便于随后的微芯片收集步骤。作为示例，支撑基板207是能够通过UV照射分离的透明粘合剂膜。
作为变型，可以省略图2D和图2E的步骤，然后将LED堆叠203的生长基板205用作支撑基板以用于剩余的过程。
图2F示出了在基板201的后表面侧上形成微芯片的电连接区域的步骤。在该步骤期间，使用图1的附图标记，仅接触微芯片的控制电路120的部件的微芯片的连接区域、即连接区域126、127和128形成在每个微芯片中。具体地，在该步骤处不形成与LED堆叠203的N型半导体层112接触的电连接区域125。基板201可以预先从其下表面例如通过研磨而变薄，以便于对要接触的控制电路120的部件的接入。电连接区域126、127、128例如由金属制成，例如由铜制成。作为示例，电连接区域126、127、128经由绝缘导电通孔126'、127'、128'连接到控制电路120的部件，该绝缘导电通孔126'、127'、128'完全穿过基板201并且接触先前形成在基板201的前表面侧上的金属化部(metallization)126”、127”和128”，如图5中更详细地示出的。
图2G示出了在每个微芯片中从基板201的后表面形成环形周边沟槽209的步骤，该环形周边沟槽209在俯视图中完全围绕微芯片的控制电路120和LED110。每个沟槽209从基板201的后表面竖直延伸，完全穿过基板201、金属层220和222以及LED堆叠203的P型半导体层114，穿入N型半导体层112中并且在半导体层112的上表面与下表面之间的中间水平处中断。沟槽209例如通过蚀刻形成，例如通过电感耦合等离子体反应离子蚀刻(ICP-RIE)形成。例如由氧化硅制成的蚀刻掩模211被预先形成在基板201的后表面上以界定(delimit)蚀刻区域。
图2H示出了在沟槽209的侧壁上和底部上的电绝缘层213例如氧化硅层的保形沉积(conformal deposition)的步骤。在示出的示例中，层213是在图2G的步骤的结尾处获得的结构的基本上整个上表面上延伸的连续层。层213例如通过等离子体增强化学气相沉积(PECVD)或通过原子层沉积(ALD)而形成。
图2I示出了从沟槽209的底部移除绝缘层213以释放对LED堆叠203的下半导体层112的接入的步骤。在该步骤期间，层213保持在沟槽209的侧面上。作为示例，为了保持层213位于沟槽的侧面上的同时从沟槽209的底部移除层213，可以实施定向蚀刻，以获得远大于水平方向上的蚀刻速度的垂直方向上的蚀刻速度(在图2I的取向中)。
图2I进一步示出了例如通过电感耦合等离子体反应离子蚀刻在沟槽209的底部处蚀刻LED堆叠203的半导体层112的步骤。换句话说，在从沟槽209的底部移除绝缘层213之后，沟槽209延伸通过LED堆叠的半导体层112，向下到支撑基板207的上表面或生长基板205的上表面。
然后可以例如通过蚀刻移除先前沉积用于形成沟槽209的掩模211，以释放对控制电路120的电连接区域126、127和128的上表面的接入。
图2J示出用导电金属、例如铜填充沟槽209的步骤。在示出的示例中，在该步骤期间，连续金属层215沉积在组件的整个上表面上，即不仅在沟槽209中，而且在基板201的后表面上。作为示例，层215的形成包括：在前面的步骤处形成的沟槽209的延伸的侧壁的水平处保形沉积种子层以在LED堆叠的下半导体层112上进行电接触的第一步骤，以及然后沉积较厚的金属层、例如铜的电化学沉积以填充沟槽209的第二步骤。
图2K示出了如下步骤：对图2J的步骤的结尾处获得的组件的上表面化学机械抛光(CMP)以移除沟槽209外部的金属层215，并且特别是从控制电路120的后表面移除。在该步骤的结尾处，获得具有基本上平坦的后表面的单片组件(monolithic assembly)。在每个微芯片中，先前形成的电连接区域126、127和128与微芯片的后表面或连接表面的水平齐平。此外，除了电连接区域126、127和128之外，每个微芯片现在还包括被布置在微芯片的周边沟槽209中的环形金属化部215，其连接到微芯片的LED 110的下半导体层112并且通过绝缘层213与LED的上半导体层114和控制电路120的侧面绝缘。环形金属化部215与微芯片的后表面齐平并且形成微芯片的电连接区域125(用图1的符号表示)。在该阶段处，每个微芯片的电连接区域125、126、127和128被绝缘材料、例如氧化硅横向分离。
图2L示出沿着在俯视图中位于微芯片的周边沟槽209之间的切割路径切割基板201、金属层220和222以及LED堆叠203以使微芯片个体化的步骤。作为示例，可以通过电感耦合等离子体反应离子蚀刻来执行微芯片的切割，蚀刻掩模被事先布置在组件的上表面上以限定切割路径。
在该步骤的结尾处，微芯片200机械地和电气地彼此完全分离，并且仅通过它们的下表面(在LED 110的侧面上)贴附到支撑基板207或生长基板205。
图2M示出了在每个微芯片200的电连接区域125、126、127和128的上表面上形成导电微结构217的可选步骤，以便于随后将微芯片贴附到外部装置。作为示例，微结构217是例如由钨制成的金属微管，通过专利申请US2011/094789中描述的类型的方法形成。作为变体，微结构217是专利申请US2008/190655中描述的类型的微尖端。
图3A和图3B是示出了基于由图2A至图2M的方法形成的微芯片来制造基于LED的发射型显示装置的方法的示例的步骤的横截面图。
图3A示出了如下步骤，在该步骤期间，一方面通过图2A至图2M的方法形成了支撑基板207或205上的微芯片200，并且另一方面形成了传送基板150之后，使用支撑基板207或205作为手柄，将微芯片200定位在传送基板150的对应传送区域的对面，其中微芯片的连接表面面向传送基板150的连接表面。
然后通过将微芯片的电连接区域结合到传送基板的对应电连接区域上，将微芯片200贴附到传送基板150上(图3B)。然后将微芯片200与支撑基板207或205分离，并将后者移除。
实际上，如图3A和图3B中示出的，支撑基板207或205上的微芯片的节距(例如大约在从10至50μm的范围内)可以小于在传送到基板150上之后的最终装置的节距(例如在从15μm至1mm的范围内，例如大约在从100至500μm的范围内)。作为示例，传送基板150上的微芯片的节距是支撑基板207或205上的微芯片的节距的倍数。因此，在形成显示装置期间，设置成使用传送基板150的节距仅将支撑基板207或205的微芯片的一部分传送到传送基板150上，并且然后如果需要的话，使用剩余的微芯片移位支撑基板以将另一部分微芯片传送到基板150上，等等，直到显示装置的所有微芯片已被贴附到基板150为止。
针对每次迭代，一旦一个或多个微芯片200已经被贴附到传送基板150上，则它们被选择性地从支撑基板207或205分离。然后如图3B中示出的那样移除支撑基板和剩余的微芯片。
为了将微芯片200从支撑基板选择性地分离，可以在支撑基板和微芯片之间提供光结合，使得在微芯片的电连接区域与传送基板的电连接区域之间的结合力的作用下，在支撑基板的移除期间仅贴附到传送基板150的电连接区域的微芯片被撕开。
在示出的示例中，传送基板150的电连接区域155、156、157和158从传送基板的上表面突出，使得在传送期间仅意图贴附到基板的微芯片200被有效地放置成与传送基板接触。这使能一旦已经执行了贴附，就便于微芯片的选择性分离以及支撑基板和剩余微芯片的移除。
作为示例，微芯片200借由C4F8、TEFLON或OPTOOL DSX型聚合物或通过提供小于微芯片和传送基板之间的结合能量的微芯片200与支撑基板之间的结合能量的任何其他粘合剂而被结合到支撑基板。
作为变型，在支撑基板是透明的情况下，微芯片200与支撑基板的结合可以使用能够由紫外线辐射降解的树脂来实现。然后可以通过支撑基板来执行树脂的局部激光照射，以选择性地分离微芯片200的部分。
在支撑基板是LED 110的生长基板的情况下，后者可以具有对微芯片200的相对较强的粘附性。在这种情况下，可以使用借由通过支撑基板投射的局部激光束进行选择性分离的方法，例如专利申请US6071795中描述的类型的方法。
如前面指出的，所描述的实施例不限于微型结构形成在微芯片的电连接区域上的示出的特定情况。作为变型，微芯片的电连接区域可以是平滑的，并且可以通过将微芯片的电连接区域直接结合到支撑基板的对应电连接区域来执行将微芯片贴附到传送基板150。可能在传送之前提供准备传送基板的和微芯片的电连接区域的电连接区域的接触表面的步骤，以便获得足够的表面均匀性以获得在传送基板的和微芯片的电连接区域之间的直接结合。
应该进一步注意的是，所描述的实施例不限于图3A和图3B的示例，其中传送基板的电连接区域从传送基板的连接表面突出。作为变型，传送基板的连接表面可以如图1的示例中那样是基本平坦的。
通过关于图2A至图2M、图3A和图3B描述的方法获得的显示装置的优点在于每个微芯片包括环形金属化部215，所述环形金属化物215始终沿着LED外围接触LED 110的N型半导体层112。这使能相对于图1中示出的类型的微芯片改善电注入以及因此的LED的光效率。
此外，由于存在金属层222和220，所以LED 110的P型半导体层114跨其与层112相对的整个表面接触。在此再一次地，这使能相对于图1中示出的类型的微芯片改善电注入以及因此的LED的光效率。
此外，横向限定LED 110的环形金属化部215的存在使能改善微芯片的发射方向性，并且特别是避免光朝向装置的其他微芯片横向发射。
为此目的，应当注意，有利的是，在关于图2I所描述的步骤处，在从沟槽209的底部移除绝缘层213之后，沟槽209一直延伸到支撑衬底207/205的上表面，使得环形金属化部215一直延伸到微芯片的上表面(在图3B的取向中)或发射表面。然而所描述的实施例不限于这种特定情况。作为变型，在从沟槽209的底部移除绝缘层213之后，沟槽可以部分地延伸(即，在不完全穿过半导体层112的情况下)或者根本不延伸。然后，通过金属化部215确保的像素之间的光学分离将会稍微低效，但是在半导体层112上的电接触的功能将通过金属化部215保持被确保。
此外，应该注意的是，在关于图2A至图2M描述的微芯片制造方法中，在将LED堆叠203传送到基板201上(其内部并且顶部上已经先前形成微芯片的控制电路120)的步骤期间(图2C)，堆叠203中的不同LED 110的位置尚未被定义。因此在传送过程期间没有强烈的对准精度限制。这比上述法国专利申请Nr.1561421中描述的方法具有优势，在该申请中个体化LED的阵列和基本控制电路的阵列被分开形成，并且然后彼此传送，这由于微芯片尺寸小而在传送期间需要精确对准。
图4A至图4F是示出根据实施例的制造LED发射型显示装置的基本微芯片400的方法的另一示例的连续步骤的横截面图。图4A至图4F的方法以及通过该方法形成的微芯片400包括与图2A至图2M的方法以及由图2A至图2M的方法形成的微芯片200共同的元素。此后，仅强调两个实施例之间的差异。
图4A到图4F的方法的初始步骤与先前关于图2A到图2D所描述的步骤相同或类似。
图4A示出了如下步骤，在该步骤期间，从在图2D的步骤的结尾处获得的结构开始，即在每个微芯片中从LED堆叠203与控制电路120相对的表面(即在图4A的取向中的堆叠203的上表面)移除LED堆叠203的生长基板205之后，形成在俯视图中完全围绕微芯片的控制电路120和LED 110的环形周边沟槽409。沟槽409从LED堆叠203的上表面垂直延伸，完全穿过LED堆叠203和金属层220和222，并且穿入基板201中，下至大于或等于微芯片400的控制电路120的最终厚度的深度(即至少向下到微芯片的未来连接表面)，然而没有完全穿过基板201。应当注意的是，在该阶段处，基板201还未被减薄以形成微芯片的电连接区域，并且可以被用作形成沟槽409的支撑手柄。沟槽409例如通过蚀刻形成，例如通过电感耦合等离子体反应离子蚀刻(ICP-RIE)形成。例如由氧化硅制成的蚀刻掩模411预先形成在LED堆叠203的上表面上以界定蚀刻区域。
图4B示出了在沟槽409的侧壁上和底部上对电绝缘层413(例如氧化硅层)的保形沉积的步骤。在示出的示例中，层413是在图4A的步骤的结尾处获得的结构的基本上整个上表面上延伸的连续层。层413例如通过等离子体增强化学气相沉积(PECVD)或通过原子层沉积(ALD)形成。
图4C示出从沟槽409的侧壁的上部移除绝缘层413以释放对每个微芯片的LED 110的半导体层112的侧面的接入的步骤。然而，绝缘层413被保持在沟槽的侧壁的下表面上，并且特别是在LED 110的下半导体层114的侧面上以及在每个微芯片的控制电路120的侧面上。例如借由定向蚀刻方法、例如通过电感耦合等离子体反应离子蚀刻、例如借由氟化等离子体来实现绝缘层413的部分移除。在该步骤期间，如图4C中示出的，层413可以进一步从沟槽409的底部以及从LED堆叠的上表面移除。此外，可以移除蚀刻掩模411。优选地，在该步骤处设置成在LED堆叠203的上表面上形成或保持绝缘保护层。在示出的示例中，保护层由蚀刻掩膜411的残余物形成。
图4D示出了类似于关于图2J所描述的使用例如铜的导电金属415填充沟槽409的步骤。化学机械抛光的步骤可以被实施以移除沉积在沟槽外部的金属并且使结构的上表面(在图4D的定向中)平坦化，其中抛光例如可以在绝缘层411的上表面上被中断。
图4E示出了将在图4D的步骤的结尾处获得的结构传送到临时支撑基板430上的步骤。在该步骤期间，将图4D的结构的上表面(LED侧)结合到支撑基板430的表面。
图4F示出了使用支撑基板430作为手柄在基板201的后表面侧上形成微芯片400的电连接区域的步骤。在该步骤期间，例如通过研磨使基板201从其后表面变薄，以达到先前在沟槽409中形成的金属化部415。每个金属化部415的后表面限定对应微芯片的连接区域125。在基板201变薄之后，接触微芯片的控制电路120的部件的连接区域、即连接区域126、127和128形成在基板201的后表面上。电连接区域126、127、128例如由金属制成，例如由铜制成。作为示例，电连接区域126、127、128经由绝缘导电通孔126'、127'、128'被连接至控制电路120的部件，所述绝缘导电通孔126'、127'、128'完全穿过基板201并且接触在基板201的前表面侧上先前形成的金属化部126”、127”、128”，如图6中进一步详细示出的那样。
该方法的接下来的步骤例如与先前关于图2L、图2M、图3A和图3B所描述的相同或相似(微芯片400的个体化和传送到传送基板150上以形成显示装置)。
已经描述了具体的实施例。本领域技术人员将会想到各种改变、修改和改进。特别地，通过反转LED堆叠203的半导体层112和114的导电类型来适应所描述的示例将在本领域技术人员的能力范围内。
此外，尽管仅描述了传送到传送基板上的微芯片每个包括LED和用于控制LED的电路的实施例，但是所描述的实施例不限于这种特定情况。作为变型，每个微芯片可以包括多个LED和用于控制多个LED的有源电路。
此外，尽管仅描述了被传送到传送基板上的微芯片每个包括LED和用于控制LED的电路的实施例，但是所描述的实施例不限于该特定情况。作为变型，每个微芯片可以包括多个LED和用于控制该多个LED的有源电路。
此外，所描述的实施例不限于其中每个微芯片包括四个电连接区域的示出示例。
这样的改变、修改和改进旨在成为本公开的一部分，并且旨在落入本发明的精神和范围内。相应地，前面的描述仅仅是借由示例，而并非旨在限制。本发明仅被限制为在以下权利要求及其等同物限定。

Claims (15)

1.一种制造基于LED的发射型显示装置的基本芯片(200；400)的方法，每个芯片包括无机半导体LED(110)、用于控制LED的电路(120)以及被布置在所述芯片的连接表面上的连接到外部装置的多个区域(125、126、127、128)，所述方法包括以下步骤：
a)在半导体基板(201)的内部和顶部上形成所述芯片的控制电路(120)，使得每个控制电路包括在所述基板的第一表面的侧面上的接触衬垫(218)；
b)将包括具有相反导电类型的至少第一半导体层(112)和第二半导体层(114)的LED堆叠(203)传送到所述基板的第一表面上，使得所述堆叠的第二层(114)被电连接到所述控制电路的接触衬垫(218)；
c)在每个芯片中形成在俯视图中围绕所述芯片的控制电路和LED的周边沟槽(209；409)，所述周边沟槽沿着所述控制电路(120)的整个高度在所述基板(201)中垂直延伸，穿过所述LED堆叠的第二半导体层(114)，并且至少部分地穿入所述LED堆叠的第一半导体层(112)中；
d)在每个沟槽(209；409)中沿着所述沟槽的整个长度形成与所述LED堆叠的第一半导体层(112)接触的环形金属化部(215；415)；以及
e)沿着在俯视图中位于所述芯片的周边沟槽外部的切割路径切割所述基板(201)和所述LED堆叠(203)以使所述芯片个体化。
2.根据权利要求1所述的方法，其中，在每个芯片(200；400)中：
所述环形金属化部(215；415)与所述LED堆叠的第一半导体层(112)相对的表面显现在所述基板(201)与所述第一表面相对的第二表面上并且限定所述芯片的第一连接区域(125)；并且
连接到所述芯片的控制电路(120)的至少一个第二电连接区域(126、127、128)形成在所述基板(201)的第二表面上。
3.根据权利要求2所述的方法，其中在形成所述至少一个第二电连接区域(126、127、128)之后，从所述基板(201)的第二表面形成所述沟槽(209)。
4.根据权利要求3所述的方法，其中所述沟槽(209)完全穿过基板(201)和所述LED堆叠(203)的第二半导体层(114)并且在所述LED堆叠的第一半导体层(112)中被中断。
5.根据权利要求4所述的方法，在步骤c)和步骤d)之间包括在所述沟槽(209)的侧壁上和底部上对绝缘层(213)进行保形沉积的步骤，以及从所述沟槽(209)的底部移除所述绝缘层(213)以释放对所述LED堆叠的第一半导体层(112)的接入的步骤。
6.根据权利要求2所述的方法，其中在形成所述至少一个第二电连接区域(126、127、128)之前，从所述LED堆叠(203)与所述基板(201)相对的表面形成所述沟槽(409)。
7.根据权利要求6所述的方法，其中所述沟槽(409)完全穿过所述LED堆叠(203)并且穿入所述基板(201)中，下至大于或等于所述控制电路(120)的厚度的深度。
8.根据权利要求7所述的方法，在步骤c)和步骤d)之间包括在所述沟槽(409)的侧壁上和底部上对绝缘层(413)进行保形沉积的步骤，以及从所述沟槽(409)的侧壁的上部移除所述绝缘层(413)以释放对所述LED堆叠的第一半导体层(112)的接入的步骤。
9.根据权利要求1至8中任一项所述的方法，还包括在步骤a)之前沉积在所述基板(201)的基本上整个第一表面上连续延伸的第一金属层(220)的步骤以及沉积在所述LED堆叠(203)的第二半导体层(114)与所述堆叠的第一半导体层(112)相对的基本上整个表面上连续延伸的第二金属层(222)的步骤。
10.根据权利要求9所述的方法，其中，在步骤b)处，通过将所述第一金属层(220)直接结合到所述第二金属层(222)来执行将所述LED堆叠(203)贴附到所述基板(201)上。
11.一种制造基于LED的发射型显示装置的方法，包括以下步骤：
通过权利要求1至10中任一项所述的方法形成多个基本芯片(200；400)；
形成传送基板(150)，其针对每个芯片(200；400)包括在传送基板的连接表面上的多个连接区域，所述多个连接区域旨在分别被连接到所述芯片的连接区域；并且
将所述芯片(200；400)贴附到所述传送基板上，以将所述芯片连接区域电连接到所述传送基板的对应连接区域。
12.根据权利要求11所述的方法，其中，在步骤e)的结尾处，所述芯片(200；400)以比最终显示装置的芯片之间的节距更小的芯片之间的节距被布置在支撑基板(207、205；430)上；并且
仅所述支撑基板的芯片的一部分以所述最终显示装置的节距被贴附到所述传送基板，并且选择性地从所述支撑基板分离。
13.一种基于LED的发射型显示装置的基本芯片(200；400)，包括无机半导体LED(110)、用于控制所述LED的电路(120)以及连接到外部装置的多个区域(125、126、127、128)，其中：
所述控制电路(120)形成在半导体基板的内部和顶部上，并且包括在所述基板(201)的第一表面的侧面上的接触衬垫(218)；
在包括具有相反导电类型的至少第一半导体层(112)和第二半导体层(114)的LED堆叠(203)中形成所述LED(110)，所述堆叠的第二层(114)被电连接到控制电路的接触衬垫(218)；
至少一个周边沟槽(209；409)在俯视图中围绕所述芯片的控制电路(120)和LED(110)，环形沟槽沿着所述控制电路(120)的整个高度垂直延伸，穿过所述第二半导体层(114)，并且至少部分地穿入所述LED堆叠的第一半导体层(112)中；并且
被布置在所述环形沟槽中的环形金属化部(215；415)始终沿着沟槽长度与所述LED堆叠的第一半导体层(112)接触。
14.根据权利要求13所述的基本芯片，其中在所述控制电路(120)的基本上整个表面上延伸的第一金属层(220)和第二金属层(222)的堆叠形成所述芯片的控制电路(120)和LED(110)之间的接口。
15.一种基于LED的发射型显示装置，包括：
根据权利要求13或14的多个所述基本芯片(200；400)；以及
传送基板(150)，其针对每个芯片(200；400)包括在所述传送基板的连接表面上的多个连接区域，所述多个连接区域分别被连接到所述芯片的连接区域。
CN201810443227.1A 2017-05-11 2018-05-10 制造基于led的发射型显示装置的方法 Active CN108878620B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR17/54150 2017-05-11
FR1754150A FR3066320B1 (fr) 2017-05-11 2017-05-11 Procede de fabrication d'un dispositif d'affichage emissif a led

Publications (2)

Publication Number Publication Date
CN108878620A CN108878620A (zh) 2018-11-23
CN108878620B true CN108878620B (zh) 2023-02-28

Family

ID=59930438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810443227.1A Active CN108878620B (zh) 2017-05-11 2018-05-10 制造基于led的发射型显示装置的方法

Country Status (4)

Country Link
US (1) US10468452B2 (zh)
EP (1) EP3401958B1 (zh)
CN (1) CN108878620B (zh)
FR (1) FR3066320B1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013112549B4 (de) 2013-11-14 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
FR3073669B1 (fr) * 2017-11-10 2021-11-05 Commissariat Energie Atomique Procede de fabrication d'un dispositif optoelectronique comprenant une pluralite de diodes
US11749790B2 (en) 2017-12-20 2023-09-05 Lumileds Llc Segmented LED with embedded transistors
DE102018103169A1 (de) * 2018-02-13 2019-08-14 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
FR3082663B1 (fr) * 2018-06-14 2022-01-07 Aledia Dispositif optoelectronique
FR3086100B1 (fr) * 2018-09-13 2022-08-12 Commissariat Energie Atomique Procede de fabrication d'un dispositif optoelectronique comprenant une pluralite de diodes
FR3090199B1 (fr) * 2018-12-18 2021-10-22 Aledia Dispositif optoélectronique pour l'acquisition d'images selon plusieurs points de vue et/ou l'affichage d'images selon plusieurs points de vue
FR3091030B1 (fr) * 2018-12-19 2021-01-08 Commissariat Energie Atomique Procédé de fabrication d'un dispositif optoélectronique comportant une pluralité de diodes
WO2020146108A1 (en) * 2019-01-07 2020-07-16 Lumiode, Inc. Processes, articles and apparatus that incorporate semiconductor switches and drive circuitry on compound semiconductor chiplets
FR3094568B1 (fr) 2019-03-29 2022-04-22 Commissariat Energie Atomique Procédé de fabrication d'un écran d'affichage émissif à LED tridimensionnelles
FR3096508A1 (fr) * 2019-05-21 2020-11-27 Aledia Dispositif optoélectronique à diodes électroluminescentes
FR3103634B1 (fr) * 2019-11-21 2021-12-03 Commissariat Energie Atomique Procede de formation d’une electrode commune d’une pluralite de dispositifs optoelectroniques
FR3111013B1 (fr) * 2020-05-29 2022-06-03 Commissariat Energie Atomique Procédé de fabrication d'un dispositif optoélectronique comportant une pluralité de diodes
CN111681598A (zh) * 2020-06-03 2020-09-18 深圳市华星光电半导体显示技术有限公司 显示面板及其制造方法
FR3114685A1 (fr) 2020-09-30 2022-04-01 Aledia Dispositif optoélectronique
CN112531080B (zh) * 2020-11-30 2023-12-15 錼创显示科技股份有限公司 微型发光二极管
US11393946B2 (en) * 2020-11-30 2022-07-19 PlayNitride Display Co., Ltd. Micro LED structure
FR3125358A1 (fr) 2021-07-16 2023-01-20 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif d'affichage interactif et procédé de fabrication d'un tel dispositif
FR3126261B1 (fr) 2021-08-19 2023-07-14 Commissariat Energie Atomique Dispositif de capture d'images et procédé de fabrication d'un tel dispositif
FR3130046B1 (fr) 2021-12-02 2024-01-19 Commissariat Energie Atomique Dispositif d'imagerie à rayons X
FR3130045B1 (fr) 2021-12-02 2024-01-19 Commissariat Energie Atomique Dispositif d'imagerie à rayons X
WO2023213450A1 (en) * 2022-05-03 2023-11-09 Ams-Osram International Gmbh Method for manufacturing a plurality of semiconductor chips and semiconductor chip
FR3142061A1 (fr) 2022-11-14 2024-05-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Puce optoélectronique émissive monolithique
FR3142288A1 (fr) 2022-11-18 2024-05-24 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif d'affichage et procédé de fabrication d'un tel dispositif
FR3142831A1 (fr) * 2022-12-02 2024-06-07 Aledia Dispositif optoélectronique et son procédé de fabrication

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005122706A2 (en) * 2004-05-31 2005-12-29 Joon-Mo Kang Method of aligning semiconductor device and semiconductor structure thereof
CN102290430A (zh) * 2010-06-16 2011-12-21 索尼公司 显示装置
EP2667422A2 (en) * 2012-05-25 2013-11-27 Kabushiki Kaisha Toshiba Semiconductor light emitting device
WO2016143403A1 (ja) * 2015-03-10 2016-09-15 ソニー株式会社 電子部品、電子部品実装基板及び電子部品の実装方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7714345B2 (en) * 2003-04-30 2010-05-11 Cree, Inc. Light-emitting devices having coplanar electrical contacts adjacent to a substrate surface opposite an active region and methods of forming the same
CN100452460C (zh) * 2006-05-29 2009-01-14 金芃 通孔垂直结构的半导体芯片及其制造方法
DE102007043877A1 (de) * 2007-06-29 2009-01-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Bauelementen und optoelektronisches Bauelement
US20090321775A1 (en) * 2008-06-26 2009-12-31 Ghulam Hasnain LED with Reduced Electrode Area
TWI447892B (zh) * 2009-04-20 2014-08-01 Ind Tech Res Inst 發光裝置與其製造方法
KR101706915B1 (ko) * 2009-05-12 2017-02-15 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 변형가능 및 반투과 디스플레이를 위한 초박형, 미세구조 무기발광다이오드의 인쇄 어셈블리
US20110198609A1 (en) * 2010-02-12 2011-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Light-Emitting Devices with Through-Substrate Via Connections
KR101125335B1 (ko) * 2010-04-15 2012-03-27 엘지이노텍 주식회사 발광소자, 발광소자 제조방법 및 발광소자 패키지
DE102011056888A1 (de) * 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
WO2013161891A1 (ja) * 2012-04-24 2013-10-31 ボンドテック株式会社 チップオンウエハ接合方法及び接合装置並びにチップとウエハとを含む構造体
CN102931309B (zh) * 2012-11-15 2015-04-01 安徽三安光电有限公司 一种倒装发光二极管及其制作方法
US9196606B2 (en) * 2013-01-09 2015-11-24 Nthdegree Technologies Worldwide Inc. Bonding transistor wafer to LED wafer to form active LED modules
DE102013114691A1 (de) * 2013-12-20 2015-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und adaptiver Scheinwerfer für ein Kraftfahrzeug
CN105449064B (zh) * 2014-09-02 2018-02-23 展晶科技(深圳)有限公司 发光二极管及其制造方法
FR3033939B1 (fr) * 2015-03-20 2018-04-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique a diode electroluminescente
FR3044467B1 (fr) * 2015-11-26 2018-08-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dalle lumineuse et procede de fabrication d'une telle dalle lumineuse

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005122706A2 (en) * 2004-05-31 2005-12-29 Joon-Mo Kang Method of aligning semiconductor device and semiconductor structure thereof
CN102290430A (zh) * 2010-06-16 2011-12-21 索尼公司 显示装置
EP2667422A2 (en) * 2012-05-25 2013-11-27 Kabushiki Kaisha Toshiba Semiconductor light emitting device
WO2016143403A1 (ja) * 2015-03-10 2016-09-15 ソニー株式会社 電子部品、電子部品実装基板及び電子部品の実装方法

Also Published As

Publication number Publication date
US10468452B2 (en) 2019-11-05
FR3066320A1 (fr) 2018-11-16
CN108878620A (zh) 2018-11-23
FR3066320B1 (fr) 2019-07-12
EP3401958B1 (fr) 2019-08-07
EP3401958A1 (fr) 2018-11-14
US20180331153A1 (en) 2018-11-15

Similar Documents

Publication Publication Date Title
CN108878620B (zh) 制造基于led的发射型显示装置的方法
US11688776B2 (en) Transistor level interconnection methodologies utilizing 3D interconnects
CN107924964B (zh) 发光面板及制备此类发光面板的方法
CN110832635B (zh) 用于制造基于led的发射显示装置的方法
CN108735863B (zh) 发射型led显示装置制造方法
US10468361B2 (en) Method of manufacturing light emitting diodes having a supporting layer attached to temporary adhesive
US20190363520A1 (en) Vertical Emitters Integrated on Silicon Control Backplane
US7541256B2 (en) Method of fabricating back-illuminated imaging sensors using a bump bonding technique
JP7079940B2 (ja) ピクセル化ディスプレイ用多層構造体を形成する方法およびピクセル化ディスプレイ用多層構造体
CN110896084A (zh) 制造包括多个二极管的光电装置的方法
US7968358B2 (en) Digital radiographic flat-panel imaging array with dual height semiconductor and method of making same
US11069842B2 (en) Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component
CN112397449A (zh) 光电子器件的制造方法
CN108063127B (zh) 芯片和功率晶体管
JP7313384B2 (ja) 光電子デバイス
US20220013700A1 (en) Method for Producing Optoelectronic Semiconductor Devices and Optoelectronic Semiconductor Device
KR20100079247A (ko) 후면수광 이미지센서 및 그 제조방법
KR20100052667A (ko) 후면수광 이미지센서 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant