CN110896084A - 制造包括多个二极管的光电装置的方法 - Google Patents

制造包括多个二极管的光电装置的方法 Download PDF

Info

Publication number
CN110896084A
CN110896084A CN201910870006.7A CN201910870006A CN110896084A CN 110896084 A CN110896084 A CN 110896084A CN 201910870006 A CN201910870006 A CN 201910870006A CN 110896084 A CN110896084 A CN 110896084A
Authority
CN
China
Prior art keywords
layer
control circuit
stack
active
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910870006.7A
Other languages
English (en)
Other versions
CN110896084B (zh
Inventor
休伯特·博诺
朱莉娅·西蒙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of CN110896084A publication Critical patent/CN110896084A/zh
Application granted granted Critical
Publication of CN110896084B publication Critical patent/CN110896084B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1856—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

一种制造光电装置的方法，包括以下步骤：a)将至少包括相反导电类型的第一和第二半导体层的有源二极管堆叠件转移到控制电路的连接表面上，使得所述堆叠件的第二半导体层面向所述控制电路的连接表面，并且通过至少一个绝缘层与所述控制电路的连接表面分离开；b)在所述有源堆叠件中形成界定了多个二极管的沟槽，所述沟槽延伸穿过绝缘层并且出现在所述控制电路的连接表面上；以及c)在所述沟槽中形成金属化部分，其将所述第二半导体层连接到所述控制电路的连接表面。

Description

制造包括多个二极管的光电装置的方法
相关申请的交叉引用
本申请要求法国专利申请号18/58201的优先权权益，其内容在此以法律允许的最大程度通过引用整体包含在此。
技术领域
本申请涉及光电装置领域。其更具体地涉及制造包括多个半导体二极管(例如氮化镓二极管)和用于控制这些二极管的电子电路的光电装置的方法。
背景技术
已经提供了包括氮化镓(GaN)发光二极管(LED)阵列和能够单独控制LED以显示图像的控制电路的发光显示装置。
为了形成这种装置，可以分开制造控制电路和LED阵列，随后将它们组合，即通过将它们连接到一起来堆叠它们从而进行提供其。
这种制造方法的缺点是需要在控制电路和LED阵列的组装步骤期间将这两个元件精确对准，使得每个LED被有效定位在控制电路中的与其对应的金属焊盘上。当像素之间的间距降低时，这种对准特别难于实现，并且是分辨率和/或像素集成密度增大的障碍。
为了克服该缺点，特别是在申请人于2016年5月13日提交的国际专利申请号WO2017194845(DD16946/B15015)和申请人于2017年11月10日提交的法国专利申请号17/60578(DD17951/B16061)中提供了：
首先形成具有集成电路形式的控制电路，所述控制电路在表面上包括旨在连接至LED的多个金属焊盘以便能够单独控制流过每个LED的电流；
随后在控制电路的包括金属焊盘的所述表面上放置有源LED堆叠件，所述有源LED堆叠件在所述控制电路的整个表面上连续地延伸以将堆叠件的半导体层连接到控制电路的金属焊盘；并且随后
构造所述有源LED堆叠件以界定所述装置的不同LED并使其相互绝缘。
这种制造方法的优点在于，在将有源LED堆叠件转移到控制电路上的步骤期间，尚未限定在有源堆叠件中的装置的不同LED的位置。因此在转移期间没有很高的对准精度制约。随后可以通过基板构造的和在基板上沉积绝缘层和导电层的方法来执行有源堆叠件中的不同LED的界定，这提供了对准精度远大于在将基板转移到另一基板上时所能得到的精度。
然而，可能期望至少部分地改进上述国际专利申请号WO2017194845和法国专利申请号17/60578中描述的方法的特定方面。
具体地，在上述专利申请中描述的方法中，在将有源LED堆叠件转移到控制电路上的步骤期间，将有源LED堆叠件接合到控制电路应当不仅能够将有源电路机械地接合到控制电路，还能够将有源堆叠件电力地连接到控制电路的金属焊盘中的每一个。实际上，这种接合实现起来很难。
在上述专利申请中，在将有源LED堆叠件转移到控制电路上之前，具体地已经提供了将第一金属层沉积在控制电路的连接表面上，并且将第二金属层沉积在堆叠件的旨在与控制电路接触的表面上。随后通过分子接合或通过第一金属层至第二金属层的直接接合来将有源LED堆叠件接合到控制电路。然而，实际上可以观察到(控制电路侧上的)第一金属层至(有源LED堆叠件侧上的)第二金属层的接合并不总是完美的。更具体地，在控制电路与有源LED堆叠件之间的界面处可能存在第一和第二金属层没有接触的区域。实际上，如果这种接合缺陷没有引起机械阻力问题，它们也可能导致控制电路与装置的特定LED之间的精细电连接缺陷。具体地，由于缺陷，或甚至由于LED与控制电路之间缺乏电连接，特定像素可能变得不可用。
发明内容
因此，实施例提供了一种光电装置制造方法，其包括以下步骤：
a)将至少包括相反导电类型的第一和第二掺杂半导体层的有源二极管堆叠件转移到控制电路的连接表面上，使得所述堆叠件的第二半导体层面向所述控制电路的连接表面，并且通过至少一个电绝缘层与所述控制电路的连接表面分离开；
b)在所述有源堆叠件中形成界定了多个二极管的沟槽，所述沟槽进一步延伸穿过所述至少一个绝缘层并且出现在所述控制电路的连接表面上；以及
c)在所述沟槽中形成第一金属化部分，其将所述堆叠件的第二半导体层连接到所述控制电路的连接表面。
根据一个实施例，所述方法还包括：在所述沟槽中形成与所述第一金属化部分绝缘的与所述第一半导体层的侧面接触的第二金属化部分。
根据一个实施例，所述方法依次包括：
部分地形成所述沟槽一直到所述第一半导体层的中间层级的第一步骤；
在所述沟槽的侧壁上沉积第一金属层的步骤；
在所述沟槽的侧壁上形成由绝缘材料制成的第一间隔物的步骤；
延伸所述沟槽一直到所述第二半导体层的中间层级的步骤；
在所述沟槽的侧壁上形成由绝缘材料制成的第二间隔物的步骤；
延伸所述沟槽一直到所述控制电路的连接表面的步骤；以及
在所述沟槽的侧壁上沉积第二金属层的步骤，
其中所述第一金属化部分形成在所述第二金属层中，并且所述第二金属化部分形成在所述第一金属层中。
根据一个实施例，所述方法在步骤a)之前还包括：
在所述控制电路的整个连接表面上沉积第一绝缘层的步骤；以及
在所述有源二极管堆叠件的第二半导体层的整个表面上沉积第二绝缘层的步骤，
通过将所述第一层直接接合到所述第二层来将所述有源二极管堆叠件接合到所述控制电路，所述至少一个绝缘层通过所述第一和第二绝缘层的堆叠件来形成。
根据一个实施例，所述第一和第二绝缘层由氧化硅制成。
根据一个实施例，在步骤a)，借助于由形成了所述至少一个绝缘层的电绝缘接合材料制成的层来将所述有源二极管堆叠件接合到所述控制电路。
根据一个实施例，所述电绝缘接合材料是有机胶。
根据一个实施例，所述方法在步骤a)之前还包括金属层在所述有源堆叠件的第二半导体层的整个表面的顶部上沉积并与其接触的步骤。
根据一个实施例，在步骤a)的实施期间，通过位于所述第一半导体层的与所述第二半导体层相对的侧上的支撑衬底来支撑所述有源堆叠件，所述方法在步骤a)与步骤b)之间还包括去除所述支撑衬底的步骤。
根据一个实施例，所述半导体二极管是发光二极管。
根据一个实施例，所述二极管是光电二极管。
根据一个实施例，所述第一和第二半导体层是氮化镓层，所述二极管是氮化镓二极管。
根据一个实施例，所述控制电路形成在半导体衬底之内和顶部上。
另一实施例提供了一种光电装置，其包括：
包括连接表面的集成控制电路；
在所述控制电路上的有源二极管堆叠件，其至少包括相反导电类型的第一和第二掺杂的半导体层，所述第二层通过至少一个绝缘层与所述控制电路的连接表面分离开；
沟槽，其在所述有源堆叠件中延伸并且在所述有源堆叠件中界定了多个二极管；以及
在所述沟槽中的第一金属化部分，其将所述堆叠件的第二半导体层连接到所述控制电路的连接表面。
根据一个实施例，所述装置还包括在所述沟槽中的与所述第一金属化部分绝缘的与所述第一半导体层的侧面接触的第二金属化部分。
在下面结合附图对特定实施例的非限制性描述中将详细讨论前述和其他特征和优点。
附图说明
图1A、图1B、图1C、图1D、图1E、图1F、图1G、图1H、图1I、图1J、图1K、图1L、图1M、图1N和图1O是示出光电装置制造方法的一个实施例的步骤的截面图；以及
图2是示出图1A至图1O的方法的变型的截面图。
具体实施方式
在各个附图中，相同元件用相同的附图标记表示，并且此外各个附图未按比例绘制。为清楚起见，仅示出了并且详细描述了对理解所描述的实施例有用的那些步骤和元件。特别是，没有详细描述集成半导体二极管控制电路的形成，所描述的实施例与制造这种控制电路的通常结构和方法兼容。此外，没有详细描述有源半导体二极管堆叠件的不同层的组成和布局，所描述的实施例与半导体二极管(特别是氮化镓二极管)的通常有源堆叠件兼容。在以下描述中，除非另有说明，否则当提及诸如术语“前”、“后”、“顶部”、“底部”、“左”、“右”等限定绝对位置的术语、或者诸如术语“上方”、“下方”、“上”、“下”等限定相对位置的术语、或者诸如术语“水平”、“垂直”、“横向”等限定方向的术语时，其参考对应附图的定向，应理解，在实际中，所描述的装置和组件可以不同地定向。术语“近似”、“基本上”和“大约”在本文中用于表示所讨论的值的正负10％、优选地正负5％的公差。
图1A、图1B、图1C、图1D、图1E、图1F、图1G、图1H、图1I、图1J、图1K、图1L、图1M、图1N和图1O是示出光电装置制造方法的一个实施例的连续步骤的截面图。
图1A示意性示出预先形成在半导体衬底111(例如硅衬底)内和顶部上的集成控制电路110。在本示例中，控制电路110在其上表面侧上包括互连堆叠件112，互连堆叠件112针对装置的每个LED包括旨在与LED的电极中的一个(阳极或阴极)连接的金属连接焊盘113，以便能够控制流过LED的电流和/或跨LED施加电压。控制电路针对每个LED还包括连接到专用于该LED的金属焊盘113的基本控制单元(未详细说明)，其包括一个或多个晶体管，使得能够控制流过LED的电流和/或跨LED施加的电压。控制电路110例如以CMOS技术制成。金属焊盘113可以横向地被绝缘材料114(例如氧化硅)包围，使得控制电路110具有基本上平坦的上表面(或连接表面)，上表面包括被绝缘区域114分离开的金属区域113的阵列(绝缘区域114形成了将该阵列的行和列分离开的连续栅格)。作为一个示例，每个金属焊盘113具有范围从0.5至200μm的宽度，并且在两个相邻金属焊盘113之间的绝缘区域114的宽度是在从0.5至20μm的范围中。在所示示例中，互连堆叠件112针对每个LED还包括旨在连接至LED的另一电极(阴极或阳极)的金属连接区域115。在本示例中，连接区域115形成在金属层级(level)M1中，并且金属焊盘113形成在比层级M1高的、通过例如由氧化硅制成的绝缘层116与层级M1分离开的金属层级M2中。连接区域115至少部分地布置成与将焊盘113横向地分离开的绝缘区域114相对。作为一个示例，连接区域115被互连以形成至少部分地布置成与由区域114形成的绝缘栅格相对的、装置的所有像素共有的连续金属栅格。
图1A还示意性示出布置在支撑衬底151的上表面上的有源LED堆叠件150。堆叠件150例如是氮化镓LED堆叠件。支撑衬底151例如是由硅、蓝宝石、刚玉或任何其他材料制成的其上可以沉积有源氮化镓LED堆叠件的衬底。在所示示例中，有源堆叠件从衬底151的上表面起以如下次序包括：N型掺杂氮化镓层153、发光层155、和P型掺杂氮化硅层157。发光层155例如由一个或多个发光层(每个发光层形成量子阱，例如包含GaN、InN、InGaN、AlGaN、AlN、AlInGaN、GaP、AlGaP、AlInGaP或这些材料中一个或多个的组合)的堆叠件形成。作为一个变型，发光层155可以是本征的，即非故意掺杂的氮化镓层，例如具有在从1015至1018atoms/cm3范围内，例如大约1017atoms/cm3的残余施主浓度。在本示例中，发光层155的下表面与层153的上表面接触，并且发光层155的上表面与层157的下表面接触。实际上，根据衬底151的性质，一个或多个缓冲层(未示出)的堆叠件可以形成支撑衬底151与氮化镓层153之间的界面。作为一个示例，在硅衬底151的情况下，氮化铝缓冲层可以形成衬底151与氮化镓层之间的界面。例如通过在支撑衬底151上的外延生长来沉积有源堆叠件150。作为一个示例，层153的厚度在从0.2至2μm的范围内，例如大约1μm。作为一个示例，层155的厚度在从30至300nm的范围内，例如大约100nm。作为一个示例，层157的厚度在从5至300nm的范围内，例如大约100nm。
图1B示出在控制电路110的上表面上沉积由电绝缘材料(例如氧化硅)制成的层118的步骤。在所示示例中，绝缘层118基本上涂敷了控制电路110的整个上表面。具体地，绝缘层118接触控制电路110的金属连接焊盘113和将焊盘113横向地分离开的绝缘区域114。在绝缘层118的沉积之后可以是例如通过化学机械抛光(CMP)对层118的上表面平坦化的步骤，以得到具有低表面粗糙度的层118，例如表面粗糙度小于2nm，并且优选地小于1nm。绝缘层118的厚度(可能在平坦化之后)例如在从20nm至1μm的范围内。
图1B还示出在有源氮化镓二极管堆叠件150的上表面上沉积金属层159的步骤。在所示示例中，金属层159沉积在氮化镓层157的顶部上并与其上表面接触。金属层159例如基本上涂敷了有源堆叠件的整个上表面。例如通过物理气相沉积(PVD)、真空溅射或化学气相沉积(CVD)来沉积金属层159。金属159具体地具有恢复LED堆叠件的半导体层157上的电接触的功能。金属层159还可以具有光学反射器功能。作为一个示例，金属层159由铝或银制成。氧化层159的厚度例如在从50nm至1μm的范围内。
图1B还示出在金属层159的上表面上沉积由电绝缘材料(例如与层118相同的材料，例如氧化硅)制成的层161的步骤。在所示示例中，绝缘层161沉积在金属层159的顶部上并且与其上表面接触。绝缘层161例如基本上涂敷了有源堆叠件的整个上表面。在绝缘层161的沉积之后可以是例如通过化学机械抛光(CMP)对层161的上表面平坦化的步骤，以获得具有低表面粗糙度的层161，例如，表面粗糙度小于2nm，并且优选地小于1nm。绝缘层161的厚度(可能在平坦化之后)例如在从20nm至1μm的范围内。
图1C示出将有源氮化镓LED堆叠件150放置在控制电路110的上表面上的步骤。为了实现这一点，可以翻转包括支撑衬底151和有源堆叠件150的组件，然后将其放置在控制电路110上，以将绝缘层161的上表面(在图1B的定向上)放置成与绝缘层118的上表面接触。在该步骤期间，有源堆叠件150经由绝缘层161和118接合到控制电路110。作为一个示例，在绝缘层118的上表面与绝缘层161的下表面(在图1C的定向上)之间通过直接接合(不添加额外的接合材料)，例如，通过分子键合，来进行有源堆叠件150与控制电路110的接合。作为一个变型，两个表面的接合可以通过热压缩来执行，或通过任何其他适当的接合方法来执行。
在本示例中，在有源LED堆叠件转移和接合到控制电路110上的步骤结束时，有源LED堆叠件没有电连接到控制电路110。具体地，LED堆叠件的下半导体层157通过绝缘层161和118与控制电路110的金属焊盘113电绝缘。
图1D示出后续的从有源LED堆叠件150去除支撑衬底151的步骤。例如，通过从与有源堆叠件150相对的其表面进行研磨和/或蚀刻来去除衬底151。作为一个变型，在透明衬底151(例如，蓝宝石或刚玉衬底)的情况下，可以借助于从其与有源堆叠件150相对的表面穿过衬底151投射的激光束来将衬底151与有源堆叠件150分离(激光剥离方法)。
更一般地，可以使用能够去除衬底151的任何其他方法。
在去除衬底151之后，可以提供额外的蚀刻步骤以去除残留在氮化镓层153的上表面侧上的可能的缓冲层。此外，可以例如通过蚀刻去除氮化镓层153的一部分厚度。在该步骤结束时，有源堆叠件150基本上涂覆了控制电路110的整个表面，而没有不连续性。作为一个示例，去除支撑衬底151之后的有源堆叠件150的厚度在0.2至10μm的范围内。
图1E示出在去除衬底151之后的在有源LED 150的上表面上沉积硬掩模171的步骤。硬掩模171例如由硅或氮化硅制成。作为一个变型，硬掩模171由堆叠件(图中未详述)形成，其从N型氮化镓层153的上表面起按照以下次序包括：第一氧化硅、(例如氮化硅或氮化钛的)中间蚀刻台阶层、以及第二氧化硅层。
图1F示出例如通过光刻随后蚀刻在硬掩模171中形成通孔或沟槽173的步骤。沟槽173从硬掩模171的上表面延伸并且出现在有源LED堆叠件150的上表面上。沟槽173在俯视图中界定显示装置的未来单独的LED 176。沟槽173可以相对于预先在控制电路110上形成的参考标记对准。作为一个示例，在沉积硬掩模171之后但在形成沟槽173之前，预先形成在衬底111上的参考标记可以通过蚀刻硬掩模171和组件的外围区域中的有源堆叠件150而被暴露，参考标记随后用作对准标记，用于定位用来形成沟槽173的光刻掩模。在所示示例中，每个LED 176布置为在垂直投影中与控制电路110的单个金属焊盘113相对。更具体地，在所示示例中，沟槽173在控制电路110的上表面的绝缘区域114上对准。换句话说，在俯视图中，沟槽173的中心纵向轴线和区域114的中心纵向轴线是混淆的。在该示例中，沟槽173的宽度大于绝缘区域114的宽度。换句话说，每个沟槽173布置成不仅与将相邻两行或列的金属焊盘113分离开的绝缘条114相对，而且与位于条114的任一侧的金属焊盘113的外围部分相对。
图1G示出了将沟槽173延伸到有源LED堆叠件150的氮化镓层153的上部中的步骤。在该示例中，在该步骤期间，通过一直蚀刻到层153的中间层(也就是说，部分地穿透到层153中，而不完全穿过它)来垂直地继续沟槽173。
图1H示出后续的在沟槽173的侧壁和底部上沉积例如由金属(例如铝或钛)制成的导电层178的步骤。在所示的示例中，层178被进一步沉积在位于LED 176顶部的硬掩模171的部分的上表面上。层178例如通过保形沉积方法(例如，通过真空沉积方法，例如，通过物理气相沉积、溅射或化学气相沉积)沉积在装置的整个上表面上。金属层178具体地具有在LED堆叠件的半导体层153上进行电接触的功能。应特别注意的是，在装置的每个LED 176中，金属层178在沟槽173的下部的侧壁的层级处在LED的整个外围上与半导体层153接触。
图1H还示出了在沉积金属层178之后的步骤，在该步骤期间，在沟槽173的侧壁上形成由绝缘材料(例如，氧化硅或氮化物)制成的间隔物179。作为一个示例，首先，在装置的整个上表面上，即在沟槽173的侧壁和底部上，以及在位于LED 176的顶部的硬掩模171的部分的上表面上沉积绝缘材料的层。作为一个示例，绝缘层在装置的整个表面上沉积在金属层178的顶部上并与金属层178的上表面接触。可以通过任何适合的保形沉积方法沉积绝缘层。作为一个示例，绝缘层的厚度在50nm至1μm的范围内。然后实施绝缘层的垂直各向异性蚀刻步骤以去除在沟槽173的底部和在LED 176的顶部的硬掩模171的部分的上表面上的绝缘层的水平部分，并保持仅在沟槽173的侧壁上的绝缘层以形成间隔物179。
图1I示出形成间隔物179之后的步骤，在此期间，沟槽173通过蚀刻一直延伸到有源LED堆叠件150的下半导体层157的中间层级。在该步骤期间，选择蚀刻方法以在间隔物179的材料之上选择性地蚀刻金属层178和层153、155和157的材料。因此，在该步骤期间去除了金属层178的位于沟槽173底部并且顶部没有间隔物179的部分、以及金属层178的位于硬掩模171在LED 176顶部的部分上的部分。换句话说，在该步骤期间仅保留金属层178的涂敷有间隔物179的部分。
图1I还示出了沟槽173延伸之后的步骤，在此期间，在沟槽173的侧壁上再次形成绝缘材料(例如，氧化硅或氮化物)的间隔物181。类似于先前已关于图1H所述的，首先通过保形沉积方法在装置的整个上表面上沉积一层绝缘材料。作为一个示例，绝缘层的厚度在50nm至1μm的范围内。然后实施绝缘层的垂直各向异性蚀刻步骤，以仅保留沟槽的侧壁上的绝缘层以形成间隔物181。
图1J示出形成间隔物181之后的步骤，在此期间，沟槽173通过蚀刻一直延伸到绝缘层116的上表面，将金属化层级M1和M2与控制电路110分离开。更具体地说，在该步骤期间，在沟槽173的底部蚀刻半导体层157的剩余下部、导电层159、绝缘层161和118、以及绝缘区域114和与沟槽173相对的金属焊盘113的外围部分。在将控制电路110的金属层级M1和M2分离开的绝缘层116的上表面上、或在绝缘层116中，蚀刻被中断。
沟槽173的延伸导致在有源堆叠件150中界定装置的不同LED 176。每个LED 176对应于形成在堆叠件150中并且被沟槽173横向包围的岛或台面。因此，每个LED 176包括垂直堆叠件，该垂直堆叠件从金属层159的上表面起依次包括氮化镓层157的与该示例中的LED的阳极对应的一部分、发光层155的一部分、和氮化镓层153的与该示例中的LED的阴极对应的一部分。
图1K示出后续的例如通过垂直各向异性蚀刻来蚀刻间隔物179和181的上部的步骤。在该示例中，间隔物179和181被蚀刻在硬掩模171的侧面的上部上，但是在硬掩模171的侧面的下部以及LED堆叠件150的下方层153、155和157的侧面上保持完整。作为一个示例，硬掩模171包括中间蚀刻停止层(图中未详述)，使得能够比硬掩模171更快地蚀刻间隔物，使得在蚀刻步骤结束时，间隔物179和181的上表面从硬掩模171的上表面凹进。
图1L示出后续的在沟槽173的侧壁和底部上沉积金属层183的步骤。在所示示例中，层183进一步沉积在硬掩模171的位于LED 176的顶部的部分的上表面上。层183例如通过保形沉积方法(例如，通过真空沉积方法，例如通过物理气相沉积、溅射或化学气相沉积)沉积于在图1A-图1K的步骤结束时获得的结构的整个上表面之上。对于装置的每个LED176，金属层183特别地具有将LED的阳极接触金属层159电连接到控制电路110的对应金属连接焊盘113的功能。然而，在该阶段，金属层183进一步在每个LED 176中将LED的阳极接触金属层159连接到LED的阴极接触金属化部分178。此外，层183将装置的不同LED 176的阳极接触区域159互连。
图1M示出后续的沟槽173一直延伸到形成在控制电路110的金属层M1中的金属连接区域115的上表面的步骤。在该步骤期间，金属层183的位于沟槽173的底部处的水平部分被去除，这导致装置的不同LED 176的阳极接触区域159彼此绝缘。此外，在该步骤期间，去除涂覆隔离物179和181的上表面的金属层183的水平部分，这导致在每个LED 176中使得LED的阳极接触金属化部分159与LED的阴极接触金属化部分178的电绝缘。
图1N示出在沟槽173的延伸之后的步骤，在此期间，在沟槽173的侧壁上再次形成绝缘材料(例如，氧化硅或氮化物)的间隔物185。类似于之前已关于图1H和图1I所描述的，首先通过保形沉积方法在装置的整个上表面之上沉积绝缘材料层。作为一个示例，绝缘层的厚度在50nm至1μm的范围内。然后实施绝缘层的垂直各向异性蚀刻步骤，以仅在沟槽的侧壁上保持绝缘层以形成间隔物185。在该实例中，绝缘层的厚度和绝缘层的垂直各向异性的步骤的条件被提供为使得在蚀刻步骤结束时，间隔物185的上表面位于在金属层183的与阳极接触金属化部分159和金属接触焊盘113相接触的部分的上表面的平面、与阴极接触金属化部分178的上表面的平面之间的中间层级处。因此，对于显示装置的每个LED 176，外围隔离物185完全覆盖金属层183的将LED的阳极接触金属化部分159连接至控制电路的对应的金属连接焊盘113的部分，但是留下对LED的阴极接触金属化部分178的接入口。
图1O示出后续的在沟槽173的侧壁和底部上沉积金属化部分190的步骤。在所示示例中，金属化部分190完全填充沟槽173。作为一个示例，金属化部分190由镶嵌类型的方法形成，包括在足以填充沟槽173的厚度上在组件的整个上表面之上沉积金属层的步骤，然后是组件的上表面的化学机械抛光以将装置的上表面平坦化并去除金属层在LED 176顶部的部分的步骤。在该步骤期间可以去除硬掩模171的全部或部分厚度。在所示示例中，保持硬掩模的一部分厚度并且将其用作LED 176的阴极区域153的上表面的钝化层。金属化部分190例如由下接合层(例如包括厚度在10至100nm范围内、例如厚度大约50nm的铝/钛/氮化钛/铜堆叠件)以及上填充层(例如由铜制成，通过电化学沉积而被沉积)制成。金属化部分190将装置的不同LED 176的阴极接触金属化部分178彼此连接以及连接到控制电路110的金属连接区域115。然而，金属化部分190通过间隔物185与金属层183的在每个像素中将LED176的阳极接触金属化部分159连接到控制电路的对应的连接焊盘113的部分绝缘。在俯视图中，金属化部分190具有连续栅格的形状，该栅格横向围绕装置的不同像素并且将它们彼此分离开。
关于图1A至图1O描述的方法的优点在于有源LED堆叠件与控制电路(图1C)的接合是绝缘体-绝缘体结合，其通常比金属-金属接合更容易形成并且具有更好的均匀性。
此外，在关于图1A至图1O描述的方法中，接合界面不具有电功能。换句话说，即使在有源LED堆叠件与控制电路的接合上发生局部接合缺陷，也不会导致控制电路110与显示装置的(一个或多个)对应LED 176之间的电连接缺陷，这是因为LED 176与控制电路110之间的电连接在接合之后执行。
关于图1A至图1O描述的方法的另一优点是它具有单个光刻和蚀刻步骤(以限定沟槽173的位置)，这使得它实现起来特别简单和便宜。
该方法的另一个优点是LED 176的阴极电接触是沿着LED的阴极区域153的整个外围横向获取的。这使得能够将阴极接触电阻最小化，从而限制装置的电力消耗。
此外，用于绝缘LED 176的沟槽中的阴极接触金属化部分190的布置使得能够将显示装置的有效表面积最大化。这种布局还能够加强不同LED 176之间的光学绝缘，并有利于LED 176在操作中产生的热量的散发。
图2是示出图1A至图1O的方法的变型的截面图。在图2的示例中，通过将绝缘层161直接接合到绝缘层118上来将有源LED堆叠件150接合到控制电路110(比如关于图1C所描述的)，被替代为借助电绝缘接合材料层128(例如，有机胶层，例如硅树脂层或聚酰亚胺层)的接合。在所示示例中，胶层218具有与金属阳极接触层159的下表面接触的上表面，以及与控制电路110的上表面接触的下表面。在有源LED堆叠件150转移到控制电路110上之前，例如将胶层218沉积在控制电路110的上表面上，或者在有源LED堆叠件150的下表面上(在图1C的定向上)，或者部分地在控制电路110的上表面上并且部分地在有源LED堆叠件150的下表面上并且部分地在有源LED堆叠件150的下表面上。该方法的其他步骤例如已经与关于图1A至图1O描述的相同或相似。
图2的替代实施例的优点在于，有源LED堆叠件150与控制电路110的接合比实施关于图1C描述的直接绝缘体-绝缘体接合更简单。
已经描述了特定实施例。本领域技术人员将会想到各种改变和修改。具体地，氮化镓层153的导电类型(在所述示例中为N型)和氮化镓层157的导电类型(在所述示例中为P型)可以反转。
此外，尽管仅已经描述了基于氮化镓LED的显示装置的实施例，但是所描述的实施例可以适于制造包括多个氮化镓光电二极管的传感器，所述多个氮化镓光电二极管可单独寻址以获取图像。
更一般地，所描述的实施例可以适于制造基于半导体二极管的任何显示装置或光敏传感器，所述半导体二极管包括由除氮化镓之外的半导体材料构成的，例如，由其他III-V半导体材料构成的二极管或由硅构成的二极管。
此外，在所描述的示例中，在有源二极管堆叠件150的阳极层157的顶部上且与其上表面(在图1B的定向上)相接触地提供金属层159使得能够将阴极接触电阻最小化，并且因而限制了装置的电力消耗。然而，作为一个变型，可以省略金属层159，然后在每个二极管中经由将阴极区域157的侧面与控制电路110的金属连接焊盘113耦接的外围金属化部分183，仅在阴极区域157的侧面上获取阴极接触。
此外，所描述的实施例不限于其中阴极接触金属化部分190电连接到像素阵列内的控制电路110(经由金属连接区域115)的上述示例。作为一个变型，阴极接触金属化部分190可以经由控制电路110的一个或多个外围连接焊盘仅在像素阵列的外围被连接到控制电路110。
这些改变、修改和改进旨在成为本公开的一部分，并且旨在落入本发明的精神和范围内。因此，前面的描述仅是示例性的，而不旨在是限制性的。本发明仅受以下权利要求及其等同物限定。

Claims (15)

1.一种制造光电装置的方法，包括以下步骤：
a)将至少包括相反导电类型的第一掺杂半导体层(153)和第二掺杂半导体层(157)的有源二极管堆叠件(150)转移到控制电路(110)的连接表面上，使得所述堆叠件的第二半导体层(157)面向所述控制电路的连接表面，并且通过至少一个电绝缘层(118，161；218)与所述控制电路的连接表面分离开，所述至少一个绝缘层(118，161；218)和所述有源二极管堆叠件(150)在所述控制电路的整个表面上延伸；以及
b)在有源堆叠件中形成界定了多个二极管(176)的沟槽(173)，所述沟槽进一步延伸穿过所述至少一个绝缘层(118，161；218)并且出现在所述控制电路(110)的连接表面上；以及
c)在所述沟槽(173)中形成第一金属化部分(183)，其将所述堆叠件的第二半导体层(157)连接到所述控制电路(110)的连接表面。
2.根据权利要求1所述的方法，还包括：在所述沟槽(173)中形成与所述第一金属化部分绝缘的与所述第一半导体层(153)的侧面接触的第二金属化部分(178)。
3.根据权利要求2所述的方法，依次包括：
部分地形成所述沟槽(173)一直到所述第一半导体层(153)的中间层级的第一步骤；
在所述沟槽(173)的侧壁上沉积第一金属层(178)的步骤；
在所述沟槽(173)的侧壁上形成由绝缘材料制成的第一间隔物(179)的步骤；
延伸所述沟槽(173)一直到所述第二半导体层(157)的中间层级的步骤；
在所述沟槽(173)的侧壁上形成由绝缘材料制成的第二间隔物(181)的步骤；
延伸所述沟槽(173)一直到所述控制电路(110)的连接表面的步骤；以及
在所述沟槽(173)的侧壁上沉积第二金属层(183)的步骤，
其中所述第一金属化部分形成在所述第二金属层(183)中，并且所述第二金属化部分形成在所述第一金属层(178)中。
4.根据权利要求1至3中任一项所述的方法，还包括：在步骤a)之前，
在所述控制电路(110)的整个连接表面上沉积第一绝缘层(118)的步骤；以及
在所述有源二极管堆叠件(150)的第二半导体层(157)的整个表面上沉积第二绝缘层(161)的步骤，
并且其中，在步骤a)处，通过将所述第一绝缘层(118)直接接合到所述第二绝缘层(161)来将所述有源二极管堆叠件(150)接合到所述控制电路(110)，所述至少一个电绝缘层通过所述第一绝缘层(118)和所述第二绝缘层(161)的堆叠来形成。
5.根据权利要求4所述的方法，其中所述第一绝缘层(118)和所述第二绝缘层(161)由氧化硅制成。
6.根据权利要求1至3中任一项所述的方法，其中，在步骤a)处，借助于由形成了所述至少一个绝缘层的电绝缘接合材料制成的层(218)来将所述有源二极管堆叠件(150)接合到所述控制电路(110)。
7.根据权利要求6所述的方法，其中所述电绝缘接合材料是有机胶。
8.根据权利要求1至7中任一项所述的方法，还包括：在步骤a)之前，在所述有源堆叠件的第二半导体层(157)的整个表面的顶部上沉积与所述有源堆叠件的第二半导体层(157)的整个表面接触的金属层(159)的步骤。
9.根据权利要求1至8中任一项所述的方法，其中，在步骤a)的实施期间，通过位于所述第一半导体层(153)的与所述第二半导体层(157)相对的侧上的支撑衬底(151)来支撑所述有源堆叠件(150)，所述方法还包括：在步骤a)与步骤b)之间，去除所述支撑衬底(151)的步骤。
10.根据权利要求1至9中任一项所述的方法，其中所述半导体二极管(176)是发光二极管。
11.根据权利要求1至9中任一项所述的方法，其中所述二极管是光电二极管。
12.根据权利要求1至11中任一项所述的方法，其中所述第一半导体层(153)和第二半导体层(157)是氮化镓层，所述二极管(176)是氮化镓二极管。
13.根据权利要求1至12中任一项所述的方法，其中所述控制电路(110)形成在半导体衬底(111)之内和顶部上。
14.一种光电装置，包括：
包括连接表面的集成控制电路(110)；
在所述控制电路(110)上的有源二极管堆叠件(150)，其至少包括相反导电类型的第一掺杂半导体层(153)和第二掺杂半导体层(157)，所述第二层(157)通过至少一个绝缘层(118，161；218)与所述控制电路的连接表面分离开，所述至少一个绝缘层(118，161；218)在所述有源二极管堆叠件的整个表面下方延伸；
沟槽(173)，其在有源堆叠件中延伸并且进一步延伸穿过所述至少一个绝缘层，在所述有源堆叠件(150)中界定了多个二极管(176)；以及
在所述沟槽(173)中的第一金属化部分(183)，其将所述堆叠件的第二半导体层(157)连接到所述控制电路(110)的连接表面。
15.根据权利要求14所述的装置，还包括在所述沟槽(173)中的与所述第一金属化部分绝缘的与所述第一半导体层(153)的侧面接触的第二金属化部分(178)。
CN201910870006.7A 2018-09-13 2019-09-16 制造包括多个二极管的光电装置的方法 Active CN110896084B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR18/58201 2018-09-13
FR1858201A FR3086100B1 (fr) 2018-09-13 2018-09-13 Procede de fabrication d'un dispositif optoelectronique comprenant une pluralite de diodes

Publications (2)

Publication Number Publication Date
CN110896084A true CN110896084A (zh) 2020-03-20
CN110896084B CN110896084B (zh) 2024-09-24

Family

ID=

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102165609A (zh) * 2008-09-24 2011-08-24 飞利浦拉米尔德斯照明设备有限责任公司 复合衬底上生长的半导体发光器件
US20120043563A1 (en) * 2009-04-06 2012-02-23 James Ibbetson High Voltage Low Current Surface Emitting Light Emitting Diode
CN102800764A (zh) * 2011-05-26 2012-11-28 华夏光股份有限公司 半导体发光装置及其制造方法
CN103682070A (zh) * 2012-09-06 2014-03-26 Lg伊诺特有限公司 发光器件
US20160276329A1 (en) * 2015-03-20 2016-09-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Optoelectronic device comprising a light-emitting diode

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102165609A (zh) * 2008-09-24 2011-08-24 飞利浦拉米尔德斯照明设备有限责任公司 复合衬底上生长的半导体发光器件
US20120043563A1 (en) * 2009-04-06 2012-02-23 James Ibbetson High Voltage Low Current Surface Emitting Light Emitting Diode
CN102800764A (zh) * 2011-05-26 2012-11-28 华夏光股份有限公司 半导体发光装置及其制造方法
CN103682070A (zh) * 2012-09-06 2014-03-26 Lg伊诺特有限公司 发光器件
US20160276329A1 (en) * 2015-03-20 2016-09-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Optoelectronic device comprising a light-emitting diode

Also Published As

Publication number Publication date
US20200091224A1 (en) 2020-03-19
US11444118B2 (en) 2022-09-13
FR3086100A1 (fr) 2020-03-20
FR3086100B1 (fr) 2022-08-12
EP3624192A1 (fr) 2020-03-18

Similar Documents

Publication Publication Date Title
KR102665055B1 (ko) 복수의 다이오드를 구비하는 광전자 장치의 제조 방법
US11444118B2 (en) Method of manufacturing an optoelectronic device comprising a plurality of diodes
TWI716595B (zh) 包括複數個氮化鎵二極體的光電元件的製造方法
CN109844947B (zh) 显示设备和用于生产该设备的方法
CN112166505B (zh) Led发射显示装置及其制造方法
CN111326613A (zh) 生成具有光发射和/或光接收二极管的器件的方法
KR20230004445A (ko) 발광 다이오드 구조물 및 그 제조 방법
CN112825341A (zh) 形成多个光电器件的公共电极的方法
US11329188B2 (en) Optoelectronic device manufacturing method
US11658260B2 (en) Method of manufacturing an optoelectronic device comprising a plurality of diodes
CN110896084B (zh) 制造包括多个二极管的光电装置的方法
WO2021203986A1 (en) Light emitting diode structure and method for manufacturing the same
US11552125B2 (en) Method of manufacturing an optoelectronic device comprising a plurality of diodes and an electronic circuit for controlling these diodes
CN220543917U (zh) 半导体结构
US20230064995A1 (en) Optoelectronic device manufacturing method
CN118156380A (zh) 制造包括led和光电二极管的光电子器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant