CN108847411A - 一种增强应力迁移可靠性的互连线结构 - Google Patents
一种增强应力迁移可靠性的互连线结构 Download PDFInfo
- Publication number
- CN108847411A CN108847411A CN201810654881.7A CN201810654881A CN108847411A CN 108847411 A CN108847411 A CN 108847411A CN 201810654881 A CN201810654881 A CN 201810654881A CN 108847411 A CN108847411 A CN 108847411A
- Authority
- CN
- China
- Prior art keywords
- metal
- groove
- distributed
- area
- annular region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种增强应力迁移可靠性的互连线结构,属于集成电路技术领域,包括:相互之间电性连接的金属一和金属二,所述金属一的宽度大于所述金属二的宽度;所述金属一内设置多个凹槽。本发明的有益效果:由于存在凹槽,互连线结构内总的空位含量会相对降低;凹槽附近存在较大张应力梯度,金属一内的大量空位会聚集在凹槽附近,尤其是在凹槽密集区;减小了金属一与金属二的接触界面及接触界面附近的张应力梯度,减小了导通通孔与金属一的接触界面及接触界面附近的张应力梯度,降低了空位向关键位置的迁移速度;因此,本发明减少了可向关键位置迁移的空位量并降低了空位的迁移速度,从而提高应力迁移可靠性。
Description
技术领域
本发明涉及集成电路技术领域,尤其涉及一种增强应力迁移可靠性的互连线结构。
背景技术
目前,应力迁移是导致集成电路互连线失效的主要机制之一。在使用过程中,连线内的金属晶粒生长会释放大量晶界,进而产生空位。机械应力梯度是导致空位聚集生长,进而导致失效的主要因素。随着连线向多层化、微缩化、复杂化的方向发展,以及低介电常数、合金帽层等新材料的使用,互连结构的应力分布及质量传输机制变得越来越复杂。因此,在先进制程中,如何通过改善应力分布以抑制应力迁移失效的研究非常重要。
实际电路中,不同宽度的金属直接相连或通过通孔相连。当二者的宽度相差较大时,宽窄金属之间就存在较大的张应力梯度,进而导致宽金属内的大量空位以较快速度向窄金属内或通孔底部迁移和聚集,造成了较大的应力迁移失效风险。
目前,尚未查到通过改善应力梯度分布来抑制此类失效的报道。
发明内容
针对现有技术中存在的问题,本发明涉及一种增强应力迁移可靠性的互连线结构。
本发明采用如下技术方案:
一种增强应力迁移可靠性的互连线结构,包括:
相互之间电性连接的金属一和金属二,所述金属一的宽度大于所述金属二的宽度;所述金属一内设置多个凹槽。
优选的,所述金属一与所述金属二的连接方式为直接相连。
优选的,在所述金属一上自所述金属一和所述金属二的接触区域由近至远形成第一区域、第二区域以及第三区域,所述多个凹槽分布于所述第一区域、所述第二区域以及所述第三区域;
分布于第一区域的所述凹槽的数量小于分布于第二区域的所述凹槽的数量;
分布于第三区域的所述凹槽的数量小于分布于第二区域的所述凹槽的数量。
优选的,分布于所述第二区域的单位面积的所述凹槽的数量为分布于所述第一区域的单位面积的所述凹槽的数量的1~1×103倍;和/或
分布于所述第二区域的单位面积的所述凹槽的数量为分布于所述第三区域的单位面积的所述凹槽的数量的1~1×103倍。
优选的,所述金属一与所述金属二的连接方式为间接相连,所述金属一与所述金属二由导电通孔导电连接。
优选的,在所述金属一上自所述金属一和所述导电通孔的接触区域由内至外形成第一环形区域、第二环形区域以及第三环形区域,所述多个凹槽分布于所述第一环形区域、所述第二环形区域以及所述第三环形区域;
分布于第一环形区域的所述凹槽的数量小于分布于第二环形区域的所述凹槽的数量;
分布于第三环形区域的所述凹槽的数量小于分布于第二环形区域的所述凹槽的数量。
优选的,分布于所述第二环形区域的单位面积的所述凹槽的数量为分布于所述第一环形区域的单位面积的所述凹槽的数量的1~1×103倍;和/或
分布于所述第二环形区域的单位面积的所述凹槽的数量为分布于所述第三环形区域的单位面积的所述凹槽的数量的1~1×103倍。
优选的,所述金属一的宽度不小于所述金属二的宽度的1.1倍。
优选的,所述金属一的宽度不小于所述导电通孔的直径的1.1倍。
优选的,所述多个凹槽的数量范围为1~1×105个/um2。
优选的,预设第一数量的多个所述凹槽的尺寸相同。
优选的,预设第二数量的所述凹槽的尺寸互不相同。
优选的,所述凹槽的为的宽度范围为1×10-3~1×102um,所述凹槽之间的间距范围为1×10-3~1×102um。
优选的,所述凹槽为预设形状;
所述预设形状包括圆形、三边形、四边形以及五边形。
本发明的有益效果:
1)由于存在凹槽,晶界数量减少,互连线结构内总的空位含量会相对降低;
2)凹槽附近存在较大张应力梯度,金属一内的大量空位会聚集在凹槽附近,尤其是在凹槽密集区;
3)凹槽减小了金属一与金属二或导通通孔的宽度差异,从而减小了金属一与金属二的接触区域及接触区域附近的张应力梯度,减小了导通通孔与金属一的接触区域及接触区域附近的张应力梯度,降低了空位向关键位置的迁移速度;
4)减少可向关键位置迁移的空位量,并降低空位的迁移速度,从而提高应力迁移可靠性。
附图说明
图1为现有技术中,宽窄金属直接相连时互连线结构的示意图;
图2为现有技术中,宽窄金属间接相连时互连线结构的示意图;
图3为本发明的一种优选实施例中,金属一和金属二直接相连时互连线结构的示意图;
图4为本发明的一种优选实施例中,金属一和金属二间接相连时互连线结构的示意图。
具体实施方式
需要说明的是,在不冲突的情况下,下述技术方案,技术特征之间可以相互组合。
下面结合附图对本发明的具体实施方式作进一步的说明:
如图1-2所示,现有技术中,不同宽度的金属直接相连或通过通孔相连。当金属一1与金属二2二者的宽度相差较大时,金属一1和金属二2之间就存在较大的张应力梯度,进而导致金属一1释放的大量空位以较快速度向金属二2内或导电通孔3底部迁移和聚集,造成了较大的应力迁移失效风险。如图1所示,宽金属1(相当于图3和图4中的金属一1)与窄金属2(相当于图3和图4中的金属二2)直接相连时,空位沿箭头方向由宽金属1流向窄金属2,失效点主要分布在宽窄金属2接触界面及接触界面附近。其中,图1中的虚线部分表示可增加可不增加的部分结构,这部分结构可以包括补充窄金属5以及补充导电通孔4,补充窄金属5通过补充导电通孔4与窄金属2电性连接。图1中窄金属2上的圆圈为失效点的示意图。
如图2所示,宽金属1与窄金属2间接相连时,空位沿箭头方向由导电通孔3的四周流向导电通孔3,失效点主要分布在导电通孔3与宽金属1接触界面及接触界面附近。图2中宽金属1上的圆圈为失效点的示意图。
如图3-4所示,一种增强应力迁移可靠性的互连线结构,包括:
相互之间电性连接的金属一1和金属二2,上述金属一1的宽度大于上述金属二2的宽度;
上述金属一1内设置多个凹槽(slot)6。
在本实施例中,1)由于存在凹槽6,晶界数量减少,互连线结构内总的空位含量会相对降低;2)凹槽6附近存在较大张应力梯度,金属一1内的大量空位会聚集在凹槽6附近,尤其是在凹槽6密集区;3)凹槽减小了金属一与金属二或导通通孔的宽度差异,从而减小了金属一1与金属二2的接触区域及接触区域附近的张应力梯度,减小了导通通孔与金属一1的接触区域及接触区域附近的张应力梯度,降低了空位向关键位置的迁移速度;4)减少可向关键位置迁移的空位量并降低空位的迁移速度,从而提高应力迁移可靠性。
继续参照图3,较佳的实施例中,上述金属一1与上述金属二2的连接方式为直接相连,金属二2位于金属一1的一侧。其中,图3中的虚线部分表示可增加可不增加的部分结构,这部分结构可以包括补充窄金属层5以及补充导电通孔4,补充窄金属层5通过补充导电通孔4与金属二2电性连接。箭头表示空位流向。
继续参照图3,较佳的实施例中,在上述金属一1上自上述金属一1和上述金属二2的接触区域由近至远形成第一区域、第二区域以及第三区域,上述多个凹槽6分布于上述第一区域、上述第二区域以及上述第三区域;
分布于第一区域的上述凹槽6的数量小于分布于第二区域的上述凹槽6的数量;
分布于第三区域的上述凹槽6的数量小于分布于第二区域的上述凹槽6的数量。
较佳的实施例中,分布于上述第二区域的单位面积的上述凹槽6的数量为分布于上述第一区域的单位面积的上述凹槽6的数量的1~1×103倍;和/或
分布于上述第二区域的单位面积的上述凹槽6的数量为分布于上述第三区域的单位面积的上述凹槽6的数量的1~1×103倍。
在本实施例中,凹槽6的分布结构为疏-密-疏的三明治结构,最靠近金属一1和金属二2的接触区域附近的第一区域分布的凹槽6数量较少,相比于第一区域进一步远离金属一1和金属二2的接触区域的第二区域分布的凹槽6数量较多,相比于第二区域进一步远离金属一1和金属二2的接触区域的第三区域分布的凹槽6数量较少。在单位面积内,密集区(第二区域)凹槽6的数量为最稀疏区域(第一区域或第三区域)的1~1*103倍。
以金属一1和金属二2交界点(接触区域)为起点,将金属一1上的凹槽6的排列设置为疏-密-疏的三明治结构。降低空位向关键部位的迁移速度,提高了应力迁移可靠性,且未增加工艺步骤。
继续参照图4,较佳的实施例中,上述金属一1与上述金属二2的连接方式为间接相连,上述金属一1与上述金属二2由导电通孔3导电连接,金属二2位于金属一1的上方,导电通孔位于金属一1和金属二2之间。其中,箭头表示空位流向。
继续参照图4,较佳的实施例中,在上述金属一1上自上述金属一1和上述导电通孔3的接触区域由内至外形成第一环形区域、第二环形区域以及第三环形区域,上述多个凹槽6分布于上述第一环形区域、上述第二环形区域以及上述第三环形区域;
分布于第一环形区域的上述凹槽6的数量小于分布于第二环形区域的上述凹槽6的数量;
分布于第三环形区域的上述凹槽6的数量小于分布于第二环形区域的上述凹槽6的数量。
较佳的实施例中,分布于上述第二环形区域的单位面积的上述凹槽6的数量为分布于上述第一环形区域的单位面积的上述凹槽6的数量的1~1×103倍;和/或
分布于上述第二环形区域的单位面积的上述凹槽6的数量为分布于上述第三环形区域的单位面积的上述凹槽6的数量的1~1×103倍。
在本实施例中,凹槽6的分布结构为疏-密-疏的三明治结构,最靠近金属一1与导电通孔3底部的接触区域附近的第一环形区域分布的凹槽6数量较少,相比于第一环形区域进一步远离金属一1与导电通孔3底部的接触区域的的第二环形区域分布的凹槽6数量较多,相比于第二环形区域进一步远离金属一1与导电通孔3底部的接触区域的第三环形区域分布的凹槽6数量较少。在单位面积内,密集区(第二环形区域)凹槽6的数量为最稀疏区域(第一环形区域或第三环形区域)的1~1*103倍。
以导电通孔3为中心,将金属一1内的凹槽6的排列设置为疏-密-疏的三明治结构。降低空位向关键部位的迁移速度,提高了应力迁移可靠性,且未增加工艺步骤。
较佳的实施例中,上述金属一1的宽度不小于上述金属二2的宽度的1.1倍。
上述金属一1的宽度不小于上述导电通孔3的直径的1.1倍。
在本实施例中,当存在金属一1和金属二2直接相连或者间接相连的需求时,通过版图(Layout)在金属一1(其宽度≥1.1×金属二2宽度或导电通孔3直径)内设置一定数量的凹槽6(1~1×105个/um2)。在结构所能容许的范围内,凹槽6可以为任意形状和大小,如宽度为1×10-3~1×102um,间距为1×10-3~1×102um。
较佳的实施例中,预设第一数量的多个上述凹槽6的尺寸相同。
较佳的实施例中,预设第二数量的多个上述凹槽6的尺寸互不相同。
较佳的实施例中,结构所能容许范围内,凹槽6可以为任意形状和大小,上述凹槽6的为的宽度范围为1×10-3~1×102um,上述凹槽6之间的间距范围为1×10-3~1×102um。
较佳的实施例中,上述凹槽6为预设形状;
上述预设形状包括圆形、三边形、四边形以及五边形。
在本实施例中,预设第一数量可以是0到全部凹槽6的数量中的任意整数值,预设第二数量可以是0到全部凹槽6的数量中的任意整数值,也就是所有凹槽6的形状都可以在金属一1和金属2的形状允许范围内自由设置,凹槽6的数量一定形状不限,各个凹槽6的形状尺寸可以相同也可以不同,凹槽6采用预设形状,该预设形状可以是圆形、三边形、四边形、五边形或其他不规则形状。在金属一1内设置一定数量形状不限的凹槽6降低了向金属二2内或导电通孔3底部迁移的空位量,提高了应力迁移可靠性,且未增加工艺步骤。
较佳的实施例中,上述多个凹槽6的数量为1~1×105个/um2。
通过说明和附图,给出了具体实施方式的特定结构的典型实施例,基于本发明精神,还可作其他的转换。尽管上述发明提出了现有的较佳实施例,然而,这些内容并不作为局限。
对于本领域的技术人员而言,阅读上述说明后,各种变化和修正无疑将显而易见。因此,所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容,都应认为仍属本发明的意图和范围内。
Claims (14)
1.一种增强应力迁移可靠性的互连线结构,包括:
相互之间电性连接的金属一和金属二,所述金属一的宽度大于所述金属二的宽度;其特征在于,
所述金属一内设置多个凹槽。
2.根据权利要求1的互连线结构,其特征在于,所述金属一与所述金属二的连接方式为直接相连。
3.根据权利要求2的互连线结构,其特征在于,在所述金属一上自所述金属一和所述金属二的接触区域由近至远形成第一区域、第二区域以及第三区域,所述多个凹槽分布于所述第一区域、所述第二区域以及所述第三区域;
分布于第一区域的所述凹槽的数量小于分布于第二区域的所述凹槽的数量;
分布于第三区域的所述凹槽的数量小于分布于第二区域的所述凹槽的数量。
4.根据权利要求3的互连线结构,其特征在于,分布于所述第二区域的单位面积的所述凹槽的数量为分布于所述第一区域的单位面积的所述凹槽的数量的1~1×103倍;和/或
分布于所述第二区域的单位面积的所述凹槽的数量为分布于所述第三区域的单位面积的所述凹槽的数量的1~1×103倍。
5.根据权利要求1的互连线结构,其特征在于,所述金属一与所述金属二的连接方式为间接相连,所述金属一与所述金属二由导电通孔导电连接。
6.根据权利要求5的互连线结构,其特征在于,在所述金属一上自所述金属一和所述导电通孔的接触区域由内至外形成第一环形区域、第二环形区域以及第三环形区域,所述多个凹槽分布于所述第一环形区域、所述第二环形区域以及所述第三环形区域;
分布于第一环形区域的所述凹槽的数量小于分布于第二环形区域的所述凹槽的数量;
分布于第三环形区域的所述凹槽的数量小于分布于第二环形区域的所述凹槽的数量。
7.根据权利要求6的互连线结构,其特征在于,分布于所述第二环形区域的单位面积的所述凹槽的数量为分布于所述第一环形区域的单位面积的所述凹槽的数量的1~1×103倍;和/或
分布于所述第二环形区域的单位面积的所述凹槽的数量为分布于所述第三环形区域的单位面积的所述凹槽的数量的1~1×103倍。
8.根据权利要求1的互连线结构,其特征在于,所述金属一的宽度不小于所述金属二的宽度的1.1倍。
9.根据权利要求1的互连线结构,其特征在于,所述金属一的宽度不小于所述导电通孔的直径的1.1倍。
10.根据权利要求1的互连线结构,其特征在于,所述多个凹槽的数量范围为1~1×105个/um2。
11.根据权利要求1的互连线结构,其特征在于,预设第一数量的多个所述凹槽的尺寸相同。
12.根据权利要求1的互连线结构,其特征在于,预设第二数量的多个所述凹槽的尺寸互不相同。
13.根据权利要求1的互连线结构,其特征在于,所述凹槽的为的宽度范围为1×10-3~1×102um,所述凹槽之间的间距范围为1×10-3~1×102um。
14.根据权利要求1的互连线结构,其特征在于,所述凹槽为预设形状;
所述预设形状包括圆形、三边形、四边形以及五边形。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810654881.7A CN108847411A (zh) | 2018-06-22 | 2018-06-22 | 一种增强应力迁移可靠性的互连线结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810654881.7A CN108847411A (zh) | 2018-06-22 | 2018-06-22 | 一种增强应力迁移可靠性的互连线结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108847411A true CN108847411A (zh) | 2018-11-20 |
Family
ID=64203524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810654881.7A Pending CN108847411A (zh) | 2018-06-22 | 2018-06-22 | 一种增强应力迁移可靠性的互连线结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108847411A (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW578264B (en) * | 2003-02-11 | 2004-03-01 | Taiwan Semiconductor Mfg | Structure for improving voiding in metal interconnects |
CN1531078A (zh) * | 2003-03-13 | 2004-09-22 | 台湾积体电路制造股份有限公司 | 降低应力迁移的多重金属内连线布局及其制造方法 |
US6822437B1 (en) * | 2003-02-10 | 2004-11-23 | Advanced Micro Devices, Inc. | Interconnect test structure with slotted feeder lines to prevent stress-induced voids |
US20040245639A1 (en) * | 2003-06-06 | 2004-12-09 | Chih-Hsiang Yao | Structure for reducing stress-induced voiding in an interconnect of integrated circuits |
JP2007294586A (ja) * | 2006-04-24 | 2007-11-08 | Toshiba Corp | 半導体装置 |
JP2009158987A (ja) * | 2009-04-15 | 2009-07-16 | Renesas Technology Corp | 半導体集積回路装置 |
US20110285031A1 (en) * | 2004-11-09 | 2011-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect Structure to Reduce Stress Induced Voiding Effect |
CN104332459A (zh) * | 2014-09-02 | 2015-02-04 | 上海华力微电子有限公司 | 一种接触孔可靠性测试装置 |
-
2018
- 2018-06-22 CN CN201810654881.7A patent/CN108847411A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6822437B1 (en) * | 2003-02-10 | 2004-11-23 | Advanced Micro Devices, Inc. | Interconnect test structure with slotted feeder lines to prevent stress-induced voids |
TW578264B (en) * | 2003-02-11 | 2004-03-01 | Taiwan Semiconductor Mfg | Structure for improving voiding in metal interconnects |
CN1531078A (zh) * | 2003-03-13 | 2004-09-22 | 台湾积体电路制造股份有限公司 | 降低应力迁移的多重金属内连线布局及其制造方法 |
US20040245639A1 (en) * | 2003-06-06 | 2004-12-09 | Chih-Hsiang Yao | Structure for reducing stress-induced voiding in an interconnect of integrated circuits |
US20110285031A1 (en) * | 2004-11-09 | 2011-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect Structure to Reduce Stress Induced Voiding Effect |
JP2007294586A (ja) * | 2006-04-24 | 2007-11-08 | Toshiba Corp | 半導体装置 |
JP2009158987A (ja) * | 2009-04-15 | 2009-07-16 | Renesas Technology Corp | 半導体集積回路装置 |
CN104332459A (zh) * | 2014-09-02 | 2015-02-04 | 上海华力微电子有限公司 | 一种接触孔可靠性测试装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20140252598A1 (en) | Package Having Substrate with Embedded Metal Trace Overlapped by Landing Pad | |
US10121750B2 (en) | Sensor chip package assembly and electronic device having sensor chip package assembly | |
CN105552191B (zh) | 能增进横向电流扩散并拥有双反射表面的led芯片电极结构 | |
US10497659B2 (en) | Double plated conductive pillar package substrate | |
CN106653972A (zh) | 一种led芯片及其制作方法 | |
CN108847411A (zh) | 一种增强应力迁移可靠性的互连线结构 | |
CN104241240B (zh) | 半导体封装件的制法 | |
EP3182442A1 (en) | Power grid balancing of semiconductor apparatus, system and method | |
CN102842398B (zh) | 一种片式陶瓷敏感元件的制备方法及其相应产品 | |
CN202319296U (zh) | 热敏打印头 | |
CN204885142U (zh) | 一种钯金ic封装凸块 | |
CN202721130U (zh) | 台面型双向触发二极管 | |
CN205428991U (zh) | 能增进横向电流扩散并拥有双反射表面的led芯片电极结构 | |
CN204834607U (zh) | 一种铜镍金ic封装凸块结构 | |
CN103367298B (zh) | 半导体封装结构及其封装方法 | |
CN201681873U (zh) | 多个基岛露出型单圈引脚封装结构 | |
CN208422418U (zh) | 一种用于倒装封装的ddr接口 | |
CN206388700U (zh) | 一种可靠性高的封装体 | |
CN107731795B (zh) | 一种esd器件串联电阻的电阻结构 | |
CN201681872U (zh) | 多个基岛露出型多圈引脚封装结构 | |
CN201681857U (zh) | 多个多凸点基岛露出型单圈引脚封装结构 | |
CN201681835U (zh) | 多凸点多基岛露出型单圈引脚引线框结构 | |
CN201681913U (zh) | 下沉基岛露出型及多凸点基岛露出型单圈引脚封装结构 | |
CN204991694U (zh) | 一种高可靠性的钯金ic封装凸块 | |
CN201681919U (zh) | 多凸点基岛露出型及埋入型基岛多圈引脚封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181120 |
|
RJ01 | Rejection of invention patent application after publication |