CN108807288A - 电子封装件及其制法 - Google Patents
电子封装件及其制法 Download PDFInfo
- Publication number
- CN108807288A CN108807288A CN201710346871.2A CN201710346871A CN108807288A CN 108807288 A CN108807288 A CN 108807288A CN 201710346871 A CN201710346871 A CN 201710346871A CN 108807288 A CN108807288 A CN 108807288A
- Authority
- CN
- China
- Prior art keywords
- packing piece
- piece according
- protective
- electronic
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title description 3
- 230000001681 protective effect Effects 0.000 claims abstract description 61
- 238000002360 preparation method Methods 0.000 claims abstract description 37
- 238000012856 packing Methods 0.000 claims description 56
- 239000000758 substrate Substances 0.000 claims description 55
- 239000000945 filler Substances 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 14
- 239000002019 doping agent Substances 0.000 claims description 12
- 239000012530 fluid Substances 0.000 claims description 12
- 239000003292 glue Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 2
- 235000013339 cereals Nutrition 0.000 claims 4
- 240000007594 Oryza sativa Species 0.000 claims 1
- 235000007164 Oryza sativa Nutrition 0.000 claims 1
- 235000009566 rice Nutrition 0.000 claims 1
- 238000004806 packaging method and process Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 26
- 239000004065 semiconductor Substances 0.000 description 15
- 230000000694 effects Effects 0.000 description 13
- 239000000084 colloidal system Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 230000001788 irregular Effects 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 238000004880 explosion Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000012792 core layer Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000000206 moulding compound Substances 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
一种电子封装件及其制法，其于设有电子元件的承载件上通过支撑件堆叠一具有贯穿开口的基板，以于该基板与该电子元件之间形成间隔，且经由该开口填入保护体于该电子元件上的间隔处，再以封装层包覆该保护体与该支撑件，故当该承载件与该基板之间的空间有限时，该保护体仍可经由该开口填入而形成于该电子元件上，以达到保护该电子元件的功效。
Description
技术领域
本发明有关一种半导体封装结构，尤指一种适用于高密度讯号串接的电子封装件及其制法。
背景技术
随着半导体封装技术的演进，半导体装置(Semiconductor device)已开发出不同的封装型态，而为提升电性功能及节省封装空间，遂开发出不同的立体封装技术，例如，封装堆叠(Package on package，简称FO PoP)结构等，以将不同功能的集成电路整合于单一封装结构，此种封装方式能发挥系统封装(SiP)异质整合特性，可将不同功用的电子元件，例如：记忆体、中央处理器、绘图处理器、影像应用处理器等，通过堆叠设计达到系统的整合，适合应用于轻薄型各种电子产品。
请参阅图1A至图1B，其为现有PoP型半导体封装件1的制法的剖面示意图。如图1A所示，将上基板13通过多个导电柱12堆叠于一设有半导体元件11的下基板10上，再如图1B所示，形成一封装胶体15于该下基板10与该上基板13之间，以包覆该半导体元件11与该些导电柱12。
目前高密度讯号串接的封装产品为了满足市场需求，需不断缩小其元件体积，故于现有半导体封装件1中，该上、下基板13,10与半导体元件11的厚度越来越薄，且该上、下基板13,10之间的空间S亦设计成越来越窄。再者，该封装胶体15为一种热固性胶体，且为了改善相关的物理化学性质，会在热固性胶体中添加填充物(filler)14，以进行改质。
然而，由于制作成本或制造技术难度考量，该填充物14的宽度尺寸r通常为100至300微米(μm)，故当该上、下基板13,10之间的空间S太窄时，该填充物14无法正常流动，致使该封装胶体15充填不均，容易造成该封装胶体15无法达到保护该半导体元件11与该些导电柱12的功效。
此外，该半导体元件11顶面与该上基板13底面之间，更常发生该封装胶体15没有充填的空隙(void)，此种空隙(void)容易于高低温冲击时发生气爆的问题。
因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺失，本发明提供一种电子封装件及其制法，以达到保护该电子元件的功效。
本发明的电子封装件，包括：承载件；电子元件，其结合于该承载件上；基板，其透过至少一支撑件堆叠于该承载件上，且该基板具有相对的第一表面与第二表面及至少一连通该第一表面与第二表面的开口，并于该基板的第一表面与该电子元件之间形成间隔；保护体，其形成于该间隔中以接触结合该电子元件；以及封装层，其包覆该保护体与该支撑件。
本发明还提供一种电子封装件的制法，包括：提供一承载件，其上设有至少一电子元件；将一基板透过至少一支撑件堆叠于该承载件上，且该基板具有相对的第一表面与第二表面及至少一连通该第一表面与第二表面的开口，并于该基板的第一表面与该电子元件之间形成间隔；经由该开口形成保护体于该间隔中，以令该保护体接触结合该电子元件；以及以封装层包覆该保护体与该支撑件。
前述的制法中，该保护体的制程包括：将流体填充物经由该开口填入该开口中与该间隔中，以令该流体填充物接触结合该电子元件；以及固化该流体填充物，以令该流体填充物成为该保护体。
前述的电子封装件及其制法中，该开口的位置对应该电子元件的位置。
前述的电子封装件及其制法中，该保护体与该封装层之间具有交界面。
前述的电子封装件及其制法中，该保护体结合该电子元件的顶面。进一步，该保护体还结合该电子元件的侧面。
前述的电子封装件及其制法中，该保护体的掺杂物的粒径尺寸为该间隔的1/3至1/6。例如，该间隔的距离为10至200微米。
前述的电子封装件及其制法中，该保护体的掺杂物的粒径尺寸小于15微米。
前述的电子封装件及其制法中，该保护体还形成于该开口中。
前述的电子封装件及其制法中，该基板还形成有多个连通该第一表面与第二表面的穿孔。
前述的电子封装件及其制法中，该基板的第二表面形成有凹部。
前述的电子封装件及其制法中，该电子元件的周围布设有止挡件。
前述的电子封装件及其制法中，该保护体为薄膜胶材。
由上可知，本发明的电子封装件及其制法，主要通过该基板上形成开口，使该保护体能经由该开口结合至该电子元件上，再形成该封装层于该承载件与该基板之间的其它空间，故相比于现有技术，当该承载件与该基板之间的空间越来越窄时，该保护体仍可经由该开口填入而形成于该电子元件上，以达到保护该电子元件的功效，且该封装层因不需填入现有填充物而能充填均匀，故可达到保护该支撑件的功效。
附图说明
图1A至图1B为现有半导体封装件的制法的剖面示意图；
图2A至图2D为本发明的电子封装件的制法的剖面示意图；
图2D’及图2D”为对应图2D的其它实施例的剖面示意图；
图3为对应图2D的另一实施例的剖面示意图；
图3A为对应图3的上视示意图；以及
图3B为对应图3的另一实施样式的局部放大剖面示意图。
符号说明：
1 半导体封装件 10 下基板
11 半导体元件 12 导电柱
13 上基板 14 填充物
15 封装胶体 2,3 电子封装件
20 承载件 20a 第一侧
20b 第二侧 200,231 线路层
201 焊球 21 电子元件
21a 顶面 21c 侧面
210 导电凸块 211 底胶
22 支撑件 23 基板
23a 第一表面 23b 第二表面
230 开口 24,24’,24” 保护体
240 掺杂物 25 封装层
330 穿孔 331 凹部
36 止挡件 d 粒径尺寸
L,L’ 交界面 r 宽度尺寸
S 空间 t 间隔。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2D为本发明的电子封装件2的制法的剖面示意图。
如图2A所示，提供一具有相对的第一侧20a与第二侧20b的承载件20，且该第一侧20a上设有至少一电子元件21，而该第二侧20b植设多个焊球201。
于本实施例中，该承载件20为具有核心层或无核心层(coreless)的线路结构，如封装基板(substrate)，其具有线路层200，如扇出(fan out)型重布线路层(redistribution layer，简称RDL)的线路配置。应可理解地，该承载件20亦可为其它承载晶片的板材，如导线架(leadframe)、晶圆(wafer)、或其它具有金属布线(routing)的载板等，并不限于上述。
此外，该电子元件21为主动元件、被动元件或其二者组合等，其中，该主动元件例如为半导体晶片，且该被动元件例如为电阻、电容及电感。例如，该电子元件21通过多个如焊锡材料的导电凸块210以覆晶方式设于该承载件20的第一侧20a上并电性连接该线路层200，再于该电子元件21与该承载件20之间形成包覆该导电凸块210的底胶211；或者，该电子元件21可通过多个焊线(图略)以打线方式电性连接该承载件20；亦或，该电子元件21可直接接触该承载件20的线路层200。然而，有关该电子元件21电性连接该承载件20的方式不限于上述。
如图2B所示，将一基板23通过多个支撑件22堆叠于该承载件20的第一侧20a上，且该基板23具有相对的第一表面23a与第二表面23b及至少一连通该第一与第二表面23a,23b的开口(aperture)230，并于该基板23的第一表面23a与该电子元件21之间形成一间隔t。
于本实施例中，该基板23为具有核心层或无核心层(coreless)的线路结构，如封装基板，其具有线路层231，如扇出型重布线路层的线路配置。应可理解地，该基板23亦可为其它承载晶片的板材，如硅中介板、封装件、导线架、晶圆、或其它具有金属布线的载板等，并不限于上述。
此外，该开口230的位置对应该电子元件21的位置，例如，该开口230位于该电子元件21的上方。
又，该支撑件22位于该电子元件21的外围，且电性连接该些线路层200,231。具体地，该支撑件22为球状、柱状或钉状，如铜柱、焊球(solder ball)或具有核心铜球(Cu coreball)的焊锡块等，但不限于上述。
另外，该间隔t的距离为25至45微米(低于30微米)。
如图2C所示，经由该开口230形成一保护体24于该该间隔t中，以令该保护体24接触结合该电子元件21与该基板23的第一表面23a。
于本实施例中，该保护体24为绝缘材，其制程先将流体填充物(filler)(如底胶的液态胶材)经由该开口230注射(inject)填入该间隔t中(可选择性形成于该开口230中)，以令该流体填充物接触结合该电子元件21的顶面21a与该基板23的第一表面23a，之后再固化(Curing)该流体填充物而成为该保护体24。具体地，可通过注射装置(injective device)的喷嘴(nozzle)插入该开口230中以注射该流体填充物。此外，该开口230的设计具有泄压作用，可以减少现有技术中的气爆问题的发生。
此外，该保护体24延伸结合接触该电子元件21的局部侧面21c或全部侧面21c，以提高对该电子元件21的保护；应可理解地，若该保护体24延伸结合接触该底胶211，可对该电子元件21提供更好的包覆性与保护性。
又，该保护体24’,24”亦可为薄膜胶材(film adhesive)，如双面胶(double sidetape)，如图2D’及图2D”所示。然而，相比于该薄膜胶材的型态，上述液态胶材因于固化前能流动填满该承载件20与该基板23之间的预计空间而能避免产生气室(voids)，故使用液态胶材作为该保护体24较佳。
另外，使用液态胶材作为该保护体24，其包含胶体与掺杂物(dopes)240，且该掺杂物240的粒径尺寸d小于15微米(μm)(较佳为1至5μm)、或小于填充物(如图所示的不规则颗粒)的粒径尺寸(或现有填充物14的宽度尺寸r)的1/2至1/5、或为该间隔t的1/3至1/6，明显小于该间隔t的距离(10至200微米)，故该胶体与掺杂物240能均匀扩散于该电子元件21的顶面21a。具体地，该掺杂物240例如为二氧化硅粉、氧化铝粉或其它适当材质(如高散热传导、高温耐受性)等，以针对该保护体24进行改质，且该开口230的宽度需具有一定大小，例如，配合该掺杂物240的粒径尺寸d。
如图2D所示，以一封装层25包覆该保护体24与该些支撑件22。
于本实施例中，形成该封装层25的材质为聚酰亚胺(polyimide，简称PI)、干膜(dry film)、环氧树脂(epoxy)或模塑料(molding compound)等。
此外，由于该保护体24与该封装层25是于不同制程先后制作，故于该保护体24与该封装层25之间产生不规则交界面(irregular interface)L。或者，如图2D’所示，该保护体24’也可仅接触结合该电子元件21的顶面21a而未占满该间隔t，使该封装层25的材质些微形成于部分该间隔t中的保护体24’上，故该不规则交界面L’大致环绕于该电子元件21的周缘。
又，如图2D”所示，该保护体24”亦可仅形成于该间隔t中而未形成于该开口230中。
因此，本发明的制法通过该基板23上形成开口230，使该保护体24,24’,24”能经由该开口230流至该电子元件21的顶面21a(甚至其侧面21c)，且待固化该保护体24,24’,24”后，再形成该封装层25于该承载件20与该基板23之间的其它空间，故相比于现有技术，当该承载件20与该基板23之间的空间越来越窄时，该保护体24,24’,24”仍可经由该开口230填入而形成于该电子元件21上，以达到保护该电子元件21的功效，且该封装层25因无需混充现有填充物(亦即不受现有填充物的影响)而能充填均匀，以达到保护该些支撑件22的功效。
此外，如图3及图3A所示的电子封装件3，该基板23也可形成有多个连通该第一与第二表面23a,23b的穿孔330，以外露该保护体24，且于形成该保护体24之前(例如，堆叠该基板23之前)，可布设至少一止挡件36于该电子元件21的周围。
于本实施例中，该穿孔330作为排气孔，使外露于该穿孔330的保护体24会接触空气，故当该电子封装件3进行后续的高温制程时，该保护体24中的溶剂于挥发后，便可经由该些穿孔330排出该保护体24外，而不会存留于该承载件20与该基板23之间，进而不会形成气泡。此外，该穿孔330具有泄压作用，也可以减少现有技术中的气爆问题的发生。
此外，该止挡件36为墙状、环状或其它合适形体，以环绕于该电子元件21的位置周围，以于形成该保护体24时，该止挡件36能防止该保护体24溢流。
另外，如图3B所示，该基板23的第二表面23b也可形成有凹部331，以于形成该保护体24时，能防止该保护体24溢流至该基板20的第二表面23b的线路区域而破坏线路的状况。例如，该凹部331连通该开口230或穿孔330，以利于防止该保护体24溢流。
本发明提供一种电子封装件2,3，包括：一承载件20、至少一电子元件21、一基板23、一保护体24,24’,24”以及一封装层25。
所述的承载件20具有相对的第一侧20a与第二侧20b，且该第二侧20b形成有多个焊球201。
所述的电子元件21结合于该承载件20的第一侧20a上。
所述的基板23通过多个支撑件22堆叠于该承载件20的第一侧20a上，且该基板23具有相对的第一表面23a与第二表面23b及至少一连通该第一与第二表面23a,23b的开口230，并于该基板23的第一表面23a与该电子元件21之间形成间隔t。
所述的保护体24,24’,24”为绝缘材，其形成于该间隔t中以接触保护该电子元件21。
所述的封装层25形成于该基板23与该承载件20的第一侧20a之间以包覆该保护体24,24’,24”与该些支撑件22。
于一实施例中，该开口230的位置对应该电子元件21的位置。
于一实施例中，该保护体24,24’,24”与该封装层25之间产生交界面L,L’。
于一实施例中，该保护体24,24’,24”接触结合该电子元件21的顶面21a。进一步，该保护体24还接触结合该电子元件21的侧面21c。
于一实施例中，该保护体24,24’,24”的掺杂物240的粒径尺寸d为该间隔t的1/3至1/6。例如，该间隔t的距离为10至200微米。
于一实施例中，该保护体24,24’,24”的掺杂物240的粒径尺寸d小于15微米。
于一实施例中，该保护体24还形成于该开口230中。
于一实施例中，该基板23还形成有多个连通该第一与第二表面23a,23b的穿孔330，以外露该保护体24。
于一实施例中，该基板23的第二表面23b形成有对应该开口230及/或穿孔330的凹部331。
于一实施例中，该电子元件21的周围布设有至少一止挡件36。
于一实施例中，该保护体24’,24”为薄膜胶材。
综上所述，本发明的电子封装件及其制法，通过该基板具有开口的设计，即使该承载件与该基板之间的空间越来越窄，该保护体仍能经由该开口流至该电子元件上，以达到保护该电子元件的功效，且该封装层因不受现有填充物的影响而能充填均匀，故能达到保护该些支撑件的功效。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何所属领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。
Claims (27)
1.一种电子封装件，其特征为，该电子封装件包括：
承载件；
电子元件，其结合于该承载件上；
基板，其透过至少一支撑件堆叠于该承载件上，且该基板具有相对的第一表面与第二表面及至少一连通该第一表面与第二表面的开口，并于该基板的第一表面与该电子元件之间形成间隔；
一形成于该间隔中且接触保护该电子元件的保护体；以及
封装层，其包覆该保护体与该支撑件。
2.根据权利要求1所述的电子封装件，其特征为，该开口的位置对应该电子元件的位置。
3.根据权利要求1所述的电子封装件，其特征为，该保护体与该封装层之间具有交界面。
4.根据权利要求1所述的电子封装件，其特征为，该保护体结合该电子元件的顶面。
5.根据权利要求4所述的电子封装件，其特征为，该保护体还结合该电子元件的侧面。
6.根据权利要求1所述的电子封装件，其特征为，该保护体的掺杂物的粒径尺寸为该间隔的1/3至1/6。
7.根据权利要求6所述的电子封装件，其特征为，该间隔的距离为10至200微米。
8.根据权利要求1所述的电子封装件，其特征为，该保护体的掺杂物的粒径尺寸小于15微米。
9.根据权利要求1所述的电子封装件，其特征为，该保护体还形成于该开口中。
10.根据权利要求1所述的电子封装件，其特征为，该基板还形成有多个连通该第一表面与第二表面的穿孔。
11.根据权利要求1所述的电子封装件，其特征为，该基板的第二表面形成有凹部。
12.根据权利要求1所述的电子封装件，其特征为，该电子元件的周围布设有止挡件。
13.根据权利要求1所述的电子封装件，其特征为，该保护体为薄膜胶材。
14.一种电子封装件的制法，其特征为，该制法包括：
提供一承载件，其上设有至少一电子元件；
将一基板透过至少一支撑件堆叠于该承载件上，且该基板具有相对的第一表面与第二表面及至少一连通该第一表面与第二表面的开口，并于该基板的第一表面与该电子元件之间形成间隔；
经由该开口形成保护体于该间隔中，以令该保护体接触结合该电子元件；以及
以封装层包覆该保护体与该支撑件。
15.根据权利要求14所述的电子封装件的制法，其特征为，该开口的位置对应该电子元件的位置。
16.根据权利要求14所述的电子封装件的制法，其特征为，该保护体与该封装层之间具有交界面。
17.根据权利要求14所述的电子封装件的制法，其特征为，该保护体结合该电子元件的顶面。
18.根据权利要求17所述的电子封装件的制法，其特征为，该保护体还结合该电子元件的侧面。
19.根据权利要求14所述的电子封装件的制法，其特征为，该保护体的掺杂物的粒径尺寸为该间隔的1/3至1/6。
20.根据权利要求19所述的电子封装件的制法，其特征为，该间隔的距离为10至200微米。
21.根据权利要求14所述的电子封装件的制法，其特征为，该保护体的掺杂物的粒径尺寸小于15微米。
22.根据权利要求14所述的电子封装件的制法，其特征为，该保护体的制程包括：
将流体填充物经由该开口填入该开口中与该间隔中，以令该流体填充物接触结合该电子元件；以及
固化该流体填充物，以令该流体填充物成为该保护体。
23.根据权利要求14所述的电子封装件的制法，其特征为，该保护体还形成于该开口中。
24.根据权利要求14所述的电子封装件的制法，其特征为，该基板还形成有多个连通该第一表面与第二表面的穿孔。
25.根据权利要求14所述的电子封装件的制法，其特征为，该基板的第二表面形成有凹部。
26.根据权利要求14所述的电子封装件的制法，其特征为，该电子元件的周围布设有止挡件。
27.根据权利要求14所述的电子封装件的制法，其特征为，该保护体为薄膜胶材。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106114961A TWI626722B (zh) | 2017-05-05 | 2017-05-05 | 電子封裝件及其製法 |
| TW106114961 | 2017-05-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108807288A true CN108807288A (zh) | 2018-11-13 |
| CN108807288B CN108807288B (zh) | 2020-04-14 |
Family
ID=63256103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710346871.2A Active CN108807288B (zh) | 2017-05-05 | 2017-05-17 | 电子封装件及其制法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108807288B (zh) |
| TW (1) | TWI626722B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111370322A (zh) * | 2020-03-24 | 2020-07-03 | 江苏海莱新创医疗科技有限公司 | 将片或板状电子元器件密封的固定于基体上方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI682521B (zh) * | 2018-09-13 | 2020-01-11 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
| TWI736802B (zh) * | 2018-10-23 | 2021-08-21 | 矽品精密工業股份有限公司 | 電子封裝件 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010045637A1 (en) * | 1997-06-27 | 2001-11-29 | Donald Seton Farquhar | Method and apparatus for injection molded flip chip encapsulation |
| US20080283992A1 (en) * | 2007-05-17 | 2008-11-20 | Texas Instruments Incorporated | Multi layer low cost cavity substrate fabrication for pop packages |
| US20110312133A1 (en) * | 2010-06-18 | 2011-12-22 | Soo-San Park | Integrated circuit packaging system with encapsulation and underfill and method of manufacture thereof |
| US20140038354A1 (en) * | 2012-08-06 | 2014-02-06 | Samsung Electronics Co., Ltd. | Semiconductor package and method of fabricating the same |
| CN104617088A (zh) * | 2013-11-05 | 2015-05-13 | 矽品精密工业股份有限公司 | 半导体封装件及其制法与基板暨封装结构 |
| CN104766838A (zh) * | 2014-01-02 | 2015-07-08 | 矽品精密工业股份有限公司 | 封装堆叠结构及其制法 |
| CN108074881A (zh) * | 2016-11-10 | 2018-05-25 | 矽品精密工业股份有限公司 | 封装堆叠结构 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI236115B (en) * | 2004-03-18 | 2005-07-11 | United Test Ct Inc | Method for fabricating window ball grid array semiconductor package |
| TWI361482B (en) * | 2007-05-10 | 2012-04-01 | Siliconware Precision Industries Co Ltd | Flip-chip semiconductor package structure and package substrate applicable thereto |
| US9699904B2 (en) * | 2012-03-13 | 2017-07-04 | Intel Corporation | Microelectronic device attachment on a reverse microelectronic package |
| TWI614848B (zh) * | 2015-08-20 | 2018-02-11 | 矽品精密工業股份有限公司 | 電子封裝結構及其製法 |
-
2017
- 2017-05-05 TW TW106114961A patent/TWI626722B/zh active
- 2017-05-17 CN CN201710346871.2A patent/CN108807288B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010045637A1 (en) * | 1997-06-27 | 2001-11-29 | Donald Seton Farquhar | Method and apparatus for injection molded flip chip encapsulation |
| US20080283992A1 (en) * | 2007-05-17 | 2008-11-20 | Texas Instruments Incorporated | Multi layer low cost cavity substrate fabrication for pop packages |
| US20110312133A1 (en) * | 2010-06-18 | 2011-12-22 | Soo-San Park | Integrated circuit packaging system with encapsulation and underfill and method of manufacture thereof |
| US20140038354A1 (en) * | 2012-08-06 | 2014-02-06 | Samsung Electronics Co., Ltd. | Semiconductor package and method of fabricating the same |
| CN104617088A (zh) * | 2013-11-05 | 2015-05-13 | 矽品精密工业股份有限公司 | 半导体封装件及其制法与基板暨封装结构 |
| CN104766838A (zh) * | 2014-01-02 | 2015-07-08 | 矽品精密工业股份有限公司 | 封装堆叠结构及其制法 |
| CN108074881A (zh) * | 2016-11-10 | 2018-05-25 | 矽品精密工业股份有限公司 | 封装堆叠结构 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111370322A (zh) * | 2020-03-24 | 2020-07-03 | 江苏海莱新创医疗科技有限公司 | 将片或板状电子元器件密封的固定于基体上方法 |
| CN111370322B (zh) * | 2020-03-24 | 2022-04-01 | 江苏海莱新创医疗科技有限公司 | 将片或板状电子元器件密封的固定于基体上的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108807288B (zh) | 2020-04-14 |
| TW201843786A (zh) | 2018-12-16 |
| TWI626722B (zh) | 2018-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8878360B2 (en) | Stacked fan-out semiconductor chip | |
| US8624364B2 (en) | Integrated circuit packaging system with encapsulation connector and method of manufacture thereof | |
| US7339278B2 (en) | Cavity chip package | |
| JP5168160B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| TWI538120B (zh) | 包含導電底部塡充材料之半導體裝置及封裝以及相關方法 | |
| US8901732B2 (en) | Semiconductor device package and method | |
| CN108074881B (zh) | 封装堆叠结构 | |
| US11222792B2 (en) | Semiconductor package device and method of manufacturing the same | |
| CN108074828A (zh) | 封装结构及其形成方法 | |
| TWI757587B (zh) | 半導體裝置 | |
| US11791282B2 (en) | Semiconductor package including part of underfill on portion of a molding material surrounding sides of logic chip and memory stack on interposer and method for manufacturing the same | |
| CN106560917A (zh) | 半导体封装结构 | |
| KR102562315B1 (ko) | 반도체 패키지 | |
| KR102452242B1 (ko) | 보호 기구를 갖는 반도체 디바이스, 관련 시스템, 디바이스 및 방법 | |
| CN106469712A (zh) | 电子封装结构及其制法 | |
| CN108447860A (zh) | 半导体封装结构 | |
| CN105990270A (zh) | 电子封装件及其制法 | |
| US8847412B2 (en) | Microelectronic assembly with thermally and electrically conductive underfill | |
| US11705430B2 (en) | Semiconductor package including mold layer having curved cross-section shape | |
| TW201731067A (zh) | 降低高度的記憶體系統及方法 | |
| CN108807288A (zh) | 电子封装件及其制法 | |
| TWI528469B (zh) | 半導體封裝件及其製法 | |
| CN111725146A (zh) | 电子封装件及其制法 | |
| US11133287B2 (en) | Semiconductor package including stacked semiconductor chips and method for fabricating the same | |
| CN107799490A (zh) | 电子封装件及其制法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |