CN108762991A - 一种抗单粒子翻转效应的lvds接口发射器电路 - Google Patents

Abstract

本发明一种抗单粒子翻转效应的LVDS接口发射器电路，包括三组数字控制逻辑，五个多数表决电路和一个驱动电路。针对空间辐射环境特点，对LVDS接口发射器电路数字控制部分进行三模冗余处理，当其中一路数字控制逻辑发生单粒子翻转效应时，LVDS接口发射器电路仍能够正常工作，使发射器电路抗单粒子翻转性能大幅提升；同时，保留驱动电路的单模结构，确保发射器输出驱动电路输出接口电特性保持不变。多数表决电路采用简洁的12管单元结构，减小LVDS接口发射器面积。本发明结构简单，易于实现，适用于常规LVDS接口发射器电路的单粒子翻转效应加固，提高了LVDS接口发射器电路在空间应用中的可靠性。

Description

一种抗单粒子翻转效应的LVDS接口发射器电路

技术领域

本发明涉及半导体集成电路领域，具体为一种抗单粒子翻转效应的LVDS接口发射器电路。

背景技术

LVDS(Low Voltage Differential Signaling)接口指低电压摆幅差分信号接口，是20世纪90年代出现的一种数据传输和接口技术。由美国的国家半导体公司率先提出，并于1996年通过为IEEE标准。它的核心是采用低电压摆幅高速差分地传输数据，LVDS技术可以实现点对点或者一点对多点的连接。由于LVDS差分信号中的电流是紧密耦合的电流环，边缘电场几乎可以忽略，也就降低了EMI，而且与TTL、RS-422、PECL、GTL和CMOS等接口信号相比，LVDS信号还具有速度高、噪声小、功耗低和成本低等优点，广泛应用于数据通信、计算机和汽车市场中。但是，卫星、空间站和航天飞机等空间飞行器工作于宇宙辐射环境中，非常容易受到辐射环境中电子、质子、光子、α粒子与重离子等粒子的干扰而发生单粒子翻转效应，从而影响飞行器的正常工作状态。因此，常态LVDS接口发射器电路应用于辐照环境中很容易产生单粒子翻转效应，可靠性非常低。

发明内容

针对现有常态LVDS接口发射器电路在空间应用时，极易受到空间粒子辐射效应影响而产生单粒子翻转的问题，本发明提供一种抗单粒子翻转效应的LVDS接口发射器电路，具体包括LVDS接口发射器电路采用部分三模冗余电路抑制其数字控制部分的单粒子翻转事件，提高LVDS接口发射器电路抗单粒子翻转性能。

本发明是通过以下技术方案来实现：

一种抗单粒子翻转效应的LVDS接口发射器电路，包括三组数字控制逻辑，五个多数表决电路和一个驱动电路；

所述的数字控制逻辑均包括预加重脉冲产生电路、开关控制信号产生电路和低功耗控制信号处理电路；预加重脉冲产生电路将输入信号的上升沿和下降沿分别转换为一个脉冲信号，用于LVDS发射器输出差分信号的预加重控制；开关控制信号产生电路用于输入信号的使能控制和缓冲，并产生两路极性相反的信号；低功耗控制信号处理电路用于对低功耗控制信号的缓冲，并产生两路极性相反的控制信号；

数字控制逻辑输入端接入使能信号en、低功耗控制信号lp和待处理的输入信号in；输入信号in分别与开关控制信号产生电路的输入端相连；输入使能信号en分别与开关控制信号产生电路的输入端相连；低功耗控制信号lp分别与低功耗控制信号处理电路的输入端相连；

开关控制信号产生电路的内部输出信号与对应的预加重脉冲产生电路的输入端相连；预加重脉冲产生电路输出第一外部输出信号与第一多数表决电路的输入端相连，开关控制信号产生电路输出第二外部输出信号与第二多数表决电路的输入端相连，开关控制信号产生电路输出第三外部输出信号与第三多数表决电路的输入端相连，低功耗控制信号处理电路输出第四外部输出信号与第四多数表决电路的输入端相连，低功耗控制信号处理电路输出第五外部输出信号与第五多数表决电路的输入端相连；

所述的多数表决电路用于三个输入信号的多数表决；

所述的驱动电路用于CMOS信号到LVDS接口差分信号的转换；五个多数表决电路的输出信号分别与驱动电路的输入端相连，驱动电路输出差分信号outp和outn；驱动电路上分别连接提供参考电压的参考电压信号verf和提供参考电流的参考电流信号iref。

优选的，预加重脉冲产生电路由9个反相器和3个二输入与非门组成；

与预加重脉冲产生电路对应的内部输出信号与反相器inv101和反相器inv103的输入端相连，反相器inv101的输出端与反相器inv102的输入端以及二输入与非门nand101的输入端a相连，反相器inv102的输出端与二输入与非门nand102的输入端a相连，反相器inv103的输出端依次连接反相器inv104、反相器inv105和反相器inv106，反相器inv106的输出端与反相器inv107的输入端以及二输入与非门nand101的输入端b相连，反相器inv107的输出端与二输入与非门nand102的输入端b相连，二输入与非门nand102的输出端与二输入与非门nand103的输入端a相连，二输入与非门nand101的输出端与二输入与非门nand103的输入端b相连，二输入与非门nand101的输出端与反相器inv108的输入端相连，反相器inv108的输出端与反相器inv109的输入端相连，反相器inv109输出端输出的第一外部输出信号并与第一多数表决电路的输入端相连。

优选的，开关控制信号产生电路由12个反相器和一个二输入与非门组成；

输入信号in与二输入与非门nand301的输入端a相连；输入信号en与反相器inv301的输入端相连，反相器inv301的输出端与二输入与非门nand301的输入端b相连，二输入与非门nand301的输出端与反相器inv302的输入端相连，反相器inv302的输出端依次连接反相器inv303、反相器inv304和反相器inv305；

反相器inv303的输出端输出对应的内部输出信号；

反相器inv305的输出端与反相器inv306的输入端以及反相器inv310的输入端相连，反相器inv306的输出端依次连接反相器inv307、反相器inv308和反相器inv309，反相器309的输出端输出对应的第二外部输出信号并与第二多数表决电路的输入端相连；反相器inv310的输出端依次连接缓冲器buf301、反相器inv311和反相器inv312，反相器inv312的输出端输出对应的第三外部输出信号并与第三多数表决电路的输入端相连。

进一步，当低功耗控制信号lp为低电平时，若使能信号en为低电平，LVDS接口发射器处于正常工作状态，若使能信号en为高电平时，LVDS接口发射器输出恒定电平。

优选的，低功耗控制信号处理电路由4个反相器组成；

低功耗控制信号lp与反相器inv401的输入端相连，反相器inv401的输出端依次连接反相器inv402、反相器inv403和反相器inv404；反相器inv403的输出端输出对应的第五外部输出信号并与第五多数表决电路的输入端相连，反相器inv404的输出端输出对应的第四外部输出信号并与第四多数表决电路823的输入端相连。

优选的，第一多数表决电路由12个晶体管构成，其中6个PMOS晶体管m101、m102、m105、m106、m109和m110，6个NMOS晶体管m103、m104、m107、m108、m111和m112；

三个预加重脉冲产生电路分别输出第一外部输出信号a1、b1和c1，并均连接至第一多数表决电路的输入端；

晶体管m101的源端与电源电压vdd相连，晶体管m101的栅端与第一预加重脉冲产生电路811的第一外部输出信号a1相连，晶体管m101的漏端与晶体管m102的源端相连；

晶体管m102的栅端与第二预加重脉冲产生电路814的第一外部输出信号b1相连，晶体管m102的漏端与晶体管m103的漏端、晶体管m106的漏端、晶体管m107的漏端、晶体管m110的漏端以及晶体管m111的漏端相连并输出对应多数表决电路的输出信号；

晶体管m103的栅端与第一外部输出信号a1相连，晶体管m103的源端与晶体管m104的漏端相连

晶体管m104的栅端与第一外部输出信号b1相连，晶体管m104的源端与地电压gnd相连；

晶体管m105的源端与电源电压vdd相连，晶体管m105的栅端与第一外部输出信号a1相连，晶体管m105的漏端与晶体管m106的源端相连；

晶体管m106的栅端与第一外部输出信号c1相连；

晶体管m107的栅端与第一外部输出信号a1相连，晶体管m107的源端与晶体管m108的漏端相连；

晶体管m108的栅端与第一外部输出信号c1相连，晶体管m108的源端与地电压gnd相连；

晶体管m109的源端与电源电压vdd相连，晶体管m109的栅端与第一外部输出信号b1相连，晶体管m109的漏端与晶体管m110的源端相连；

晶体管m110的栅端与第一外部输出信号c1相连；

晶体管m111的栅端与第一外部输出信号b1相连，晶体管m111的源端与晶体管m112的漏端相连；

晶体管m112的栅端与第一外部输出信号c1相连，晶体管m112的源端与地电压gnd相连。

优选的，当第一多数表决电路的三个输入信号有两个或两个以上为低电平时，第一多数表决电路输出低电平；当第一多数表决电路的三个输入信号有两个或两个以上为高电平时，第一多数表决电路输出高电平。

优选的，其余多数表决电路的结构与第一多数表决电路的结构相同。

与现有技术相比，本发明具有以下有益的技术效果：

本发明针对空间辐射环境特点，对LVDS接口发射器电路数字控制部分进行三模冗余处理，当其中一路数字控制逻辑发生单粒子翻转效应时，LVDS接口发射器电路仍能够正常工作，使发射器电路抗单粒子翻转性能大幅提升；同时，保留驱动电路的单模结构，确保发射器输出驱动电路输出接口电特性保持不变。多数表决电路采用简洁的12管单元结构，减小LVDS接口发射器面积。本发明结构简单，易于实现，适用于常规LVDS接口发射器电路的单粒子翻转效应加固，提高了LVDS接口发射器电路在空间应用中的可靠性。

附图说明

图1是抗单粒子翻转效应的LVDS接口发射器电路正常工作波形示意图。

图2是抗单粒子翻转效应的LVDS接口发射器电路的方框图。

图3是第一预加重脉冲产生电路811的结构图。

图4是第一开关控制信号产生电路812的结构图。

图5是第一低功耗控制信号处理电路813的结构图。

图6是第一多数表决电路820的结构图。

具体实施方式

下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。

本专利针对常态LVDS接口发射器电路在空间应用时极易发生单粒子翻转事件的问题，提出LVDS接口发射器电路数字部分采用三模冗余容错结构、驱动电路采用单路驱动的部分三模冗余结构方案，不仅确保了LVDS接口发射器电路输出管脚电特性满足LVDS接口电特性标准，而且抑制了LVDS接口发射器电路数字部分的单粒子翻转效应，大幅提高LVDS接口发射器电路的抗单粒子翻转性能。

本发明一种抗单粒子翻转效应的LVDS接口发射器电路，针对LVDS接口发射器电路采用数字控制逻辑冗余设计方式，大幅提高LVDS接口发射器电路抗单粒子翻转效应的性能。该电路包括第一数字控制逻辑911，第二数字控制逻辑912，第三数字控制逻辑913，第一多数表决电路820，第二多数表决电路821，第三多数表决电路822，第四多数表决电路823，第五多数表决电路824和驱动电路825；其中，第一数字控制逻辑911包括第一预加重脉冲产生电路811，第一开关控制信号产生电路812和第一低功耗控制信号处理电路813，第二数字控制逻辑912包括第二预加重脉冲产生电路814，第二开关控制信号产生电路815，第二低功耗控制信号处理电路816，第三数字控制逻辑913包括第三预加重脉冲产生电路817，第三开关控制信号产生电路818，第三低功耗控制信号处理电路819；三个预加重脉冲产生电路811、814和817的电路结构相同，三个开关控制信号产生电路812、815和818的电路结构相同，三个低功耗控制信号处理电路813、816和819的电路结构相同，五个多数表决电路820、821、822、823、824的电路结构相同。

如图2所示，本发明一种抗单粒子翻转效应的LVDS接口发射器电路包含预加重脉冲产生电路811、814和817，开关控制信号产生电路812、815和818，低功耗控制信号处理电路813、816和819，多数表决电路820、821、822、823和824，以及驱动电路825。

输入信号in是待处理信号，经过LVDS接口发射器后转换为标准的LVDS差分信号；使能信号en用于控制LVDS接口的工作状态，当低功耗控制信号lp为低电平时，使能信号可以屏蔽输入信号in，此时LVDS接口发射器输出端电平恒定不变；低功耗控制信号lp用于控制LVDS接口的工作状态，使LVDS接口发射器可以在正常工作模式和低功耗模式切换，低功耗模式时LVDS接口发射器输出端呈高阻状态；参考电压信号verf为驱动电路825提供参考电压，确保LVDS接口发射器差分信号输出共模电平满足要求；参考电流信号iref为驱动电路825提供参考电流，确保LVDS接口发射器差分输出信号电流驱动能力满足要求；驱动电路825的输出信号outp和outn为一对标准的LVDS差分信号。

输入信号in与第一开关控制信号产生电路812、第二开关控制信号产生电路815和第三开关控制信号产生电路818相连；输入使能信号en与第一开关控制信号产生电路812、第二开关控制信号产生电路815和第三开关控制信号产生电路818相连；低功耗控制信号lp与第一低功耗控制信号处理电路813、第二低功耗控制信号处理电路816和第三低功耗控制信号处理电路819相连；参考电压信号vref与驱动电路825相连；参考电流信号iref与驱动电路825相连；第一开关控制信号产生电路812的内部输出信号e1与第一预加重脉冲产生电路811的输入端相连，第二开关控制信号产生电路815的内部输出信号e2与第二预加重脉冲产生电路814的输入端相连，第三开关控制信号产生电路818的内部输出信号e3与第三预加重脉冲产生电路817的输入端相连；第一预加重脉冲产生电路811的第一外部输出信号a1与第一多数表决电路820的输入端相连，第一开关控制信号产生电路812的第二外部输出信号a2与第二多数表决电路821的输入端相连，第一开关控制信号产生电路812的第三外部输出信号a3与第三多数表决电路822的输入端相连，第一低功耗控制信号处理电路813的第四外部输出信号a4与第四多数表决电路823的输入端相连，第一低功耗控制信号处理电路813的第五外部输出信号a5与第五多数表决电路824的输入端相连；第二预加重脉冲产生电路814的第一外部输出信号b1与第一多数表决电路820的输入端相连，第二开关控制信号产生电路815的第二外部输出信号b2与第二多数表决电路821的输入端相连，第二开关控制信号产生电路815的第三外部输出信号b3与第三多数表决电路822的输入端相连，第二低功耗控制信号处理电路816的第四外部输出信号b4与第四多数表决电路823的输入端相连，第二低功耗控制信号处理电路816的第五外部输出信号b5与第五多数表决电路824的输入端相连；第三预加重脉冲产生电路817的第一外部输出信号c1与第一多数表决电路820的输入端相连，第三开关控制信号产生电路818的第二外部输出信号c2与第二多数表决电路821的输入端相连，第三开关控制信号产生电路818的第三外部输出信号c3与第三多数表决电路822的输入端相连，第三低功耗控制信号处理电路819的第四外部输出信号c4与第四多数表决电路823的输入端相连，第三低功耗控制信号处理电路819的第五外部输出信号c5与第五多数表决电路824的输入端相连；第一多数表决电路820的输出信号d1与驱动电路825的输入端相连，第二多数表决电路821的输出信号d2与驱动电路825的输入端相连，第三多数表决电路822的输出信号d3与驱动电路825的输入端相连，第四多数表决电路823的输出信号d4与驱动电路825的输入端相连，第五多数表决电路824的输出信号d5与驱动电路825的输入端相连；驱动电路825输出差分信号outp和outn；预加重脉冲产生电路811、814和817将输入信号的上升沿和下降沿分别转换为一个脉冲信号，用于LVDS发射器输出差分信号的预加重控制；开关控制信号产生电路812、815和818由反相器、缓冲器和二输入与非门构成，实现输入信号的使能控制和缓冲，并产生两路极性相反的信号；低功耗控制信号处理电路813、816和819由反相器构成，实现对低功耗控制信号的缓冲，并产生两路极性相反的控制信号；多数表决电路820、821、822、823和824包含6个NMOS管和6个PMOS管，实现三个输入信号的多数表决；驱动电路825是LVDS接口常规电流驱动结构，实现CMOS信号到LVDS接口差分信号的转换。

如图3所示，以第一预加重脉冲产生电路811为例进行说明，第一预加重脉冲产生电路811由9个反相器和3个二输入与非门组成，第一预加重脉冲产生电路811的输入端与第一开关控制信号产生电路812的内部输出信号e1相连，第一预加重脉冲产生电路811的的第一外部输出信号a1与第一多数表决电路820的输入端相连；第一预加重脉冲产生电路811的输入信号e1与反相器inv101和反相器inv103的输入端相连，反相器inv101的输出端与反相器inv102的输入端以及二输入与非门nand101的输入端a相连，反相器inv102的输出端与二输入与非门nand102的输入端a相连，反相器inv103的输出端与反相器inv104的输入端相连，反相器inv104的输出端与反相器inv105的输入端相连，反相器inv105的输出端与反相器inv106的输入端相连，反相器inv106的输出端与反相器inv107的输入端以及二输入与非门nand101的输入端b相连，反相器inv107的输出端与二输入与非门nand102的输入端b相连，二输入与非门nand102的输出端与二输入与非门nand103的输入端a相连，二输入与非门nand101的输出端与二输入与非门nand103的输入端b相连，二输入与非门nand101的输出端与反相器inv108的输入端相连，反相器inv108的输出端与反相器inv109的输入端相连，反相器inv109的第一外部输出信号a1并与第一多数表决电路820的输入端相连。第一预加重脉冲产生电路811的功能是针对内部输出信号e1的每一个上升沿和每一个下降沿，产生一个特定宽度的脉冲信号，用于调整驱动电路825输出信号翻转时的充电电流和放电电流，提高LVDS发射器输出信号outp和outn在传输介质中传播的可靠性。

如图4所示，第一开关控制信号产生电路812由12个反相器和一个二输入与非门组成，第一开关控制信号产生电路812的输入端分别与输入信号in和en相连，输入信号in与二输入与非门nand301的输入端a相连，输入信号en与反相器inv301的输入端相连，反相器inv301的输出端与二输入与非门nand301的输入端b相连，二输入与非门nand301的输出端与反相器inv302的输入端相连，反相器inv302的输出端与反相器inv303的输入端相连，反相器inv303与内部输出信号e1以及反相器inv304的输入端相连，反相器inv304的输出端与反相器inv305的输入端相连，反相器inv305的输出端与反相器inv306的输入端以及反相器inv310的输入端相连，反相器inv306的输出端与反相器inv307的输入端相连，反相器inv307的输出端与反相器inv308的输入端相连，反相器inv308的输出端与反相器inv309的输入端相连，反相器inv309输出第二外部输出信号a2并与第二多数表决电路821的输入端相连，反相器inv310的输出端与缓冲器buf301的输入端相连，缓冲器buf301的输出端与反相器inv311的输入端相连，反相器inv311的输出端与反相器inv312的输入端相连，反相器inv312输出第三外部输出信号a3并与第三多数表决电路822的输入端相连。第一开关控制信号产生电路812的功能是对输入信号进行缓冲与控制，并产生两路极性相反的开关控制信号经多数表决处理后，输入到驱动电路825，以控制LVDS接口发射器电路输出电流的方向；另外，当低功耗控制信号lp为低电平时，若使能信号en为低电平，LVDS接口发射器处于正常工作状态，若使能信号en为高电平时，LVDS接口发射器输出恒定电平。

如图5所示，第一低功耗控制信号处理电路813由4个反相器组成，第一低功耗控制信号处理电路813的输入端与低功耗控制信号lp相连，低功耗控制信号lp与反相器inv401的输入端相连，反相器inv401的输出端与反相器inv402的输入端，反相器inv402的输出端与反相器inv403的输入端，反相器inv403的输出端与反相器inv404的输入端相连并输出第五外部输出信号a5，第五外部输出信号a5与第五多数表决电路824的输入端相连，反相器inv404输出第四外部输出信号a4并与第四多数表决电路823的输入端相连。第一低功耗控制信号处理电路813的功能是根据低功耗控制信号lp生成极性相反的两个控制信号，并分别与驱动电路825的输入端相连，实现LVDS接口发射器电路低功耗工作模式和正常工作模式的切换。

如图6所示，第一多数表决电路820由12个晶体管构成，其中6个PMOS晶体管m101、m102、m105、m106、m109和m110，6个NMOS晶体管m103、m104、m107、m108、m111和m112，晶体管m101的源端与电源电压vdd相连，晶体管m101的栅端与第一预加重脉冲产生电路811的第一外部输出信号a1相连，晶体管m101的漏端与晶体管m102的源端相连，晶体管m102的栅端与第二预加重脉冲产生电路814的第一外部输出信号b1相连，晶体管m102的漏端与晶体管m103的漏端、晶体管m106的漏端、晶体管m107的漏端、晶体管m110的漏端以及晶体管m111的漏端相连并输出信号d1，输出信号d1与驱动电路825的输入端相连，晶体管m103的栅端与第一预加重脉冲产生电路811的第一外部输出信号a1相连，晶体管m103的源端与晶体管m104的漏端相连，晶体管m104的栅端与第二预加重脉冲产生电路814的第一外部输出信号b1相连，晶体管m104的源端与地电压gnd相连，晶体管m105的源端与电源电压vdd相连，晶体管m105的栅端与第一预加重脉冲产生电路811的第一外部输出信号a1相连，晶体管m105的漏端与晶体管m106的源端相连，晶体管m106的栅端与第三预加重脉冲产生电路817的第一外部输出信号c1相连，晶体管m107的栅端与第一预加重脉冲产生电路811的第一外部输出信号a1相连，晶体管m107的源端与晶体管m108的漏端相连，晶体管m108的栅端与第三预加重脉冲产生电路817的第一外部输出信号c1相连，晶体管m108的源端与地电压gnd相连，晶体管m109的源端与电源电压vdd相连，晶体管m109的栅端与第二预加重脉冲产生电路814的第一外部输出信号b1相连，晶体管m109的漏端与晶体管m110的源端相连，晶体管m110的栅端与第三预加重脉冲产生电路817的第一外部输出信号c1相连，晶体管m111的栅端与第二预加重脉冲产生电路814的第一外部输出信号b1相连，晶体管m111的源端与晶体管m112的漏端相连，晶体管m112的栅端与第三预加重脉冲产生电路817的第一外部输出信号c1相连，晶体管m112的源端与地电压gnd相连。第一多数表决电路820是实现LVDS接口发射器电路抗单粒子翻转性能的关键模块，当第一多数表决电路820的三个输入信号有两个或两个以上为低电平时，第一多数表决电路820输出低电平，当第一多数表决电路820的三个输入信号有两个或两个以上为高电平时，第一多数表决电路820输出高电平；由于多数表决电路的存在，当LVDS接口发射器电路的一路数字控制逻辑发生单粒子翻转时，LVDS接口发射器电路仍可以正常工作。

本发明提供了一种抗单粒子翻转效应的LVDS接口发射器电路，实现新的LVDS接口发射器电路辐射加固，能够大幅降低LVDS接口发射器电路的单粒子翻转概率，提高其空间辐射环境应用的可靠性。结合图1所示，该抗单粒子翻转效应的LVDS接口发射器电路工作方式如下：

1)正常工作模式：设定低功耗控制信号lp为低电平，使能信号en为低电平，此时LVDS接口发射器处于正常工作模式，驱动电路825输出标准的LVDS差分信号，且当输入信号为高电平时，输出信号outp为LVDS高电平，输出信号outn为LVDS低电平；当输入信号为低电平时，输出信号outp为LVDS低电平，输出信号outn为LVDS高电平；

2)非使能工作模式：设定低功耗控制信号lp为低电平，使能信号en为高电平，此时LVDS接口发射器处于非使能工作模式，驱动电路825输出信号outp为LVDS低电平，输出信号outn为LVDS高电平；

3)低功耗工作模式：设定低功耗控制信号lp为高电平，此时LVDS接口发射器处于低功耗工作模式，驱动电路825输出信号outp和输出信号outn都呈高组状态；

4)单粒子翻转工作模式：针对LVDS接口发射器电路的三种工作模式，当其中的一路数字控制逻辑发生单粒子翻转效应导致状态错误时，由于多数表决电路三个输入信号的另外两个输入信号此时保持正确状态，确保了多数表决电路的输出状态仍保持正确输出；因此，驱动电路825输出正确的LVDS差分信号。该抗单粒子翻转效应的LVDS接口发射器电路，对单粒子翻转具有较好的屏蔽作用，大幅提升LVDS接口电路空间辐射环境应用的的可靠性。

Claims (8)

1.一种抗单粒子翻转效应的LVDS接口发射器电路，其特征在于，包括三组数字控制逻辑，五个多数表决电路和一个驱动电路(825)；

所述的数字控制逻辑均包括预加重脉冲产生电路、开关控制信号产生电路和低功耗控制信号处理电路；预加重脉冲产生电路将输入信号的上升沿和下降沿分别转换为一个脉冲信号，用于LVDS发射器输出差分信号的预加重控制；开关控制信号产生电路用于输入信号的使能控制和缓冲，并产生两路极性相反的信号；低功耗控制信号处理电路用于对低功耗控制信号的缓冲，并产生两路极性相反的控制信号；

数字控制逻辑输入端接入使能信号en、低功耗控制信号lp和待处理的输入信号in；输入信号in分别与开关控制信号产生电路的输入端相连；输入使能信号en分别与开关控制信号产生电路的输入端相连；低功耗控制信号lp分别与低功耗控制信号处理电路的输入端相连；

开关控制信号产生电路的内部输出信号与对应的预加重脉冲产生电路的输入端相连；预加重脉冲产生电路输出第一外部输出信号与第一多数表决电路(820)的输入端相连，开关控制信号产生电路输出第二外部输出信号与第二多数表决电路(821)的输入端相连，开关控制信号产生电路输出第三外部输出信号与第三多数表决电路(822)的输入端相连，低功耗控制信号处理电路输出第四外部输出信号与第四多数表决电路(823)的输入端相连，低功耗控制信号处理电路输出第五外部输出信号与第五多数表决电路(824)的输入端相连；

所述的多数表决电路用于三个输入信号的多数表决；

所述的驱动电路(825)用于CMOS信号到LVDS接口差分信号的转换；五个多数表决电路的输出信号分别与驱动电路(825)的输入端相连，驱动电路(825)输出差分信号outp和outn；驱动电路(825)上分别连接提供参考电压的参考电压信号verf和提供参考电流的参考电流信号iref。

2.根据权利要求1所述的一种抗单粒子翻转效应的LVDS接口发射器电路，其特征在于，预加重脉冲产生电路由9个反相器和3个二输入与非门组成；

与预加重脉冲产生电路对应的内部输出信号与反相器inv101和反相器inv103的输入端相连，反相器inv101的输出端与反相器inv102的输入端以及二输入与非门nand101的输入端a相连，反相器inv102的输出端与二输入与非门nand102的输入端a相连，反相器inv103的输出端依次连接反相器inv104、反相器inv105和反相器inv106，反相器inv106的输出端与反相器inv107的输入端以及二输入与非门nand101的输入端b相连，反相器inv107的输出端与二输入与非门nand102的输入端b相连，二输入与非门nand102的输出端与二输入与非门nand103的输入端a相连，二输入与非门nand101的输出端与二输入与非门nand103的输入端b相连，二输入与非门nand101的输出端与反相器inv108的输入端相连，反相器inv108的输出端与反相器inv109的输入端相连，反相器inv109输出端输出的第一外部输出信号并与第一多数表决电路(820)的输入端相连。

3.根据权利要求1所述的一种抗单粒子翻转效应的LVDS接口发射器电路，其特征在于，开关控制信号产生电路由12个反相器和一个二输入与非门组成；

输入信号in与二输入与非门nand301的输入端a相连；输入信号en与反相器inv301的输入端相连，反相器inv301的输出端与二输入与非门nand301的输入端b相连，二输入与非门nand301的输出端与反相器inv302的输入端相连，反相器inv302的输出端依次连接反相器inv303、反相器inv304和反相器inv305；

反相器inv303的输出端输出对应的内部输出信号；

反相器inv305的输出端与反相器inv306的输入端以及反相器inv310的输入端相连，反相器inv306的输出端依次连接反相器inv307、反相器inv308和反相器inv309，反相器inv309的输出端输出对应的第二外部输出信号并与第二多数表决电路(821)的输入端相连；反相器inv310的输出端依次连接缓冲器buf301、反相器inv311和反相器inv312，反相器inv312的输出端输出对应的第三外部输出信号并与第三多数表决电路(822)的输入端相连。

4.根据权利要求3所述的一种抗单粒子翻转效应的LVDS接口发射器电路，其特征在于，当低功耗控制信号lp为低电平时，若使能信号en为低电平，LVDS接口发射器处于正常工作状态，若使能信号en为高电平时，LVDS接口发射器输出恒定电平。

5.根据权利要求1所述的一种抗单粒子翻转效应的LVDS接口发射器电路，其特征在于，低功耗控制信号处理电路由4个反相器组成；

低功耗控制信号lp与反相器inv401的输入端相连，反相器inv401的输出端依次连接反相器inv402、反相器inv403和反相器inv404；反相器inv403的输出端输出对应的第五外部输出信号并与第五多数表决电路(824)的输入端相连，反相器inv404的输出端输出对应的第四外部输出信号并与第四多数表决电路(823)的输入端相连。

6.根据权利要求1所述的一种抗单粒子翻转效应的LVDS接口发射器电路，其特征在于，第一多数表决电路(820)由12个晶体管构成，其中6个PMOS晶体管m101、m102、m105、m106、m109和m110，6个NMOS晶体管m103、m104、m107、m108、m111和m112；

三个预加重脉冲产生电路分别输出第一外部输出信号a1、b1和c1，并均连接至第一多数表决电路(820)的输入端；

晶体管m101的源端与电源电压vdd相连，晶体管m101的栅端与第一预加重脉冲产生电路(811)的第一外部输出信号a1相连，晶体管m101的漏端与晶体管m102的源端相连；

晶体管m102的栅端与第二预加重脉冲产生电路(814)的第一外部输出信号b1相连，晶体管m102的漏端与晶体管m103的漏端、晶体管m106的漏端、晶体管m107的漏端、晶体管m110的漏端以及晶体管m111的漏端相连并输出对应多数表决电路的输出信号；

晶体管m103的栅端与第一外部输出信号a1相连，晶体管m103的源端与晶体管m104的漏端相连

晶体管m104的栅端与第一外部输出信号b1相连，晶体管m104的源端与地电压gnd相连；

晶体管m105的源端与电源电压vdd相连，晶体管m105的栅端与第一外部输出信号a1相连，晶体管m105的漏端与晶体管m106的源端相连；

晶体管m106的栅端与第一外部输出信号c1相连；

晶体管m107的栅端与第一外部输出信号a1相连，晶体管m107的源端与晶体管m108的漏端相连；

晶体管m108的栅端与第一外部输出信号c1相连，晶体管m108的源端与地电压gnd相连；

晶体管m109的源端与电源电压vdd相连，晶体管m109的栅端与第一外部输出信号b1相连，晶体管m109的漏端与晶体管m110的源端相连；

晶体管m110的栅端与第一外部输出信号c1相连；

晶体管m111的栅端与第一外部输出信号b1相连，晶体管m111的源端与晶体管m112的漏端相连；

晶体管m112的栅端与第一外部输出信号c1相连，晶体管m112的源端与地电压gnd相连。

7.根据权利要求1所述的一种抗单粒子翻转效应的LVDS接口发射器电路，其特征在于，当第一多数表决电路(820)的三个输入信号有两个或两个以上为低电平时，第一多数表决电路(820)输出低电平；当第一多数表决电路(820)的三个输入信号有两个或两个以上为高电平时，第一多数表决电路(820)输出高电平。

8.根据权利要求1所述的一种抗单粒子翻转效应的LVDS接口发射器电路，其特征在于，其余多数表决电路的结构与第一多数表决电路(820)的结构相同。