CN108762154B - 矢量信号分析中高速并行下变频fpga数据处理系统及方法 - Google Patents

Abstract

本发明公开了矢量信号分析中高速并行下变频FPGA数据处理系统及方法，包括：模拟前端设备，所述模拟前端设备将输入的中频信号进行多路并行数据采集并将采集的并行数据及进行并行数据采集时的数据时钟信号传输至FPGA数字信号处理平台；FPGA数字信号处理平台对接收的并行数据及数据时钟进行多路并行交叉混频并将交叉混频后的数据进一步的处理为串行数据。本发明采用多路并行交叉混频方法完成多路高速并行信号的下变频，避免了将并行数据转成串行数据，可进行实时信号处理。

Description

矢量信号分析中高速并行下变频FPGA数据处理系统及方法

技术领域

本发明涉及数据处理技术领域，特别是涉及矢量信号分析中高速并行下变频FPGA数据处理系统及方法。

背景技术

目前，数字下变频是矢量信号分析中数据前端处理的核心。随着矢量信号分析带宽越来越大，若采用传统串行处理方式进行数字下变频，必然要求提高数据采集的采样时钟，同时也要大幅度提高数字信号处理平台的工作时钟，甚至可能超过硬件平台本身极限，导致功能无法实现。

随着矢量信号分析的带宽越来越宽，分析的码元速率更高，为保证矢量信号分析精度，数据采集速率越来越高，对数字下变频的处理速度要求更快，以满足实时数字信号处理需求。传统采用基于数字DDS混频方式在牺牲硬件资源情况下进行数字下变频，另外采用截位方式进行数据处理，降低了分析精度，而且利用串行模式导致处理速度不高，不能满足高速数字下变频需求。

目前下变频一般采用串行实现方式，如图1所示。中频输入经过数据采集，然后与直接数字合成的信号进行混频，然后经过降采样率滤波器组，完成数字下变频的流程。降采样滤波器组包括积分梳妆滤波器、半带滤波器和低通滤波器，完成降采样和低通滤波的功能，降低后续数据处理的难度。该实现方式的难点主要在混频和积分梳妆滤波器的实现上，由于后续环节实现时已降低采样率，所以实现压力并不是很大。当数据采集速度较高时，串行实现方式对FPGA的要求很高，普通的FPGA很难满足其速度要求，即使满足要求，也会极大降低整个系统的稳定性，很容易出现毛刺或者一些异常状况。

可见，现有技术一般通过串行方式实现下变频技术，实现方式简单，应对原先带宽较低的情况下，尚且能够满足需求。随着采样速率越来越高，对数字下变频提出了新的要求，传统的串行方式已经不能够或者很难满足需求，串行实现方式要想实现数据的实时处理，需要极高的处理时钟，这会极大提高对FPGA芯片的要求，同时加大了FPGA的开发难度，降低系统的稳定性。

综上所述，现有技术中对于采样速率较高的情况下，串行实现方式无法实现数据的实时处理问题，尚缺乏有效的解决方案。

发明内容

为了解决现有技术的不足，本发明的目的之一是提供了矢量信号分析中高速并行下变频FPGA数据处理系统，该系统中将部分串行处理部分转换为并行处理，极大降低对工作时钟的要求，同时也降低对硬件性能的要求，使实现高速并行下变频更容易可靠。

矢量信号分析中高速并行下变频FPGA数据处理系统，包括：模拟前端设备，所述模拟前端设备将输入的中频信号进行多路并行数据采集并将采集的并行数据及进行并行数据采集时的数据时钟信号传输至FPGA数字信号处理平台；

所述FPGA数字信号处理平台对接收的并行数据及数据时钟进行多路并行交叉混频并将交叉混频后的数据进一步的处理为串行数据。

进一步优选的技术方案，所述模拟前端设备中包括中频输入模块，所述中频输入模块利用数据采集系统产生的路数据并输入至多路并行数据采集模块；

所述多路并行数据采集模块根据数据采集系统产生的多路数据的路数，直接在数字合成系统产生相应的多路并行数据，对多路并行数据采用高稳定度采样时钟进行多路交替采样得到采样后的并行数据。

进一步优选的技术方案，所述FPGA数字信号处理平台包括多路并行交叉混频模块，所述多路并行交叉混频模块在混频时将接收的并行数据分别与虚拟数字本振并行交叉相乘，所述多路并行交叉混频模块将产生的混频信号输出至级联并行转单端抽取处理模块，级联并行转单端抽取处理模块将根据矢量信号分析的带宽、码元速率对抽取倍数进行映射，在满足后端处理数据率要求情况下对混频后的数据进行抽取。

进一步优选的技术方案，所述虚拟数字本振由0或1数字混合组成的序列构成，所述虚拟数字本振采用直接数字合成产生的。

进一步优选的技术方案，所述级联并行转单端抽取处理模块抽取时采用级联并行转单端抽取处理方式，首先将多路并行交叉数据进行单阶固定倍数交叉并行转单端叠加处理，然后进行可变倍数抽取处理。

进一步优选的技术方案，所述FPGA数字信号处理平台还包括依次相连的半带滤波模块及低通滤波模块，所述半带滤波模块对级联并行转单端抽取处理模块抽取的信号进行半带滤波以及低通滤波处理。

本发明的目的之二是公开了矢量信号分析中高速并行下变频FPGA数据处理方法，包括：

将输入的中频信号进行多路并行数据采集并将采集的并行数据及进行并行数据采集时的数据时钟信号传输至FPGA数字信号处理平台；

FPGA数字信号处理平台对接收的并行数据及数据时钟进行多路并行交叉混频并将交叉混频后的数据进一步的处理为串行数据。

进一步优选的技术方案，所述中频信号经调理后输入到多路并行数据采集模块进行多路交替采样，采样后的并行数据与数据时钟输出到数字信号处理平台；

多路并行数据采集模块进行多路交替采样时，采用高稳定的采样时钟，保证交替采样的同步性。

进一步优选的技术方案，所述数字信号处理平台将接收到的并行数据进行多路并行交叉混频，由于采样时钟与中频满足等阶带宽采样定理，下变频所需的本振采用直接数字合成产生虚拟数字本振，虚拟数字本振由0或1数字混合组成的序列构成，混频时将输入并行信号分别与虚拟数字本振并行交叉相乘。

进一步优选的技术方案，混频后并行交叉信号将给级联并行转单端抽取处理模块进行处理，将根据矢量信号分析的带宽、码元速率对抽取倍数进行映射，在满足后端处理数据率要求情况下对混频后的数据进行抽取；

抽取时采用级联并行转单端抽取处理方式，首先将多路并行交叉数据进行单阶固定倍数交叉并行转单端叠加处理，实现固定倍数的抽取，使多路数据变为单端数据，然后进行可变倍数抽取处理。

与现有技术相比，本发明的有益效果是：

1、本发明采用多路并行交叉混频方法完成多路高速并行信号的下变频，避免了将并行数据转成串行数据，可进行实时信号处理。

2、本发明采用虚拟数字本振方式产生本地数字本振，通过直接数字合成组成本振序列，避免了直接数字频率合成器与复杂的乘法器，降低了逻辑单元数与DSP处理资源。

3、本发明采用级联并行转单端抽取处理方式实现并行转单端与抽取功能，通过单阶固定倍数交叉并行转单端叠加处理与可变倍数抽取，在保证后端需求条件下降低了数据率。

4、本发明采用多路交叉并行数据处理技术实现数据采集与数字下变频接口的高速匹配，通过实时数字并行直接下变频技术实现多路并行信号的快速下变频，避免了传统数字混频方式，减少了FPGA处理资源，提高了数据处理效率，同时对下变频后信号提出了一种并行叠加快速抽取滤波方法实现高效快速的数据降采样。

5、采用并行方式完成混频和部分抽取环节，降低系统的工作频率。充分利用FPGA的并行处理能力和处理大带宽数据的能力，提高了系统的稳定性。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。

图1为现有的串行实现方式数据处理流程图；

图2为本申请的并行实现方式数据处理流程图。

具体实施方式

应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

并行处理方式基于原先串行处理方式基础上进行改进，将原先串行处理方式中对速度要求高，并且适合改进为并行处理方式的处理步骤进行并行改进，提升系统的整个性能。制约串行实现方式的主要环节在于前端的混频以及首次抽取，在高速处理情况下，对FPGA的速度和资源性能要求更好，甚至可能超过芯片的极限性能，导致整个方案无法实现。

并行处理方案主要是利用数据采集时产生的多路数据输出这一特点进行利用，多路数据输出虽然使数据带宽变大，同时也降低了系统的处理时钟。

本方案中数字信号处理采用FPGA平台，在较新的FPGA系列中侧重对大带宽数据的处理，提高了处理大带宽信号的能力，为大规模的并行数据处理提供了可能。

本方案中根据并行多路采集系统产生数据的路数，直接数字合成系统产生相应的多路并行数据，而不是原来的串行单路数据，从而完成数据匹配。由于混频不涉及迭代等复杂往复计算，完全可以同时进行并行处理，并不需要提高系统的工作时钟，数据流依然是并行数据流，从而完成多路并行交叉混频。

接下来的技术方案，混频后的并行数据进入级联并行转单端抽取处理，该环节包括多个抽取滤波器，首个抽取滤波器为并行梳妆抽取滤波器，混频以后产生的并行数据流需要并行积分梳妆抽取滤波器进行抽取处理，积分梳妆滤波器只涉及加法运算，实现方便。积分梳妆滤波器采用合理阶数和抽取，刚好可以实现混频产生的并行数据流的直接并行完成积分梳妆滤波器。经过并行积分梳妆抽取滤波器后的数据流变为串行数据，后续处理与普通的串行数据处理流程相同，由于后续处理涉及FIR滤波器的实现，需要完成卷积运算，无法进行并行处理，同时考虑到已经完成抽取，对后续的处理速度要求并不高，可以满足性能需求。

使用并行处理方式充分利用FPGA适合并行处理的特点，选取处理环节中对速度要求高，同时适合并行处理的部分进行并行处理，确实降低了系统的工作时钟，使原先串行处理中无法实现或者很难实现的环节，在并行实现方式中进行实现。

本申请的一种典型的实施方式中，如图2所示，矢量信号分析中高速并行下变频FPGA数据处理系统，包括：模拟前端设备，所述模拟前端设备将输入的中频信号进行多路并行数据采集并将采集的并行数据及进行并行数据采集时的数据时钟信号传输至FPGA数字信号处理平台；

FPGA数字信号处理平台对接收的并行数据及数据时钟进行多路并行交叉混频并将交叉混频后的数据进一步的处理为串行数据。

所述模拟前端设备中包括中频输入模块，所述中频输入模块利用数据采集系统产生的路数据并输入至多路并行数据采集模块；

所述多路并行数据采集模块根据数据采集系统产生的多路数据的路数，直接在数字合成系统产生相应的多路并行数据，对多路并行数据采用高稳定度采样时钟进行多路交替采样得到采样后的并行数据。

FPGA数字信号处理平台包括多路并行交叉混频模块，所述多路并行交叉混频模块在混频时将接收的并行数据分别与虚拟数字本振并行交叉相乘，所述多路并行交叉混频模块将产生的混频信号输出至级联并行转单端抽取处理模块，级联并行转单端抽取处理模块将根据矢量信号分析的带宽、码元速率对抽取倍数进行映射，在满足后端处理数据率要求情况下对混频后的数据进行抽取。

虚拟数字本振由0或1数字混合组成的序列构成，所述虚拟数字本振采用直接数字合成产生的。

级联并行转单端抽取处理模块抽取时采用级联并行转单端抽取处理方式，首先将多路并行交叉数据进行单阶固定倍数交叉并行转单端叠加处理，然后进行可变倍数抽取处理。

FPGA数字信号处理平台还包括依次相连的半带滤波模块及低通滤波模块，所述半带滤波模块对级联并行转单端抽取处理模块抽取的信号进行半带滤波以及低通滤波处理。

本申请的另一种典型的实施方式中，矢量信号分析中高速并行下变频FPGA数据处理方法，具体步骤如下：

(1)中频信号经调理后输入到多路并行数据采集模块进行多路交替采样，采样后的并行数据与数据时钟输出到数字信号处理平台。为保证高性能的数据采样，采用高稳定的采样时钟，为多路并行数据采集系统提供时钟，保证交替采样的同步性。

(2)数字信号处理平台将接收到的并行数据进行多路并行交叉混频。由于采样时钟与中频满足等阶带宽采样定理，可以保证在带宽内，数据可以得到有效采集，交叉混频所需的本振采用直接数字合成产生虚拟数字本振。虚拟数字本振由0或1等数字混合组成的序列构成。混频时将输入并行信号分别与虚拟数字本振并行交叉相乘。

(3)混频后并行交叉信号将给级联并行转单端抽取处理模块进行处理，实现指定倍数的抽取，降低数据速率。为提升数据处理效率，提高实时性，将根据中频输入的带宽、码元速率对抽取倍数进行映射，在满足后端处理数据率要求情况下对混频后的数据进行抽取。抽取时采用级联并行转单端抽取处理方式，首先将多路并行交叉数据进行单阶固定倍数交叉并行转单端叠加处理，实现固定倍数的抽取，使多路数据变为单端数据，然后进行可变倍数抽取处理。

(4)抽取后的信号将进行后续半带滤波以及低通滤波等处理。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (7)

1.矢量信号分析中高速并行下变频FPGA数据处理系统，其特征是，包括：模拟前端设备，所述模拟前端设备将输入的中频信号进行多路并行数据采集并将采集的并行数据及进行并行数据采集时的数据时钟信号传输至FPGA数字信号处理平台；

所述FPGA数字信号处理平台对接收的并行数据及数据时钟进行多路并行交叉混频并将交叉混频后的数据进一步的处理为串行数据；

所述模拟前端设备中包括中频输入模块、多路并行数据采集模块、高稳定度采样时钟；

所述中频输入模块利用数据采集系统产生的路数据并输入至多路并行数据采集模块；

所述多路并行数据采集模块根据数据采集系统产生的多路数据的路数，直接在数字合成系统产生相应的多路并行数据，对多路并行数据采用高稳定度采样时钟进行多路交替采样得到采样后的并行数据；

所述FPGA数字信号处理平台包括多路并行交叉混频模块、级联并行转单端抽取处理模块、直接数字合成、抽取倍数映射、半带滤波模块、低通滤波模块；

所述多路并行交叉混频模块在混频时将接收的并行数据分别与虚拟数字本振并行交叉相乘，所述多路并行交叉混频模块将产生的混频信号输出至级联并行转单端抽取处理模块，级联并行转单端抽取处理模块将根据矢量信号分析的带宽、码元速率对抽取倍数进行映射，在满足后端处理数据率要求情况下对混频后的数据进行抽取；

所述半带滤波模块对级联并行转单端抽取处理模块抽取的信号进行半带滤波以及低通滤波处理。

2.如权利要求1所述的矢量信号分析中高速并行下变频FPGA数据处理系统，其特征是，所述虚拟数字本振由0或1数字混合组成的序列构成，所述虚拟数字本振采用直接数字合成产生的。

3.如权利要求1所述的矢量信号分析中高速并行下变频FPGA数据处理系统，其特征是，所述级联并行转单端抽取处理模块抽取时采用级联并行转单端抽取处理方式，首先将多路并行交叉数据进行单阶固定倍数交叉并行转单端叠加处理，然后进行可变倍数抽取处理。

4.采用权利要求1-3任一所述的矢量信号分析中高速并行下变频FPGA数据处理系统的方法，其特征是，包括：

将输入的中频信号进行多路并行数据采集并将采集的并行数据及进行并行数据采集时的数据时钟信号传输至FPGA数字信号处理平台；

FPGA数字信号处理平台对接收的并行数据及数据时钟进行多路并行交叉混频并将交叉混频后的数据进一步的处理为串行数据。

5.如权利要求4所述的矢量信号分析中高速并行下变频FPGA数据处理系统的方法，其特征是，所述中频信号经调理后输入到多路并行数据采集模块进行多路交替采样，采样后的并行数据与数据时钟输出到数字信号处理平台；

多路并行数据采集模块进行多路交替采样时，采用高稳定的采样时钟，保证交替采样的同步性。

6.如权利要求4所述的矢量信号分析中高速并行下变频FPGA数据处理系统的方法，其特征是，所述数字信号处理平台将接收到的并行数据进行多路并行交叉混频，由于采样时钟与中频满足等阶带宽采样定理，下变频所需的本振采用直接数字合成产生虚拟数字本振，虚拟数字本振由0或1数字混合组成的序列构成，混频时将输入并行信号分别与虚拟数字本振并行交叉相乘。

7.如权利要求6所述的矢量信号分析中高速并行下变频FPGA数据处理系统的方法，其特征是，混频后并行交叉信号将给级联并行转单端抽取处理模块进行处理，将根据矢量信号分析的带宽、码元速率对抽取倍数进行映射，在满足后端处理数据率要求情况下对混频后的数据进行抽取；

抽取时采用级联并行转单端抽取处理方式，首先将多路并行交叉数据进行单阶固定倍数交叉并行转单端叠加处理，实现固定倍数的抽取，使多路数据变为单端数据，然后进行可变倍数抽取处理。