CN111682880B - 一种基于gpu的流式架构宽带信号数字下变频系统 - Google Patents

一种基于gpu的流式架构宽带信号数字下变频系统 Download PDF

Info

Publication number
CN111682880B
CN111682880B CN202010307629.6A CN202010307629A CN111682880B CN 111682880 B CN111682880 B CN 111682880B CN 202010307629 A CN202010307629 A CN 202010307629A CN 111682880 B CN111682880 B CN 111682880B
Authority
CN
China
Prior art keywords
broadband
gpu
signal
signals
conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010307629.6A
Other languages
English (en)
Other versions
CN111682880A (zh
Inventor
马宏
焦义文
陈永强
吴涛
刘燕都
李贵新
史学书
张威
蔡洋
曹玉凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peoples Liberation Army Strategic Support Force Aerospace Engineering University
Original Assignee
Peoples Liberation Army Strategic Support Force Aerospace Engineering University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peoples Liberation Army Strategic Support Force Aerospace Engineering University filed Critical Peoples Liberation Army Strategic Support Force Aerospace Engineering University
Priority to CN202010307629.6A priority Critical patent/CN111682880B/zh
Publication of CN111682880A publication Critical patent/CN111682880A/zh
Application granted granted Critical
Publication of CN111682880B publication Critical patent/CN111682880B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)

Abstract

本发明提供一种基于GPU的流式架构宽带信号数字下变频系统，以GPU作为核心的数据处理器件，可以有效降低数字下变频器开发难度，提高混频和滤波运算精度；此外，本发明采用GPU流(stream)作为并行运算基础，每一个流用于处理一路数据，多路流并发实现多通道的实时并行处理，可根据性能需求灵活配置GPU数量，用多流和多线程在GPU内和多个GPU之间实现多路数据并行处理；由此可见，与传统基于FPGA的数字下变频器相比，本发明重构灵活，可靠性更高，扩展性更好，运算精度更高；与传统基于GPU的数字下变频器相比，本发明数据处理的并行性更好，可实现多路信号的同时并行处理，能够满足通信系统任意带宽多路宽带信号的数字下变频需求。

Description

一种基于GPU的流式架构宽带信号数字下变频系统
技术领域
本发明属于通信技术领域，尤其涉及一种基于GPU的流式架构宽带信号数字下变频系统。
背景技术
在传统的通信系统中，信号接收系统通常被分为前端和后端两个部分。后端主要完成基带信号的跟踪、同步、解调等功能，而前端主要完成射频信号的下变频、滤波、采样、抽取等功能。当前，随着软件无线电技术的发展，数字前端因为可编程、灵活性等特点逐渐取代了原有的模拟前端在通信领域得到广泛应用。
当前的宽带通信系统，通常具有数十MHz甚至数百MHz的带宽，且在带宽内同时具备多个独立的用户通道用于传递信息。信号接收系统需要同时接收宽带信号并将不同的信道分配给不同的用户。一个简单的方法是给每一个通道和用户配置一个单独的下变频链路，但随着用户数量的增加该方法将带来极大的资源消耗。目前常用的方法是采用多相信道化的思路，利用多相滤波技术和DFT同时将整个通带划分为多个独立的通道，同时达到频谱分离、下变频和降采样的目的。但是多相滤波技术要求各子通道带宽相等且间隔均匀，当有信号处于两通道的过渡带时信号的接收将受到影响，通过子通道重叠虽可以在一定带宽范围内防止过渡带对接收信号的影响，但这会使得系统复杂性增加而且信号带宽仍然受到通道重叠带宽的制约。
数字下变频技术能够在一个链路内实现信号的变频、滤波和降采样，能够克服多项滤波技术的不足，但数字下变频大量运算在高速端，资源消耗大。然而，采用基于FPGA的硬件板卡实现的数字下变频器，核心算法由FPGA完成，存在系统开发周期长，重构困难，升级难度大，价格昂贵等缺点。为了解决这一问题，国内外众多研究者提出基于GPU的下变频方案。该方案完全基于软件实现，开发周期短，易于升级维护和功能重构。然而基于GPU的数字下变频器多基于线程块的并行优化，难以完成多路信号并行下变频的实现。
由此可见，传统下变频器主要体现在以下几个方面的不足：
(1)基于GPU的下变频器多路信号并行处理实现困难；
(2)基于FPGA的下变频器系统开发周期长，重构困难，升级难度大；
(3)FPGA资源有限，性能与效率难以平衡。
发明内容
为解决上述问题，本发明提供一种基于GPU的流式架构宽带信号数字下变频系统，以GPU流作为并行基础，每一个流用于处理一路信号，然后以多流并行和多线程调度实现多路信号的同时下变频，可靠性更高，扩展性更好，可满足通信系统任意带宽多路宽带信号的数字下变频需求。
一种基于GPU的流式架构宽带信号数字下变频系统，包括采集模块、接口模块、控制模块以及运算模块，其中，控制模块包括CPU控制单元与数据缓存单元，运算模块包括两个以上的GPU，且GPU中存储有NCO查找表和滤波单元，其中，所述NCO查找表包括NCO一个周期内的离散相位值；
所述采集模块用于将从外部获取的宽带射频信号转换为宽带数字信号，再经由接口模块发送至数据缓存单元；
所述CPU控制单元用于将数据缓存单元中存储的宽带数字信号进行分块，然后将得到的各宽带数据块以多线程并行的方式分配给不同的GPU，其中，每个GPU至少能分到一个宽带数据块；
各GPU用于将各自接收到的宽带数据块进行多相分路，同时基于NCO查找表以插值的方式获取中心频率与用户所需频点相同的NCO信号，并将NCO信号和滤波单元进行多相分路，其中，三者的分路数相同；
各GPU还用于将同属一路的宽带数据与NCO信号分支在各自的流内进行混频，使得该路宽带数据中用户所需频点搬移至零中频，然后将混频结果输入同属一路的滤波单元进行滤波，再对各路滤波结果进行线程同步，最后将各路同步结果累加，并将累加结果作为用户所需的下变频信号。
进一步地，各GPU还用于将下变频信号进行CIC滤波或者半带滤波后，再按照外部宽带数据接口的要求进行格式转换，最后经由接口模块对外输出。
进一步地，所述接口模块包括以太网卡与PCIE总线；
所述PCIE总线用于接收滤波和格式转换后的下变频信号，然后将下变频信号经由以太网卡对外输出。
进一步地，所述接口模块包括以太网卡与PCIE总线；
所述以太网卡用于接收采集模块通过以太网发送来的宽带数字信号，然后通过PCIE总线将宽带数字信号转发给数据缓存单元。
进一步地，所述采集模块将宽带射频信号转换为宽带数字信号的采样率为1024Msps。
有益效果：
本发明提供一种基于GPU的流式架构宽带信号数字下变频系统，以GPU作为核心的数据处理器件，可以有效降低数字下变频器开发难度，提高混频和滤波运算精度；此外，本发明采用GPU流(stream)作为并行运算基础，每一个流用于处理一路数据，多路流并发实现多通道的实时并行处理，可根据性能需求灵活配置GPU数量，用多流和多线程在GPU内和多个GPU之间实现多路数据并行处理；由此可见，与传统基于FPGA的数字下变频器相比，本发明重构灵活，可靠性更高，扩展性更好，运算精度更高；与传统基于GPU的数字下变频器相比，本发明数据处理的并行性更好，可实现多路信号的同时并行处理，能够满足通信系统任意带宽多路宽带信号的数字下变频需求。
附图说明
图1为本发明提供的一种基于GPU的流式架构宽带信号数字下变频系统的原理框图；
图2为本发明提供的基于GPU的流式架构宽带信号数字下变频算法并行化实现流程框图；
图3为传统DDC数学模型；
图4为本发明提供的多通道数字下变频结构框图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。
参见图1，一种基于GPU的流式架构宽带信号数字下变频系统，包括采集模块、接口模块、控制模块以及运算模块，其中，控制模块包括CPU控制单元与数据缓存单元，运算模块包括两个以上的GPU，且GPU中存储有NCO查找表和滤波单元，其中，所述NCO查找表包括NCO一个周期内的离散相位值；也就是说，NCO查找表和滤波单元相当于采用程序编写于GPU中的功能模块，且NCO查找表存储在自带插值功能的纹理缓存区。
所述采集模块用于将从外部获取的宽带射频信号转换为宽带数字信号，再经由接口模块发送至数据缓存单元。
需要说明的是，在采集模块，宽带射频信号经过幅度调节后送模数转换(ADC)模块进行采样，采样速率单通道1024Msps；采集模块外接10MHz参考时钟和秒脉冲信号；采样后的宽带数字信号通过万兆网络送给高速接口模块的万兆网卡，高速接口模块收到数据后，通过16x PCIE总线将采集到的高速宽带数字信号输入到控制模块的临时循环数据缓存单元，并在CPU控制单元的调度下开始数据的循环缓存。
所述CPU控制单元用于将数据缓存单元中存储的宽带数字信号进行分块，然后将得到的各宽带数据块以多线程并行的方式分配给不同的GPU，其中，每个GPU至少能分到一个宽带数据块。
需要说明的是，多相分路，指按照多项滤波器组中原型滤波器多相分解方法，将数据序列分为并行的多路。具体实现方式为，设输入信号为x(n)，抽取倍数为D，则多相分路的第i(i＝0,1,2,...,D-1)路输出信号为x(nD+i)；其次，多流并行，其中流(stream)是CUDA环境中的一个并行概念，在GPU中可使用流来处理并发操作。流本质上是一个操作队列，该队列可由主机上不同的线程发出并以异步方式在GPU上按顺序执行。不同的流可以并发执行，多个流并发执行不同路数据的混频、滤波等运算，可大大提高运算的并行性。
如图2所示，各GPU用于将各自接收到的宽带数据块进行多相分路，同时基于NCO查找表以插值的方式获取中心频率与用户所需频点相同的NCO信号，并将NCO信号和滤波单元进行多相分路，其中，三者的分支数相同。
各GPU还用于将同属一路的宽带数据与NCO信号分支在各自的流内进行混频，使得该路宽带数据中用户所需频点搬移至零中频，然后将混频结果输入同属一路的滤波单元进行滤波，再对各路滤波结果进行线程同步，最后将各路同步结果累加，并将累加结果作为用户所需的下变频信号。
至此，高速数据经过分路处理，数据速率已大大压缩，并且所需信号已经搬移至零中频。
同时，为了更好的契合外部接口，各GPU还用于将下变频信号进行CIC滤波或者半带滤波后，再按照外部宽带数据接口的要求进行格式转换，最后经由接口模块对外输出。可选的，接口模块包括以太网卡与PCIE总线，其中，当接口模块接收采集模块发送来的数据时，以太网卡用于接收采集模块通过以太网发送来的宽带数字信号，然后通过PCIE总线将宽带数字信号转发给数据缓存单元；当接口模块向外部发送下变频信号时，PCIE总线用于接收滤波和格式转换后的下变频信号，然后将下变频信号经由以太网卡对外输出。
下面对本发明的多通道数字下变频结构进行推导论证：
传统下变频方法数学模型如图3所示，输入信号x1(nTs1)为采样后的射频信号，采样率为Fs1，Ts1＝1/Fs1。本振信号exp(j2πf0nTs1)完成射频信号正交下变频，将所需信号搬移到零中频。x2(nTs1)是正交下变频输出的零中频信号，该信号经低通滤波器hLP(nTs1)滤波并经过D倍抽取，得到最终基带信号y(mTs2)。
从图3中可知，抽取后输出信号为
y(mTs2)＝x3(nTs1)|n＝mD (1)
而
x3(nTs1)＝x2(nTs1)*hLP(nTs1) (2)
x2(nTs1)＝x1(nTs1)exp(j2πf0nTs1) (3)
将以上表达式代入式(1)可得：
Figure BDA0002456336100000071
式(4)即是单通道下变频模型，y(mTs2)即为带宽为B输入信号x1(nTs1)经过下变频后输出子带信号，其中心频率为B，带宽为B/m的子带，该算法的多通道模式框图如图4所示。
为了降低滤波运算的压力，对原型滤波单元按照分支滤波单元数量K进行多相分解，分解后分支滤波单元长度为L＝[N/K]，分解后，原型低通滤波单元每一点i可表示为：
i＝qK+p (5)
其中，q＝0,1,2,...,L-1；p＝0,1,2,...,K-1，如此可得
Figure BDA0002456336100000072
令hp(m)＝hLP((mK+p)Ts1)，表示第p路分支滤波单元，xp(m)＝x1[(mD-p)Ts1]，表示并行分路后第p路输入信号，那么公式(6)可改写为：
Figure BDA0002456336100000081
令h＝K/D，i＝q，l＝qh，则有
Figure BDA0002456336100000082
在这里，
Figure BDA0002456336100000083
是原型低通滤波单元hLP(nTs1)的第p路分支滤波单元hp(qTs1)的h倍内插，令
Figure BDA0002456336100000084
则有
Figure BDA0002456336100000085
该结构实际上按照多相分支滤波单元架构完成了中心频率为f0的宽带射频信号的D倍抽取单通道并行下变频和滤波接收。此后，如果输出信号带宽较大，则在运算量允许的范围内仅通过一次运算便可以得到子带信号，若子带带宽较小，一次滤波无法完成最终输出，还需要进行进一步子带抽取处理。
由此可见，本发明提供的基于GPU的流式架构宽带信号数字下变频系统由采集模块、控制模块、运算模块、接口模块四个部分组成。采集模块由高速ADC、10MHz频标和1PPS等部分构成，主要完成模拟中频信号的高速数字采样。接口模块主要由高速以太网卡和数据传输网络组成，主要完成数据的传输功能。控制模块主要由CPU控制单元和数据缓存单元构成，主要完成各模块管理、调度、数据分发以及简单的数据处理功能。运算模块是系统的运算核心，主要完成大量数据的下变频、滤波、抽取等操作，该模块由多块GPU计算卡组成，GPU与主机之间通过高速PCIE总线互联，完成数据交互和系统调度指令下达，GPU之间通过高速Nvlink总线互联，完成运算中间数据的交互，系统主要的并行算法将在运算模块上运行。
当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当然可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (5)

1.一种基于GPU的流式架构宽带信号数字下变频系统，其特征在于，包括采集模块、接口模块、控制模块以及运算模块，其中，控制模块包括CPU控制单元与数据缓存单元，运算模块包括两个以上的GPU，且GPU中存储有NCO查找表和滤波单元，其中，所述NCO查找表包括NCO一个周期内的离散相位值；
所述采集模块用于将从外部获取的宽带射频信号转换为宽带数字信号，再经由接口模块发送至数据缓存单元；
所述CPU控制单元用于将数据缓存单元中存储的宽带数字信号进行分块，然后将得到的各宽带数据块以多线程并行的方式分配给不同的GPU，其中，每个GPU至少能分到一个宽带数据块；
各GPU用于将各自接收到的宽带数据块进行多相分路，同时基于NCO查找表以插值的方式获取中心频率与用户所需频点相同的NCO信号，并将NCO信号进行多相分路，将滤波单元进行多相分解，得到两个以上的分支滤波单元，其中，宽带数据块的分路数、NCO信号的的分路数以及分支滤波单元的个数相同；
各GPU还用于将同属一路的宽带数据与NCO信号分支在各自的流内进行混频，使得该路宽带数据中用户所需频点搬移至零中频，然后将混频结果输入同属一路的分支滤波单元进行滤波，再对各路滤波结果进行线程同步，最后将各路同步结果累加，并将累加结果作为用户所需的下变频信号。
2.如权利要求1所述的一种基于GPU的流式架构宽带信号数字下变频系统，其特征在于，各GPU还用于将下变频信号进行CIC滤波或者半带滤波后，再按照外部宽带数据接口的要求进行格式转换，最后经由接口模块对外输出。
3.如权利要求2所述的一种基于GPU的流式架构宽带信号数字下变频系统，其特征在于，所述接口模块包括以太网卡与PCIE总线；
所述PCIE总线用于接收滤波和格式转换后的下变频信号，然后将下变频信号经由以太网卡对外输出。
4.如权利要求1所述的一种基于GPU的流式架构宽带信号数字下变频系统，其特征在于，所述接口模块包括以太网卡与PCIE总线；
所述以太网卡用于接收采集模块通过以太网发送来的宽带数字信号，然后通过PCIE总线将宽带数字信号转发给数据缓存单元。
5.如权利要求1所述的一种基于GPU的流式架构宽带信号数字下变频系统，其特征在于，所述采集模块将宽带射频信号转换为宽带数字信号的采样率为1024Msps。
CN202010307629.6A 2020-04-17 2020-04-17 一种基于gpu的流式架构宽带信号数字下变频系统 Active CN111682880B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010307629.6A CN111682880B (zh) 2020-04-17 2020-04-17 一种基于gpu的流式架构宽带信号数字下变频系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010307629.6A CN111682880B (zh) 2020-04-17 2020-04-17 一种基于gpu的流式架构宽带信号数字下变频系统

Publications (2)

Publication Number Publication Date
CN111682880A CN111682880A (zh) 2020-09-18
CN111682880B true CN111682880B (zh) 2021-04-23

Family

ID=72451706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010307629.6A Active CN111682880B (zh) 2020-04-17 2020-04-17 一种基于gpu的流式架构宽带信号数字下变频系统

Country Status (1)

Country Link
CN (1) CN111682880B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113271066A (zh) * 2021-05-18 2021-08-17 西南科技大学 一种基于分组并行的数据流数字下变频方法
CN113708916B (zh) * 2021-07-13 2022-10-18 中国人民解放军战略支援部队航天工程大学 一种基于gpu的pcm/fm遥测信号并行多符号检测方法
CN113672541B (zh) * 2021-07-13 2022-08-12 中国人民解放军战略支援部队航天工程大学 一种基于gpu的pcm/fm遥测信号非相干解调实现方法
CN114928388B (zh) * 2022-03-30 2022-11-04 中国人民解放军战略支援部队航天工程大学 宽带信号多天线合成方法
CN114978200B (zh) * 2022-07-28 2022-10-21 成都派奥科技有限公司 一种高吞吐量大带宽的通用信道化gpu算法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104661287A (zh) * 2015-03-23 2015-05-27 重庆邮电大学 一种支持多模的并行多通道快速扫频方法及系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104202209B (zh) * 2014-08-05 2017-12-22 北京遥测技术研究所 一种基于cuda的多体制信号频率快速捕获实现方法
US10264525B2 (en) * 2014-11-17 2019-04-16 University Of Notre Dame Du Lac Energy efficient communications
CN112213745A (zh) * 2019-11-27 2021-01-12 中国科学院微小卫星创新研究院 基于gpu的卫星上注接收处理机模拟器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104661287A (zh) * 2015-03-23 2015-05-27 重庆邮电大学 一种支持多模的并行多通道快速扫频方法及系统
CN104661287B (zh) * 2015-03-23 2019-02-22 重庆邮电大学 一种支持多模的并行多通道快速扫频方法及系统

Also Published As

Publication number Publication date
CN111682880A (zh) 2020-09-18

Similar Documents

Publication Publication Date Title
CN111682880B (zh) 一种基于gpu的流式架构宽带信号数字下变频系统
CN111683111B (zh) 一种基于gpu的干涉测量多相信道化基带转换系统
US6263195B1 (en) Wideband parallel processing digital tuner
CN111555764A (zh) 一种射频直采宽带数字接收机系统、方法及射电观测系统
CN104320088A (zh) 一种数字下变频电路
CN216016848U (zh) 用于采集超宽带无线信号的系统
CN108762154B (zh) 矢量信号分析中高速并行下变频fpga数据处理系统及方法
CN111552559B (zh) 基于gpu的宽带信号ddc系统设计方法
CN112764372A (zh) 基于vpx架构的多通道信号采集系统
JP7155121B2 (ja) 分散アンテナシステムにおけるデジタルデータ伝送
CN103856257A (zh) 一种卫星通信信关站信号解调处理板
CN109474356A (zh) 宽带多通道信号能量检测系统及方法
CN209267558U (zh) 一种多路信号数字接收机中的匹配滤波器复用装置
CN115603749A (zh) 一种宽带射频信号的延时采样方法及装置
CN112600634B (zh) 一种实时频谱监控系统
CN110690909B (zh) 一种低复杂度的动态非均匀信道化用户分离方法
CN113037338A (zh) 一种多路并行信号数字信道化处理方法及系统
CN110907933A (zh) 一种基于分布式的综合孔径相关处理系统及方法
García et al. An 8 GHz digital spectrometer for millimeter-wave astronomy
CN113794481B (zh) 用于采集超宽带无线信号的系统及其方法
CN114124134B (zh) 一种tdd发射和接收方法、装置、系统及存储介质
CN110958052A (zh) 窄带多子带的时分射频拉远单元及子带分离合路的方法
CN210488274U (zh) 一种八通道信号采集系统
CN202976207U (zh) 一种四路遥感图像数据处理系统
CN115276674B (zh) 基于fpga多通道的频域数字下变频实时处理方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Ma Hong

Inventor after: Cao Yufan

Inventor after: Jiao Yiwen

Inventor after: Chen Yongqiang

Inventor after: Wu Tao

Inventor after: Liu Yandu

Inventor after: Li Guixin

Inventor after: Shi Xueshu

Inventor after: Zhang Wei

Inventor after: Cai Yang

Inventor before: Ma Hong

Inventor before: Jiao Yiwen

Inventor before: Chen Yongqiang

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant